TWI653718B - 記憶體封裝件之預燒板與預燒方法 - Google Patents
記憶體封裝件之預燒板與預燒方法 Download PDFInfo
- Publication number
- TWI653718B TWI653718B TW105100651A TW105100651A TWI653718B TW I653718 B TWI653718 B TW I653718B TW 105100651 A TW105100651 A TW 105100651A TW 105100651 A TW105100651 A TW 105100651A TW I653718 B TWI653718 B TW I653718B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- burning
- wire
- jumper
- circuit board
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 75
- 239000010931 gold Substances 0.000 claims abstract description 74
- 229910052737 gold Inorganic materials 0.000 claims abstract description 74
- 239000011159 matrix material Substances 0.000 claims abstract description 7
- 238000012360 testing method Methods 0.000 claims description 24
- 230000005540 biological transmission Effects 0.000 claims description 12
- 238000010304 firing Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000001354 calcination Methods 0.000 description 10
- 238000004806 packaging method and process Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 230000000750 progressive effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
揭示一種記憶體封裝件之預燒板。電路板主體設置有複數個IC插座，矩陣排列在複數行與複數列中。第一訊號線路與第二訊號線路形成於電路板主體中，每一第一訊號線路以匯流排之方式並聯分散地連接至同一列IC插座的複數個資料線腳位，並連接至對應第一訊號金手指。每一第二訊號線路單獨連接至對應IC插座的一個對應非資料線腳位。電路板主體具有至少一跳線/排線連接座，第二訊號線路與第二訊號金手指電性連接至跳線/排線連接座；或者，每一第二訊號線路個別地連接至對應之第二訊號金手指。藉由改善預燒板結構，以實現減少元件載入與載出的預燒流程。
Description
本發明係有關於記憶體封裝件之預燒技術，特別係有關於一種記憶體封裝件之預燒板與預燒方法，以減少元件載入與載出的方式改善預燒效率。
已知記憶體晶片需要封裝以達到良好的晶片保護。通常在記憶體晶片封裝之後需要進行預燒流程(burn-in process)，以在上板之前排除早期容易故障的記憶體封裝件。而在記憶體封裝件進行預燒流程時，記憶體封裝件應被載入至預燒板，並安裝於一預燒爐中來進行預燒作業，其目的在於預燒爐能提供記憶體封裝件一個高溫與施加電壓的上板模擬環境，使得生命週期較短的記憶體封裝件在預燒之過程中提早被顯現出來，以利排除不良之記憶體封裝件。在完成預燒流程之後，記憶體封裝件應在其物理特性未消退之前完成後續測試機台之測試流程，否則就要將記憶體封裝件載回預燒爐去重新進行預燒流程。
第1圖係為習知記憶體封裝件之預燒板之結構示意圖。第2圖係為習知記憶體封裝件之預燒方法之流程示意圖。習知記憶體封裝件之預燒板100係包含一電路板主體110、複數個訊號
金手指120以及複數個線路130。該電路板主體110係設置有複數個IC插座111，用以裝載準備預燒之記憶體封裝件30。該些IC插座111係具有複數個腳位112，以供電性連接記憶體封裝件30之資料接腳與非資料接腳。該些線路130係以匯流排方式連接該些訊號金手指120至同一列之IC插座111之多個對應腳位112。
請參閱第2圖並配合第1圖，習知記憶體封裝件之預燒方法係為如下所述。首先，進行一「IC封裝」之步驟10，晶片被模封，以製作出複數個記憶體封裝件。該些記憶體封裝件係可為球格陣列(BGA)封裝之嵌入式多媒體記憶模組(eMMC)之封裝件、球格陣列(BGA)封裝之嵌入式多晶片封裝件(eMCP)、微型保全數位記憶卡(Micro SD card)以及多媒體記憶卡(Multimedia Card，MMC)。之後，進行一「封裝件載入至測試座」之步驟11，以取放手臂使複數個記憶體封裝件載入至第一次開卡測試機之測試座中。之後，進行一「第一次開卡」之步驟12，以定義並測試在第一次開卡測試機中之該些記憶體封裝件。之後，進行一「封裝件載出至測試座」之步驟13，以取放手臂從第一次開卡測試機中載出該些記憶體封裝件。之後，進行一「封裝件載入至預燒板」之步驟14，在第1圖中，該些記憶體封裝件30係載入至該預燒板100之該些IC插座111中。之後，進行一「預燒」之步驟15，該預燒板100安裝在一預燒爐中，該預燒板100之該些訊號金手指120係電連接至該預燒爐，同一列IC插座111之腳位112係經由對應之線路130匯集連接至該些訊號金手指120，並對該些記憶體封裝件
30提供一個升溫與施加電壓的環境，使得生命週期較短的記憶體封裝件能在預燒之過程中提早故障。之後，進行一「封裝件載出至預燒板」之步驟16，由該預燒板100之該些IC插座111載出該些記憶體封裝件30。之後，進行一「封裝件載入至測試座」之步驟17，將預燒後之該些記憶體封裝件至第二次開卡測試機之測試座中。之後，進行一「第二次開卡」之步驟18，以定義並測試在第二次開卡測試機中之該些記憶體封裝件。之後，進行一「封裝件載出至測試座」之步驟19，由第二次開卡測試機之測試座中載出該些記憶體封裝件。隨著實際預燒時間的縮短，習知記憶體封裝件之預燒方法會形成製程瓶頸在記憶體封裝件的多道載入與載出之操作，導致預燒效率降低。
為了解決上述之問題，本發明之主要目的係在於提供一種記憶體封裝件之預燒板與預燒方法，藉由改善預燒板結構，實現了在預燒板上的逐行方式開卡作業，進而減少元件載入與載出的預燒流程。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種記憶體封裝件之預燒板，包含一電路板主體、複數個第一訊號金手指與複數個第二訊號金手指、複數個第一訊號線路以及複數個第二訊號線路。該電路板主體係設置有複數個IC插座，該些IC插座係矩陣排列在複數行與複數列中，用以結合複數個記憶體封裝件。該些第一訊號金手指與該些
第二訊號金手指係設置於該電路板主體之一第一行側邊，該些第一訊號金手指係為資料傳輸接點，該些第二訊號金手指係為非資料傳輸接點。該些第一訊號線路係形成於該電路板主體中，每一第一訊號線路係以匯流排之方式並聯分散地連接至同一列IC插座的複數個資料線腳位，並連接至對應之該些第一訊號金手指。該些第二訊號線路係形成於該電路板主體中，每一第二訊號線路係單獨連接至對應IC插座的一個對應非資料線腳位。其中，當該些第二訊號金手指的數量小於該些第二訊號線路的數量時，該電路板主體係具有至少一跳線/排線連接座，並且該些第二訊號線路與該些第二訊號金手指係電性連接至該跳線/排線連接座；當該些第二訊號金手指的數量等於或大於該些第二訊號線路的數量時，每一第二訊號線路係個別地連接至對應之第二訊號金手指。本發明另揭示上述記憶體封裝件之預燒方法。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述記憶體封裝件之預燒板中，係可另包含至少一跳線器，用以結合至該跳線/排線連接座，以使得同一列IC插座的非資料線腳位並聯集中地連接至對應之第二訊號金手指。因此，該跳線器係為可用於連接電路上所欲接點的連接設備，以便於更改為預燒電路功能之設計。
在前述記憶體封裝件之預燒板中，該跳線/排線連接座係可包含複數個非資料線端子，每一非資料線端子係可個別地
連接同一列IC插座的對應非資料線腳位，故可將同一列IC插座的對應非資料線腳位進行個別與集中的操作管理。
在前述記憶體封裝件之預燒板中，係可另包含至少一排線連接器，係可具有一第一排線接頭、一第二排線接頭以及一排線線材，該排線線材係可連接該第一排線接頭與該第二排線接頭，該第一排線接頭係用以結合至該跳線/排線連接座，以使得每一IC插座的非資料線腳位為個別連接至該第二排線接頭，故可藉由該排線連接器將非資料訊號作個別的傳輸。
在前述記憶體封裝件之預燒板中，該複數行係可大於該複數列。
在前述記憶體封裝件之預燒板中，該複數行係可不小於10，該複數列係不小於8。
藉由上述的技術手段，本發明可以藉由改善預燒板結構，安裝數量較多的記憶體封裝件在預燒板之IC插座上，並實現減少元件載入與載出的預燒流程，以提高預燒效率與降低人力操作時間之成本。
D0、D1‧‧‧資料線腳位
C1~C8、M1~M8‧‧‧非資料線腳位
10‧‧‧IC封裝之步驟
11‧‧‧封裝件載入至測試座之步驟
12‧‧‧第一次開卡之步驟
13‧‧‧封裝件載出至測試座之步驟
14‧‧‧封裝件載入至預燒板之步驟
15‧‧‧預燒之步驟
16‧‧‧封裝件載出至預燒板之步驟
17‧‧‧封裝件載入至測試座之步驟
18‧‧‧第二次開卡之步驟
19‧‧‧封裝件載出至測試座之步驟
20‧‧‧IC封裝之步驟
21‧‧‧封裝件載入至預燒板之步驟
22‧‧‧第一次開卡之步驟
23‧‧‧預燒之步驟
24‧‧‧第二次開卡之步驟
25‧‧‧封裝件載出至預燒板之步驟
30‧‧‧記憶體封裝件
100‧‧‧預燒板
110‧‧‧電路板主體
111‧‧‧IC插座
112‧‧‧腳位
120‧‧‧訊號金手指
130‧‧‧線路
200‧‧‧預燒板
210‧‧‧電路板主體
211‧‧‧IC插座
212‧‧‧第一行側邊
213‧‧‧預燒板金手指端
221‧‧‧第一訊號金手指
222‧‧‧第二訊號金手指
230‧‧‧第一訊號線路
240‧‧‧第二訊號線路
241‧‧‧第三訊號線路
250‧‧‧跳線/排線連接座
251‧‧‧非資料線端子
260‧‧‧跳線器
270‧‧‧排線連接器
271‧‧‧第一排線接頭
272‧‧‧第二排線接頭
273‧‧‧排線線材
300‧‧‧預燒板
322‧‧‧第二訊號金手指
340‧‧‧第二訊號線路
第1圖：習知記憶體封裝件之預燒板之結構示意圖。
第2圖：習知記憶體封裝件之預燒方法之流程示意圖。
第3圖：依據本發明之第一具體實施例，一種記憶體封裝件之預燒板之結構示意圖。
第4圖：依據本發明之第一具體實施例，一種記憶體封裝件之預燒方法之流程示意圖。
第5圖：依據本發明之第一具體實施例，繪示在開卡步驟中該預燒板之組合結構示意圖。
第6圖：依據本發明之第二具體實施例，另一種記憶體封裝件之預燒板之結構示意圖。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一具體實施例，一種記憶體封裝件之預燒板舉例說明於第3圖之結構示意圖。第4圖係繪示使用該預燒板之一種記憶體封裝件之預燒方法。第5圖係繪示該預燒板在開卡步驟中之組合結構示意圖。該記憶體封裝件之預燒板200係包含一電路板主體210、複數個第一訊號金手指221與複數個第二訊號金手指222、複數個第一訊號線路230以及複數個第二訊號線路240。
請參閱第3圖，該電路板主體210係設置有複數個IC
插座211，該些IC插座211係矩陣排列在複數行與複數列中，用以結合複數個記憶體封裝件30。該複數行係可大於該複數列，以排列更多數量的IC插座且不會增加線路密集度。具體地，該複數行係可不小於10，該複數列係不小於8。在第3圖中，該些IC插座211係排列成四直列與二橫列，共八個IC插座，而為簡化表示；在實際產品中，可以是十三直列與九橫列，共117個IC插座，也可以是其它數量的矩陣排列組合。而在同一行或同一列的IC插座也可以作些微的位移調整。該電路板主體210係可為一印刷電路板、一陶瓷電路板或其他用於導接記憶體封裝件之電路板，用以搭載該些IC插座211，該些記憶體封裝件30係可被安裝在該預燒板200之該些IC插座211內。該些IC插座211之內部安裝空間係可略大於該些記憶體封裝件30之體積。每一IC插座211係具有複數個資料線腳位D0、D1與複數個非資料線腳位(C1~C8之其中一與M1~M8之其中一)。此外，該電路板主體210係可具有至少一預燒板金手指端213。該預燒板金手指端213係用以電性插接至預燒爐的電接觸插槽。該電路板主體210之長寬尺寸係具體可介於440~500毫米(mm)。
該些第一訊號金手指221與該些第二訊號金手指222係設置於該電路板主體210之一第一行側邊212，該些第一訊號金手指221係為資料傳輸接點，該些第二訊號金手指222係為非資料傳輸接點。在本實施例中，該預燒板金手指端213係作為該些第一訊號金手指221與該些第二訊號金手指222之配置區域而突出於該第一行側邊212。該些第一訊號金手指221與該些第二訊
號金手指222之表面係具體可電鍍金層。該第一行側邊212係為該電路板主體210鄰近第一行結合插座211的一側邊。
該些第一訊號線路230係形成於該電路板主體210中，每一第一訊號線路230係以匯流排之方式並聯分散地連接至同一列IC插座211的該些資料線腳位D0、D1，並連接至對應之該些第一訊號金手指221，以共用該些資料線腳位D0、D1。該些資料線腳位D0、D1係連接該些記憶體封裝件30之資料接腳，以供寫入與讀取資料之傳輸。「匯流排之方式並聯分散地連接」係表示以一條第一訊號線路230為主線路，再以旁支線連接至同一列IC插座211的多個對應資料線腳位，例如多個資料線腳位D0或多個資料線腳位D1。
該些第二訊號線路240係形成於該電路板主體210中，每一第二訊號線路240係單獨連接至對應IC插座211的其中之一個對應非資料線腳位(C1~C8、M1~M8之其中之一)。其中，該些非資料線腳位C1~C8係可為時脈腳位。該些非資料線腳位M1~M8係可為指令腳位。更具體地，每一IC插座211係具有一非資料線腳位C1、C2…或C8與一非資料線腳位M1、M2…或M8。屬於同一IC插座211之中之非資料線腳位的阿拉伯數字係為相同，並且「C」係為CLK(時脈)的代表符號，「M」係為CMD(指令)的代表符號。例如第一行第一列的IC插座211係具有時脈腳位C1以及指令腳位M1。藉由設定該非資料線腳位C1~C8之時脈與週期並配合該非資料線腳位M1~M8的指令，以控制在對應IC插座211
之資料線腳位D0、D1。
其中，當該些第二訊號金手指222的數量小於該些第二訊號線路240的數量時，該電路板主體210係具有至少一跳線/排線連接座250，並且該些第二訊號線路240與該些第二訊號金手指222係電性連接至該跳線/排線連接座250，並且該些第二訊號線路240與該些第二訊號金手指222係電性連接至該跳線/排線連接座250。或者，當該些第二訊號金手指222的數量等於或大於該些第二訊號線路240的數量時，每一第二訊號線路240係個別地連接至對應之第二訊號金手指222。
更具體地，該跳線/排線連接座250係可包含複數個非資料線端子251，以第二訊號線路240的個別端部C1~C4、C5~C8、M1~M4、M5~M8連接，並個別地連接至同一列IC插座211的對應非資料線腳位C1~C4、C5~C8、M1~M4、M5~M8，故可將同一列IC插座211的對應非資料線腳位C1~C4、C5~C8、M1~M4、M5~M8進行個別與集中的操作管理。具體地，該跳線/排線連接座250係可位於該電路板主體210之該第一行側邊212與第一行IC插座211之間。
在本實施例中，複數個第三訊號線路241係形成於該電路板主體210中，其係為連接該跳線/排線連接座250與該些第二訊號金手指222之線路。
請參閱第3圖，該記憶體封裝件之預燒板200係可另包含至少一跳線器260，用以結合至該跳線/排線連接座250，以
使得同一列IC插座211的非資料線腳位C1~C8、M1~M8並聯集中地連接至對應之第二訊號金手指222。該跳線器260係為可用於連接電路上所欲接點的連接設備，使該預燒板200更改為預燒電路功能之設計。利用安裝該跳線器260使得每一訊號金手指222電連接至同一列IC插座211之對應非資料線腳位，例如該些IC插座211之非資料線腳位C1~C4、C5~C8、M1~M4、M5~M8之任一群組為電連接一起並連接至對應之訊號金手指222。
請參閱第5圖，該記憶體封裝件之預燒板200係可另包含至少一排線連接器270，係具有一第一排線接頭271、一第二排線接頭272以及一排線線材273，該排線線材273係可連接該第一排線接頭271與該第二排線接頭272，該第一排線接頭271係用以結合至該跳線/排線連接座250，以使得每一IC插座211的非資料線腳位C1~C8、M1~M8為個別連接至該第二排線接頭272，故可藉由該排線連接器270將非資料訊號作個別的傳輸。該排線線材273內之導接線材質係可為金屬材質，例如：銅線、鋁線或金線。
本發明可以藉由改善預燒板結構實現了在預燒板上的逐行方式開卡作業(容後詳述)，進而減少元件載入與載出的預燒流程，並提高預燒效率與降低人力操作時間之成本。
使用上述預燒板200之一種記憶體封裝件之預燒方法係配合第4圖並說明如後。
首先，配合參閱第3圖，提供上述預燒板200。該預燒板200係包含一電路板主體210、複數個第一訊號金手指221與
複數個第二訊號金手指222、複數個第一訊號線路230以及複數個第二訊號線路240。
進行一「IC封裝」之步驟20，利用半導體封裝技術製作出複數個記憶體封裝件30。該些記憶體封裝件30係可為球格陣列(BGA)封裝之嵌入式多媒體記憶模組(eMMC)之封裝件、球格陣列(BGA)封裝之嵌入式多晶片封裝件(eMCP)、微型保全數位記憶卡(Micro SD card)以及多媒體記憶卡(Multimedia Card，MMC)。
之後，進行一「封裝件載入至預燒板」之步驟21，利用取放手臂移動將該些記憶體封裝件30載入至該預燒板200之該些IC插座211中。在本實施例中，將裝載完成該些記憶體封裝件30之預燒板200安裝在一分類機中並電連接第一次開卡測試機。
之後，進行一「第一次開卡」之步驟22，以逐行方式分批定義並測試在該預燒板200上之該些記憶體封裝件30，以作預燒之準備，其中同一行的IC插座211將具有相同傳輸速度，故不會有訊號非同步之問題。該預燒板200的連接組合關係如第5圖所示。至少一排線連接器270係具有一第一排線接頭271、一第二排線接頭272以及一排線線材273，該排線線材273係連接該第一排線接頭271與該第二排線接頭272；在該第一次開卡步驟22與第二次開卡步驟24中，該第一排線接頭271係結合至該跳線/排線連接座250，以使得每一IC插座211的非資料線腳位C1~C8、M1~M8為個別連接至該第二排線接頭272。因此，利用該排線連
接器270能使得每一IC插座211之非資料線腳位為單獨連接至第一開卡測試機。同一行的IC插座211之非資料線腳位(如第一行IC插座的非資料線腳位是C1、M1與C5、M5)係利用該些第二訊號線路240個別連接至第一開卡測試機，以平行於該第一行側邊212的方式進行逐行啟動被指定行的IC插座；非指定行的IC插座的非資料線腳位係為不啟動。逐行開卡之測試速度係可為12Mhz。
之後，進行一「預燒」之步驟23，將第一次開卡完成且裝載有該些記憶體封裝件30之預燒板200係由第一次開卡測試機取出，該預燒板200的連接組合關係如第3圖所示。在該預燒步驟中，至少一跳線器260係結合至該跳線/排線連接座250，以使得同一列IC插座211的非資料線腳位C1~C8、M1~M8聯集中地連接至對應之第二訊號金手指222。並將該預燒板200置入一預燒爐中。以施加電壓與加熱方式整批次預燒在該預燒板200上之該些記憶體封裝件30，使生命週期較短的記憶體封裝件在預燒之過程中提早的顯現出來，以利排除不良之記憶體封裝件。全部預燒之測試速度係可為1Mhz。
之後，進行一「第二次開卡」步驟24，以逐行方式分批定義並測試在該預燒板200上之該些記憶體封裝件30。在本實施例中，該步驟24之前置步驟係將預燒完成之該些記憶體封裝件30之預燒板200從預燒爐中取出，並安裝在一分類機中並電連接第二次開卡測試機，以逐行方式判定被指定行的IC插座111中的記憶體封裝件30是否符合出貨標準。其中，該預燒板200的連
接組合關係如第5圖所示。
之後，進行一「封裝件載出至預燒板」步驟25，利用取放手臂移動並將該些記憶體封裝件30載出至該預燒板200，同時分類該些記憶體封裝件30在良品區與不良區。
依據本發明之第二具體實施例，另一種記憶體封裝件之預燒板300舉例說明於第6圖之結構示意圖。其中第二具體實施例中與第一具體實施例相同功能的元件將沿用相同圖號且不再細部贅述。該記憶體封裝件之預燒板300係包含一電路板主體210、複數個第一訊號金手指221與複數個第二訊號金手指322、複數個第一訊號線路230以及複數個第二訊號線路340。
請參閱第6圖，該電路板主體210係設置有複數個IC插座211，該些IC插座211係矩陣排列在複數行與複數列中，用以結合複數個記憶體封裝件30。該複數行係可大於該複數列。該些第一訊號金手指221與該些第二訊號金手指322係設置於該電路板主體210之一第一行側邊212，該些第一訊號金手指221係為資料傳輸接點，該些第二訊號金手指322係為非資料傳輸接點。該些第一訊號線路230係形成於該電路板主體210中，每一第一訊號線路230係以匯流排之方式並聯分散地連接至同一列IC插座211的複數個資料線腳位D0、D1，並連接至對應之該些第一訊號金手指221，
該些第二訊號線路340係形成於該電路板主體210中，每一第二訊號線路340係單獨連接至對應IC插座211的一個對
應非資料線腳位C1~C8、M1~M8。在本實施例中，該些第二訊號金手指322之數量係至少對應該電路板主體210之該IC插座211的非資料線腳位數量。其中，當該些第二訊號金手指322的數量等於或大於該些第二訊號線路340的數量時，每一第二訊號線路340係個別地連接至對應之第二訊號金手指322。
請參閱第6圖並配合第4圖，在本實施例中，藉由該預燒板300之特殊的構造設計，該預燒板300應用於該記憶體封裝件之預燒方法與第一具體實施例之預燒方法之主要步驟為相同如第4圖所示。相較於第一實施例，第二實施例使用該預燒板300之預燒方法之主要差別係在於在「第一次開卡」之步驟22與「第二次開卡」之步驟24中，本實施例中之該預燒板300係可安裝在一預燒爐中，除了進行「預燒」之步驟23外，還可以在該預燒爐中進行開卡作業，故預燒板300係可不需要從預燒爐中取出，可直接連接開卡測試機至預燒爐之測試電路，除了在預燒爐中進行預燒作業，更可在預燒爐中進行逐行的開卡作業，進而降低移動該預燒板300之時間成本。
以上所揭露的僅為本發明較佳實施例而已，當然不能以此來限定本發明之權利範圍，因此依本發明權利要求所作的等同變化，仍屬本發明所涵蓋的範圍。
Claims (9)
- 一種記憶體封裝件之預燒板，包含：一電路板主體，係設置有複數個IC插座，該些IC插座係矩陣排列在複數行與複數列中，用以結合複數個記憶體封裝件；複數個第一訊號金手指與複數個第二訊號金手指，係設置於該電路板主體之一第一行側邊，該些第一訊號金手指係為資料傳輸接點，該些第二訊號金手指係為非資料傳輸接點；複數個第一訊號線路，係形成於該電路板主體中，每一第一訊號線路係以匯流排之方式並聯分散地連接至同一列IC插座的複數個資料線腳位，並連接至對應之該些第一訊號金手指；以及複數個第二訊號線路，係形成於該電路板主體中，每一第二訊號線路係單獨連接至對應IC插座的一個對應非資料線腳位；至少一跳線器，用以結合至一跳線/排線連接座，以使得同一列IC插座的非資料線腳位並聯集中地連接至對應之第二訊號金手指；至少一排線連接器，係具有一第一排線接頭、一第二排線接頭以及一排線線材，該排線線材係連接該第一排線接頭與該第二排線接頭，該第一排線接頭係用以結合至該跳線/排線連接座，以使得每一IC插座的非資料線腳位為個別連接至該第二排線接頭； 其中，當該些第二訊號金手指的數量小於該些第二訊號線路的數量時，該電路板主體係具有至少一該跳線/排線連接座，並且該些第二訊號線路與該些第二訊號金手指係電性連接至該跳線/排線連接座；當該些第二訊號金手指的數量等於或大於該些第二訊號線路的數量時，每一第二訊號線路係個別地連接至對應之第二訊號金手指。
- 如申請專利範圍第1項所述之記憶體封裝件之預燒板，其中該跳線/排線連接座係包含複數個非資料線端子，每一非資料線端子係個別地連接同一列IC插座的對應非資料線腳位。
- 如申請專利範圍第1至2項任一項所述之記憶體封裝件之預燒板，其中該複數行係大於該複數列。
- 如申請專利範圍第3項所述之記憶體封裝件之預燒板，其中該複數行係不小於10，該複數列係不小於8。
- 一種記憶體封裝件之預燒方法，包含：提供一預燒板，係包含：一電路板主體，係設置有複數個IC插座，該些IC插座係矩陣排列在複數行與複數列中，用以結合複數個記憶體封裝件；複數個第一訊號金手指與複數個第二訊號金手指，係設置於該電路板主體之一第一行側邊，該些第一訊號金手指係為資料傳輸接點，該些第二訊號金手指係為非資料傳 輸接點；複數個第一訊號線路，係形成於該電路板主體中，每一第一訊號線路係以匯流排之方式並聯分散地連接至同一列IC插座的複數個資料線腳位，並連接至對應之該些第一訊號金手指；以及複數個第二訊號線路，係形成於該電路板主體中，每一第二訊號線路係單獨連接至對應IC插座的一個對應非資料線腳位；其中，當該些第二訊號金手指的數量小於該些第二訊號線路的數量時，該電路板主體係具有至少一跳線/排線連接座，並且該些第二訊號線路與該些第二訊號金手指係電性連接至該跳線/排線連接座；當該些第二訊號金手指的數量等於或大於該些第二訊號線路的數量時，每一第二訊號線路係個別地連接至對應之第二訊號金手指；載入複數個記憶體封裝件至該預燒板之該些IC插座；進行一第一次開卡步驟，以逐行方式分批定義並測試在該預燒板上之該些記憶體封裝件；進行一預燒步驟，以施加電壓與加熱方式整批次預燒在該預燒板上之該些記憶體封裝件；進行一第二次開卡步驟，以逐行方式分批定義並測試在該預燒板上之該些記憶體封裝件；以及由該預燒板載出該些記憶體封裝件，並分類該些記憶體封裝 件。
- 如申請專利範圍第5項所述之記憶體封裝件之預燒方法，其中該預燒板係另包含至少一跳線器，在該預燒步驟中，該跳線器係結合至該跳線/排線連接座，以使得同一列IC插座的非資料線腳位並聯集中地連接至對應之第二訊號金手指。
- 如申請專利範圍第6項所述之記憶體封裝件之預燒方法，其中該預燒板係另包含至少一排線連接器，係具有一第一排線接頭、一第二排線接頭以及一排線線材，該排線線材係連接該第一排線接頭與該第二排線接頭；在該第一次開卡步驟與第二次開卡步驟中，該第一排線接頭係結合至該跳線/排線連接座，以使得每一IC插座的非資料線腳位為個別連接至該第二排線接頭。
- 如申請專利範圍第5、6或7項所述之記憶體封裝件之預燒方法，其中在該第二次開卡步驟中該預燒板係安裝在一預燒爐中。
- 如申請專利範圍第5、6或7項所述之記憶體封裝件之預燒方法，其中在該第二次開卡步驟中該預燒板係安裝在一分類機中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105100651A TWI653718B (zh) | 2016-01-11 | 2016-01-11 | 記憶體封裝件之預燒板與預燒方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105100651A TWI653718B (zh) | 2016-01-11 | 2016-01-11 | 記憶體封裝件之預燒板與預燒方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201725673A TW201725673A (zh) | 2017-07-16 |
| TWI653718B true TWI653718B (zh) | 2019-03-11 |
Family
ID=60048044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105100651A TWI653718B (zh) | 2016-01-11 | 2016-01-11 | 記憶體封裝件之預燒板與預燒方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI653718B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6630372B2 (en) | 1997-02-14 | 2003-10-07 | Micron Technology, Inc. | Method for routing die interconnections using intermediate connection elements secured to the die face |
| US8436454B2 (en) | 2006-12-15 | 2013-05-07 | Richard Norman | Reprogrammable circuit board with alignment-insensitive support for multiple component contact types |
| TWM526756U (zh) | 2016-01-11 | 2016-08-01 | 華東科技股份有限公司 | 記憶體封裝件之預燒板 |
-
2016
- 2016-01-11 TW TW105100651A patent/TWI653718B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6630372B2 (en) | 1997-02-14 | 2003-10-07 | Micron Technology, Inc. | Method for routing die interconnections using intermediate connection elements secured to the die face |
| US8436454B2 (en) | 2006-12-15 | 2013-05-07 | Richard Norman | Reprogrammable circuit board with alignment-insensitive support for multiple component contact types |
| TWM526756U (zh) | 2016-01-11 | 2016-08-01 | 華東科技股份有限公司 | 記憶體封裝件之預燒板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201725673A (zh) | 2017-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040061147A1 (en) | Electronic circuit device | |
| EP0834124B1 (en) | Parallel testing of cpu cache and instruction units | |
| US7906982B1 (en) | Interface apparatus and methods of testing integrated circuits using the same | |
| EP3218729B1 (en) | Assembling devices for probe card testing | |
| TWI469151B (zh) | 針對動態隨機存取記憶體封裝件之測試界面板 | |
| US7884629B2 (en) | Probe card layout | |
| JP2007049161A (ja) | ドーナッツ型並列プローブカード及びそれを利用したウェーハの検査方法 | |
| TWI388860B (zh) | 電子元件封裝體之測試裝置及測試方法 | |
| US5808877A (en) | Multichip package having exposed common pads | |
| US5396032A (en) | Method and apparatus for providing electrical access to devices in a multi-chip module | |
| US7777514B2 (en) | Methods for transferring integrated circuits to a printed circuit board | |
| US20080206907A1 (en) | Method for fabricating semiconductor device to which test is performed at wafer level and apparatus for testing semiconductor device | |
| US6777924B2 (en) | Method and magazine device for testing semiconductor devices | |
| TWI653718B (zh) | 記憶體封裝件之預燒板與預燒方法 | |
| TWM526756U (zh) | 記憶體封裝件之預燒板 | |
| CN201732104U (zh) | 测试插板 | |
| KR100984682B1 (ko) | 메모리 스택 프로브 카드 및 이를 이용한 테스트 방법 | |
| US7501701B2 (en) | Rewiring substrate strip having a plurality of semiconductor component positions | |
| KR20060082497A (ko) | 멀티칩 테스트용 프로브 카드 | |
| KR0141453B1 (ko) | 노운 굳 다이의 제조장치와 제조방법 | |
| JP2011169670A (ja) | プローブ装置 | |
| KR0154647B1 (ko) | 노출된 공통 패드를 갖는 멀티 칩 패키지 | |
| KR100216992B1 (ko) | 복수의 전원배선이 형성된 검사용 기판 | |
| JP4022698B2 (ja) | 検査回路基板 | |
| TWI755342B (zh) | 用於檢測記憶體控制器的檢測裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |