TWI649910B - 埋入式保護電路模組及其製造方法 - Google Patents

埋入式保護電路模組及其製造方法 Download PDF

Info

Publication number
TWI649910B
TWI649910B TW106135428A TW106135428A TWI649910B TW I649910 B TWI649910 B TW I649910B TW 106135428 A TW106135428 A TW 106135428A TW 106135428 A TW106135428 A TW 106135428A TW I649910 B TWI649910 B TW I649910B
Authority
TW
Taiwan
Prior art keywords
substrate
bonding layer
layer
protection
cladding layer
Prior art date
Application number
TW106135428A
Other languages
English (en)
Other versions
TW201830765A (zh
Inventor
雨 田
成 胡
冰 王
传荣 苗
Original Assignee
大陸商力特半導體（無錫）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商力特半導體（無錫）有限公司 filed Critical 大陸商力特半導體（無錫）有限公司
Publication of TW201830765A publication Critical patent/TW201830765A/zh
Application granted granted Critical
Publication of TWI649910B publication Critical patent/TWI649910B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Battery Mounting, Suspending (AREA)

Abstract

提供一種埋入電池的保護模組之方法。在一方法中，一 種裝置包括基板、形成於基板上的多個保護組件以及包住多個保護組件的核心殼。此裝置更包括位於核心殼內且覆蓋基板第一側的包覆層、形成於包覆層之上的第一接合層以及形成於基板的第二側之上的第二接合層。此裝置更包括耦接第一接合層與第二接合層的至少一層的表面端子。第一接合層及/或第二接合層的外表面有端子或接墊。透過終端連接、回焊或是其他方法，此裝置可以連接至外部電路或外部設備。

Description

埋入式保護電路模組及其製造方法
本發明是有關於一種電池保護元件，且特別是有關於一種埋入式及/或包覆式保護電路模組(protection circuit module：PCM)。
隨著電子、通訊以及電腦工業的快速發展，可攜式電子元件的使用增加。許多可攜式電子元件使用二次電池(例如可充電電池)作為電源。
平板型二次電池(pack-type secondary battery)已被廣泛地使用。典型的平板型二次電池的結構中具有一個或多個作為電能來源的裸電池(bare cell)以及用以控制裸電池充電/放電的保護電路模組所結合成的一個單元。二次電池是可充電的，例如鎳氫電池(Ni-HM)以及鋰電池(lithium battery)，尤其是以鋰離子及鋰聚合物電池製成的二次電池，相較於傳統電池具有較高的能量密度以及較大的電壓。
保護電路模組通常藉由控制電池的電壓、電流與溫度以 提供電池過度充電/放電的保護(overcharging/discharging protection)、短路保護(short circuit protection)以及熱防護/過熱保護(thermal/over-temperature protection)。傳統的保護電路模組是藉由在印刷電路板(printed circuit board；PCB)上安裝不同的電子組件所形成的保護電路，其包括主動保護組件(例如積體電路(integrated circuit；IC)或感測器)以及被動組件(例如正溫度係數(positive temperature coefficient；PTC)元件、負溫度係數(negative temperature coefficient；NTC)元件或保險絲)。不同的組件與銅線路(copper trace)或通孔連接以形成保護電路。
當保護電路模組支持小尺寸與高積體密度的趨勢增加時，因為保護電路模組的尺寸減小，所以安裝電子裝置的面積也會隨之減小。因此，如何增加印刷電路板的利用面積是待解決的關鍵問題，客戶端的組裝與安裝的簡單性也同時提供高可靠性性能以滿足惡劣的應用環境中的需求。
基於上述，本發明提供一種保護電路模組，其中的保護電路包括埋入並封裝於印刷電路板中的主動保護組件(例如積體電路或感測器)與被動保護組件(例如正溫度係數元件、負溫度係數元件或保險絲)。主動及/或被動組件與導電層及/或通孔連接以形成積體保護電路模組(integrated PCM)。
在本發明的一實施例中，一種裝置包括基板、多個形成 於基板上的保護組件以及包住所述多個保護組件的核心殼。此裝置更包括位於核心殼內且覆蓋基板的第一側的包覆層、形成於包覆層之上的第一接合層以及形成於基板的第二側之上的第二接合層。此裝置更包括耦接第一接合層與第二接合層的至少一者的表面端子。
在本發明的另一實施例中，一種保護電路模組包括形成於基板上的多個保護組件以及完全環繞基板的核心殼。此保護電路模組更包括位於核心殼內且覆蓋基板的第一側的包覆層、形成於包覆層之上的第一接合層、形成於基板的第二側之上的第二接合層以及耦接第一接合層與第二接合層的至少一者的表面端子。
在本發明的另一實施例中，一種方法包括提供多個保護組件於基板上、將所述多個保護組件包在核心殼的內部以及於所述多個保護組件的上方形成包覆層，且將所述包覆層提供至核心殼的內部。此方法更可以包括於包覆層的上方形成第一接合層以及將表面端子耦接第一接合層與第二接合層的至少一者。
100、170‧‧‧裝置
102、172‧‧‧基板
102A‧‧‧絕緣層
102B‧‧‧導電層
104A、104B、104C、104D、104E、104F、174A、174B、174C、174D、174E、174F、174G、174H‧‧‧保護組件
106、176‧‧‧第一側
108、178‧‧‧第二側
109‧‧‧底面
110、180‧‧‧核心殼
112‧‧‧框架
114‧‧‧中央開口
120‧‧‧包覆層
121、128、130‧‧‧通孔
122‧‧‧第一接合層
123‧‧‧上表面
124‧‧‧第二接合層
134A、134B、134C、134D‧‧‧表面端子
140A、134B‧‧‧引線
142‧‧‧平面段
144‧‧‧延伸構件
148‧‧‧外周邊
149‧‧‧頂面
150、151、152、153、154、191、192、193‧‧‧過程點
181‧‧‧第一端
183‧‧‧第二端
190‧‧‧下側
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依據本發明一實施例的裝置(例如包覆式保護電路模組)的等角視圖。
圖2是依據本發明實施例的圖1的裝置的側剖面示意圖。
圖3是依據本發明實施例的圖1的裝置的分解視圖。
圖4是依據本發明實施例的形成圖1的裝置的流程圖。
圖5是依據本發明另一實施例的裝置的等角視圖。
圖6是依據本發明實施例的圖5的裝置的側剖面示意圖。
圖7是依據本發明實施例的形成圖5的裝置的流程圖。
圖式並非按比例繪製。圖式僅用以說明，並非用以展現本發明的特定參數。圖式用以描述本發明一般的實施例，且因此不應被視為現至其範疇。在圖式中，相似的元件符號表示相似的構件。
進一步地，為求圖式清晰，部分圖式中的特定元件可以被刪除或是非按比例繪製。再者，為求清晰，部分元件符號可以在特定圖式中被刪除。
在下文中將參照附圖更全面地描述依據本發明的實施例。本文所述的系統/電路可以以許多不同的形式具體化，不應被解釋為限於如本文實施例所示的形式。相反地，本文所述的實施例提供詳細且完整的內容以充分傳達本發明的系統與方法予本領域技術人員。
為求方便與清晰，本文使用的“頂”、“底”、“上”、“下”、“垂直”、“水平”、“側”以及“縱”用於描述各個組件與其組成部分的 相對位置以及位向。所述術語將包括特別提及的用詞、其衍生詞以及同義詞。
本文的元件或操作以單數及“一”表示者並非排除多數元件或操作，除非本文中明確指示排除多數形態。進一步理解的是，本發明所述的“一實施例”不應被解讀為排除現有包括列舉特徵的附帶實施例。
如上所述，本發明是一種埋入式/包覆式電池保護模組，其中的保護電路包括主動保護組件(例如積體電路或感測器)與被動保護組件(例如正溫度係數元件、負溫度係數元件或保險絲)，其埋入於以印刷電路板FR-4材料製成的核心殼或模塑殼中，且以塗料(例如環氧樹脂或包覆體)進行包覆。主動及被動組件與導電層及/或通孔連接以形成保護電路。
在一些實施例中，裝置被分為三層，分別是頂層、中間層以及底層。頂層包括頂部配線層以及頂部焊料罩幕。中間層埋入及包覆保護組件與元件且包含銅箔與通孔以形成主要電路。底層包括底部配線層以及底部焊料罩幕。裝置的一個或多個表面設置有端子或接墊，透過端子連接、回焊、焊接或其他方法，此裝置可以連接至外部電路或外部設備從而保護電池。
因此，本發明的實施例可以消除後續客戶端的表面安裝組件與元件之方法，從而簡化客戶端的組裝與安裝的技術與過程，以降低成本。此外，所有組件與元件包覆於核心殼內且使用保護塗料，因而改善現有產品的性能並強化產品的可靠性。
圖1至圖3是依據本發明一實施例的裝置100。如圖所示，裝置100例如是包覆式電池保護模組，其包括含有絕緣層102A的基板102(例如印刷電路板)，其中絕緣層102A形成耦接至銅箔製成的導電層102B的銲料罩幕。多個保護組件104A、104B、104C、104D、104E、104F可以形成於基板102上，例如在基板102的第一側106上(圖3)，即絕緣層102A的上表面上。導電層102B可以耦接至絕緣層102A的底面109。雖然不限於此，在圖1至圖3所繪製的實施例中，第一側106相當於基板102的頂面，而第二側108相當於基板102的底面，即導電層102B的下表面。
在一些實施例中，所述多個保護組件104A、104B、104C、104D、104E、104F選自以下組件但不限於此：保險絲、正溫度係數元件、負溫度係數元件、積體電路、感測器、金屬氧化物半導體場效應電晶體(metal-oxide-semiconductor field-effect transistor；MOSFET)、電阻器以及電容器。在前述的保護組件中，積體電路與感測器被視為主動保護組件，而正溫度係數元件、負溫度係數元件與保險絲被視為被動保護組件。在所示的實施例中，保護組件104A可以是正溫度係數元件、保護組件104B可以是積體電路與金屬氧化物半導體場效應電晶體、保護組件104C與104E可以是電阻器，以及保護組件104D與104F是電容器。然而，應當理解此配置並不受限於此，且保護組件的數量和型態可以依據應用而變動。
保護組件104A的正溫度係數材料可以由包括聚合物及 導電填料的正溫度係數導電成分構成。正溫度係數材料的聚合物可以是選自由聚乙烯(polyethylene)、聚丙烯(polypropylene)、聚辛烯(polyoctylene)、聚偏二氯乙烯(polyvinylidene chloride)及其混合物組成的組群之結晶型聚合物(crystalline polymer)。導電填料可以分散在聚合物中且選自由碳黑(carbon black)、金屬粉末、導電陶瓷粉末及其混合物組成的族群。進一步地，為改善正溫度係數材料的靈敏度及物理性質，正溫度係數導電成分也可以包含添加物，例如光引發劑(photo initiator)、交聯劑(cross-link agent)、偶合劑(coupling agent)、分散劑(dispersing agent)、穩定劑(stabilizer)、抗氧化劑(anti-oxidant)及/或非導電抗電弧填料(nonconductive anti-arcing filler)。
如圖所示，裝置100更可以包括包住所述多個保護組件104A、104B、104C、104D、104E、104F的核心殼110。在一些實施例中，核心殼110延伸以完全圍繞基板102的外周邊。例如，核心殼110可以有框架112以及中央開口114，以接收在其中的基板102。雖然不限於任何特定的形狀或架構，核心殼110可以是一般矩形。在一些實施例中，核心殼110由FR-4玻璃纖維補強環氧疊層製成。在其他實施例中，核心殼110由陶瓷或可塑材料製成。
如圖3所示，包覆層120可以位於或形成於核心殼110內以覆蓋基板102的第一側106，包括形成在基板102上的所述多個保護組件104A、104B、104C、104D、104E、104F。在一些實施例中，包覆層120可以是可注入的環氧樹脂，所述環氧樹脂沉 積於中央開口114內以完全地填滿中央開口114。如圖所示，包覆層120可以包括通過其以連接基板102的多個通孔121，以下將更詳細地描述。在一些實施例中，包覆層120可以是提供不同功能的具有不同層的多層結構。例如，包覆層120的示範三層結構可以包括第一層(抗氧化環氧樹脂)、第二層(耐濕度環氧樹脂)以及第三層(耐腐蝕環氧樹脂)。然而，應當理解此三層配置並不受限於此，且包覆層120的數量和層可以依據應用而變動。
第一接合層122可以形成於包覆層120之上，且第二接合層124可以形成於基板102的第二側108之上。在一些實施例中，第一接合層122及第二接合層124直接耦接至核心殼110的框架112的相對側以完全包住包覆層120及安置在框架112內的所述多個保護組件104A、104B、104C、104D、104E、104F。在一些實施例中，第一接合層122及第二接合層124是環氧樹脂層，可以在其中分別形成通孔128及130。可以藉由機械鑽孔且接著進行電鍍或無電鍍形成通孔128及130。在其他實施例中，可以用導電膏填充通孔128及130。在一些實施例中，第一接合層122及第二接合層124例如藉由注入成形(injection molding)耦接至核心殼110。
裝置100更可以包括耦接至第一接合層122及第二接合層124的至少一者的一個或多個表面端子134A、134B、134C、134D，且一條或多條引線140A、104B連接至表面端子134A、134B。在一不受限的實施例中，表面端子134A、134B、134C、 134D可以是利用穿透第一接合層122形成的所述多個通孔128與穿透包覆層120形成的所述多個通孔121連接引線140A、140B至基板102的銅箔。如圖所示，表面端子134A、134B可以包括位於第一接合層122的頂上的平面段142以及配置為穿透第一接合層122與包覆層120延伸的多個延伸構件144。
接著請參照圖4，將更詳細地描述組裝圖1至圖3呈現的裝置100之示範流程。首先，如過程點150所示，提供在其上有所述多個保護組件104A、104B、104C、104D、104E、104F的基板102。其次，如過程點151所示，將基板102插入核心殼110的中央開口114，使得核心殼完全環繞基板102的外周邊148，且將保護組件104A、104B、104C、104D、104E、104F放在低於核心殼110的框架112的頂面149之凹處。在一些實施例中，第二接合層124已附著於核心殼110的底側。
接著，在過程點152，於保護組件104A、104B、104C、104D、104E、104F之上形成包覆層120。在一些實施例中，將包覆層120注入核心殼110且其形狀通常由框架112決定。如圖所示，包覆層120具有實質上與框架的頂面149同平面或同高的上表面123。然後如過程點153所示，第一接合層122緊固至核心殼110的框架112。如過程點154所示，端子134A、134B形成在第一接合層122的頂上。最後，引線140A、140B在端子134A、134B的頂上緊固至裝置。
接著請參照圖5至圖7，依據本發明的裝置170之實施例 將更詳細地描述。如圖所示，裝置170包括基板172，所述基板172可以是導電組件，例如引線框架。可以直接在基板172上形成多個保護組件174A、174B、174C、174D、174E、174F、174G、174H，例如在基板172的第一側176上。雖然不限於此，在圖5至圖7所繪製的實施例中，第一側176相當於基板172的頂面，而第二側178相當於基板172的底面。
在一些實施例中，所述多個保護組件174A、174B、174C、174D、174E、174F、174G、174H選自以下所組成的族群但不限於此：保險絲、正溫度係數元件、負溫度係數元件、積體電路、感測器、金屬氧化物半導體場效應電晶體、電阻器以及電容器。在前述的保護組件中，積體電路與感測器被視為主動保護組件，而正溫度係數元件、負溫度係數元件與保險絲被視為被動保護組件。在所示的實施例中，保護組件174A可以是正溫度係數元件、保護組件174C可以是積體電路與金屬氧化物半導體場效應電晶體、保護組件174B與174D、174H可以是電阻器及電容器的組合。然而，應當理解此配置並不受限於此，且保護組件的數量和型態可以依據應用而變動。
保護組件174A的正溫度係數材料可以由包括聚合物及導電填料的正溫度係數導電成分構成。正溫度係數材料的聚合物可以是選自由聚乙烯、聚丙烯、聚辛烯、聚偏二氯乙烯及其混合物所組成的組群之結晶型聚合物。導電填料可以分散在聚合物中且選自由碳黑、金屬粉末、導電陶瓷粉末及其混合物所組成的族 群。進一步地，為改善正溫度係數材料的靈敏度及物理性質，正溫度係數導電成分也可以包含添加物，例如光引發劑、交聯劑、偶合劑、分散劑、穩定劑、抗氧化劑及/或非導電抗電弧填料。
裝置170更可以包括包住所述多個保護組件174A、174B、174C、174D、174E、174F、174G、174H的核心殼180。如圖所示，核心殼180可延伸以部分圍繞基板172，以使得第一端181及第二端183如圖所示從核心殼180的相對側延伸。雖然不限於任何特定的形狀或架構，核心殼180可以是一般矩形。在一些實施例中，核心殼180由環氧樹脂以注入成形圍繞基板172製成。在本實施例中，第一端181及第二端183表示裝置170的終端。用於保護組件174A及174C的附加終端連接也可以提供為穿透核心殼的下側190以連接至外部電路或外部設備。
核心殼180可以覆蓋基板172的第一側176及基板172的第二側178，包括形成於基板上的所述多個保護組件174A、174B、174C、174D、174E、174F、174G、174H。在一些實施例中，核心殼180可以是可注入的環氧樹脂以被形成所需形狀。
接著請參照圖7，將更詳細地描述組裝圖5至圖6所示的裝置170之示範流程。首先，如過程點191所示，提供具有多個區段的基板172。其次，如過程點192所示，於基板172的第一側176上形成所述多個保護組件174A、174B、174C、174D、174E、174F、174G、174H。接著，如過程點193所示，於保護組件174A、174B、174C、174D、174E、174F、174G、174H的上方及部分的 基板172的上方形成核心殼180。如圖所示，表示裝置170的終端之第一端181及第二端183從核心殼的兩側延伸。
本發明是一種用於包覆印刷電路板內的電池保護組件與元件的元件與方法。第一個優點包括一種可以簡化客戶端組裝與安裝的技術及過程之裝置。第二個優點包括由於包覆式核心殼環繞基板，提升電池保護電路的實際應用之可靠性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (20)

  1. 一種裝置，包括： 基板； 多個保護組件，形成於所述基板上； 核心殼，包住所述多個保護組件； 包覆層，配置於所述核心殼之內且覆蓋所述基板的第一側； 第一接合層，形成於所述包覆層之上； 第二接合層，形成於所述基板的第二側之上；以及 表面端子，耦接至所述第一接合層與所述第二接合層的至少一者。
  2. 如申請專利範圍第1項所述的裝置，所述基板包括： 印刷電路板；以及 導電層，其中所述多個保護組件耦接至所述印刷電路板的第一側，且所述導電層耦接至所述印刷電路板的第二側。
  3. 如申請專利範圍第1項所述的裝置，更包括一條或多條連接至所述表面端子的引線。
  4. 如申請專利範圍第1項所述的裝置，更包括穿透所述包覆層與所述第一接合層而形成的多個通孔。
  5. 如申請專利範圍第4項所述的裝置，所述表面端子包括經由所述多個通孔連接至所述基板的銅箔。
  6. 如申請專利範圍第1項所述的裝置，其中所述基板是引線框架，且其中所述引線框架從所述核心殼的相對側延伸。
  7. 如申請專利範圍第1項所述的裝置，其中所述多個保護組件是選自由以下組件所組成的族群：保險絲、正溫度係數元件、積體電路、金屬氧化物半導體場效應電晶體、電阻器、電容器及/或感測器。
  8. 如申請專利範圍第1項所述的裝置，其中所述包覆層是可注入的環氧樹脂。
  9. 如申請專利範圍第1項所述的裝置，其中所述第一接合層與所述第二接合層耦接至所述核心殼。
  10. 一種保護電路模組，包括： 多個保護組件，形成於基板上； 核心殼，完全環繞所述基板； 包覆層，位於所述核心殼之內且覆蓋所述基板的第一側； 第一接合層，形成於所述包覆層之上； 第二接合層，形成於所述基板的第二側之上；以及 表面端子，耦接至所述第一接合層與所述第二接合層的至少一者。
  11. 如申請專利範圍第10項所述的保護電路模組，所述基板包括： 印刷電路板；以及 導電材料，其中所述多個保護組件耦接至所述印刷電路板的第一側，且所述導電材料耦接至所述印刷電路板的第二側。
  12. 如申請專利範圍第10項所述的保護電路模組，更包括一條或多條連接至所述表面端子的引線。
  13. 如申請專利範圍第10項所述的保護電路模組，更包括穿透所述包覆層與所述第一接合層而形成的多個通孔，其中所述表面端子包括經由所述多個通孔連接至所述基板的銅箔。
  14. 如申請專利範圍第10項所述的保護電路模組，其中所述多個保護組件是選自由以下組件所組成的族群：保險絲、正溫度係數元件、積體電路、金屬氧化物半導體場效應電晶體、電阻器以及電容器。
  15. 如申請專利範圍第10項所述的保護電路模組，其中所述包覆層是注入所述核心殼的中央開口的環氧樹脂，且其中所述包覆層的頂面實質上與所述核心殼的頂面同平面。
  16. 如申請專利範圍第10項所述的保護電路模組，其中所述第一接合層與所述第二接合層耦接至所述核心殼的框架。
  17. 一種方法，包括： 提供多個保護組件於基板上； 將所述多個保護組件包在核心殼的內部； 於所述多個保護組件的上方形成包覆層，且將所述包覆層提供至所述核心殼的內部； 於所述包覆層的上方形成第一接合層；以及 將表面端子耦接至所述第一接合層與第二接合層的至少一者。
  18. 如申請專利範圍第17項所述的方法，更包括將一條或多條引線連接至所述表面端子。
  19. 如申請專利範圍第17項所述的方法，更包括： 提供穿透所述包覆層與所述第一接合層的多個通孔；以及 透過所述多個通孔將所述表面端子連接至所述基板。
  20. 如申請專利範圍第17項所述的方法，其中形成所述包覆層包括將環氧樹脂注入至所述核心殼的內部。
TW106135428A 2016-10-17 2017-10-17 埋入式保護電路模組及其製造方法 TWI649910B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2016/102255 WO2018072057A1 (en) 2016-10-17 2016-10-17 Embedded protection circuit module
??PCT/CN2016/102255 2016-10-17

Publications (2)

Publication Number Publication Date
TW201830765A TW201830765A (zh) 2018-08-16
TWI649910B true TWI649910B (zh) 2019-02-01

Family

ID=62018150

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135428A TWI649910B (zh) 2016-10-17 2017-10-17 埋入式保護電路模組及其製造方法

Country Status (3)

Country Link
CN (1) CN110114868B (zh)
TW (1) TWI649910B (zh)
WO (1) WO2018072057A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105264691A (zh) * 2013-04-17 2016-01-20 Itm半导体有限公司 电池保护电路模块封装

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW487272U (en) * 2001-03-20 2002-05-11 Polytronics Technology Corp Multilayer circuit boards
JP2006004773A (ja) * 2004-06-17 2006-01-05 Mitsumi Electric Co Ltd 電池保護回路モジュール
KR101059756B1 (ko) * 2009-05-08 2011-08-26 주식회사 엘지화학 신규한 구조의 이차전지 팩
CN101901799A (zh) * 2009-05-25 2010-12-01 晟铭电子科技股份有限公司 集成电路封装结构及封装方法
US20130323536A1 (en) * 2012-05-31 2013-12-05 Samsung Sdi Co., Ltd. Rechargeable battery pack
KR101602832B1 (ko) * 2014-05-15 2016-03-11 주식회사 아이티엠반도체 Nfc 안테나를 포함하는 배터리 보호회로 패키지 및 이를 구비하는 배터리 팩
CN105448846B (zh) * 2015-12-23 2017-12-05 江苏宏微科技股份有限公司 低电感轻薄型功率模块

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105264691A (zh) * 2013-04-17 2016-01-20 Itm半导体有限公司 电池保护电路模块封装

Also Published As

Publication number Publication date
CN110114868B (zh) 2023-06-27
CN110114868A (zh) 2019-08-09
TW201830765A (zh) 2018-08-16
WO2018072057A1 (en) 2018-04-26

Similar Documents

Publication Publication Date Title
US6809626B2 (en) Over-current protection device
US9136522B2 (en) Protection circuit module and rechargeable battery including the same
US9450428B2 (en) Package module of battery protection circuit
US10193193B2 (en) Structure of battery protection circuit module package coupled with holder, and battery pack having same
CN106062998B (zh) 一种聚合物电池单元及包括该电池单元的电子装置
EP0605987B1 (en) Surface mountable integrated circuit package with integrated battery mount
US8895863B2 (en) Multilayer printed circuit board
CN1848308A (zh) 具有pptc层之间的有源元件的表面安装多层电路保护装置
US20170365826A1 (en) Battery packs and methods for manufacturing battery packs
CN102570404A (zh) 电池单元保护电路模块和辅助印刷电路板
KR20120047542A (ko) 외부환경으로부터 보호되는 보호회로모듈
US8754462B2 (en) Semiconductor device
CN112218444B (zh) 电池保护电路封装件及其制造方法
TWI649910B (zh) 埋入式保護電路模組及其製造方法
US4166286A (en) Encapsulated plannar chip capacitor
TW201904154A (zh) 內嵌保護構件的印刷電路板
KR20200030520A (ko) 연계되는 2-차원 포지티브 온도 계수 장치
US4345300A (en) Recessed circuit module
CN106449526B (zh) 具有改善的密封的功率半导体模块
KR101794941B1 (ko) 방열 테이프를 포함하고 있는 보호회로모듈
JP2009104888A (ja) 保護モジュール
WO2018209595A1 (en) Positive temperature coefficient device
WO2018120007A1 (en) Polymeric positive temperature coefficient device for battery cell protection
CN104640350B (zh) 电路板模块
US20220399259A1 (en) Power Semiconductor Module