TWI631816B - 放大電路及相關的濾波器和δ-σ調製器 - Google Patents

放大電路及相關的濾波器和δ-σ調製器 Download PDF

Info

Publication number
TWI631816B
TWI631816B TW106127605A TW106127605A TWI631816B TW I631816 B TWI631816 B TW I631816B TW 106127605 A TW106127605 A TW 106127605A TW 106127605 A TW106127605 A TW 106127605A TW I631816 B TWI631816 B TW I631816B
Authority
TW
Taiwan
Prior art keywords
circuit
signal
input
noise
input signal
Prior art date
Application number
TW106127605A
Other languages
English (en)
Other versions
TW201807950A (zh
Inventor
蔡鴻傑
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201807950A publication Critical patent/TW201807950A/zh
Application granted granted Critical
Publication of TWI631816B publication Critical patent/TWI631816B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/38—Positive-feedback circuit arrangements without negative feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本發明提供了一種放大電路，該放大電路包括第一放大級、雜訊提取電路和雜訊消除電路。第一放大級用於接收輸入訊號，以產生放大輸入訊號。雜訊提取電路耦接於第一放大級，且用於至少接收該放大輸入訊號，以產生與放大輸入訊號的雜訊分量有關的雜訊訊號。雜訊消除電路耦接於第一放大級和雜訊提取電路，用於通過使用雜訊提取電路產生的雜訊訊號來消除該放大輸入訊號的雜訊分量，以產生被消除雜訊後的放大輸入訊號。相應地，本發明還提供了一種濾波器和△-Σ調製器。採用本發明，可以有效地減少雜訊。

Description

放大電路及相關的濾波器和△-Σ調製器
本發明涉及一種前饋運算放大器的雜訊消除技術，更特別地，涉及一種放大電路及相關的濾波器和△-Σ調製器。
基帶接收器(base-band receiver)雜訊往往主要係由通道選擇濾波器(channel selecting filter)導致的，該通道選擇濾波器具有嵌入式的可程式設計增益放大器(programmable gain amplifier，PGA)功能。為了減輕後端類比至數位轉換器(analog-to-digital converter，ADC)的動態要求，干擾抑制(blocker rejection)通常被設計為二階或三階。然而，雜訊降低總係以功率低效的方式損害運算放大器的穩定性，尤其係在接收器靈敏度測試中。
對於連續時間△-Σ調製器，儘管通過雜訊耦合或高過採樣比可以消除量化雜訊，但係，由於雜訊降低的效率低，因此，電路雜訊仍然係麻煩的。
有鑑於此，本發明的目的之一在於提供一種放大電路及相關的濾波器和△-Σ調製器，以解決上述問題。
第一方面，本發明提供一種放大電路，該放大電路包括第一放大級、雜訊提取電路和雜訊消除電路。第一放大級用於接收輸入訊號，並對輸入訊號進行放大，以產生放大輸入訊號。雜訊提取電路耦接於第一放大級，用於至少接收該放大輸入訊號，以產生與該放大輸入訊號的雜訊分量有關的雜訊訊號。此外，輸入訊號還耦接於雜訊提取電路，以去除該放大輸入訊號。雜訊消除電路耦接於第一放大級和雜訊提取電路，且雜訊消除電路耦接於第一放大級和雜訊提取電路，用於通過使用雜訊提取電路產生的雜訊訊號來消除放大輸入訊號的雜訊分量，以產生被消除雜訊後的放大輸入訊號。
第二方面，本發明提供一種濾波器，該濾波器包括第一放大級、雜訊提取電路和雜訊消除電路。第一放大級用於接收輸入訊號，並對輸入訊號進行放大，以產生放大輸入訊號。雜訊提取電路耦接於第一放大級，用於至少接收該放大輸入訊號，以產生與該放大輸入訊號的雜訊分量有關的雜訊訊號。此外，輸入訊號還耦接於雜訊提取電路，以在雜訊提取電路的輸出上除去該放大輸入訊號的訊號分量。雜訊消除電路耦接於第一放大級和雜訊提取電路，且用於通過使用雜訊提取電路產生的雜訊訊號來消除放大輸入訊號的雜訊分量，以產生被消除雜訊後的放大輸入訊號。
第三方面，本發明提供一種△-Σ調製器，該△-Σ調製器包括接收電路、回路濾波器、量化器和回饋電路。接收電路，用於接收輸入訊號和回饋訊號，並通過將輸入訊號減去回饋訊號來計算差值，以產生減法訊號。回路濾波器耦接於接收電路，且用於接收減法訊號，並對減法訊號進行濾波，以產生濾波減法訊號。量化器耦接於回路濾波器，且用於根據濾波減法訊號產生數位輸出訊 號。回饋電路用於接收數位輸出訊號，以產生該回饋訊號。此外，該回路濾波器包括第一放大級、雜訊提取電路和雜訊消除電路。第一放大級用於接收該減法訊號，並對減法訊號進行放大，以產生放大減法訊號。雜訊提取電路耦接於第一放大級，且用於至少接收該放大減法訊號，以產生與放大減法訊號的雜訊分量有關的雜訊訊號。此外，來自輸入訊號與回饋訊號之間的差值的減法訊號係從第一放大級內提取出來的，且減法訊號還耦接於雜訊提取電路，以在雜訊提取電路的輸出上除去該放大減法訊號的訊號分量。雜訊消除電路耦接於第一放大級和雜訊提取電路，且用於通過使用雜訊提取電路產生的雜訊訊號來消除該放大減法訊號的雜訊分量，以產生被消除雜訊後的放大減法訊號。
採用本發明，雜訊提取電路產生與放大輸入訊號的雜訊分量有關的雜訊訊號，並利用該雜訊訊號來消除放大輸入訊號的雜訊分量，可以有效地減少雜訊。
所屬技術領域中具有通常知識者在閱讀附圖所示優選實施例的下述詳細描述之後，可以毫無疑義地理解本發明的這些目的及其它目的。
100‧‧‧濾波器
110、410‧‧‧第一放大級
120、420‧‧‧第二放大級
130、430‧‧‧後端級
140、440‧‧‧雜訊提取電路
111、402‧‧‧輸入網路電路
112、122、412、422‧‧‧運算放大器
113、114、123、124、413、414、423、424‧‧‧回饋網路電路
115、145、415、445‧‧‧第二網路電路
141‧‧‧縮放輸入網路電路
143、144、146、443、441、444‧‧‧縮放回饋網路電路
142、442‧‧‧輔助運算放大器
R0、R1、R2、R3、R0’、R1’‧‧‧電阻
C1、C2、C3、C1’‧‧‧電容
400‧‧‧△-Σ調製器
404‧‧‧回路濾波器
406‧‧‧量化器
407‧‧‧相位延遲/調整電路
408‧‧‧資料加權平均電路
409‧‧‧數位至類比轉換器
432、434‧‧‧前饋網路電路
通過閱讀後續的詳細描述和實施例可以更全面地理解本發明，該實施例參照附圖給出，其中：第1圖係根據本發明一實施例示出的一種具有可程式設計增益放大器功能的濾波器的示意圖；第2圖示出了第1圖所示的雜訊提取電路的一種示例； 第3圖係根據本發明一實施例的一種濾波器的詳細電路結構；第4圖係根據本發明一實施例示出的一種具有可程式設計增益放大器功能的△-Σ調製器的示意圖；第5圖示出了第4圖所示的雜訊提取電路的一種示例；第6圖係根據本發明一實施例的一種△-Σ調製器的詳細電路結構。
在下面的詳細描述中，為了說明的目的，闡述了許多具體細節，以便所屬技術領域中具有通常知識者能夠更透徹地理解本發明實施例。然而，顯而易見的係，可以在沒有這些具體細節的情況下實施一個或複數個實施例，不同的實施例可根據需求相結合，而並不應當僅限於附圖所列舉的實施例。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬技術領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的組件。本說明書及申請專利範圍並不以名稱的差異來作為區別組件的方式，而係以組件在功能上的差異來作為區別的基準。本發明的範圍應當參考后附的申請專利範圍來確定。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於...”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。
文中所用術語“基本”或“大致”係指在可接受的範圍內，所屬技術領域中具有通常知識者能夠解決所要解決的技術問題，基本達到所要達到的技術效 果。舉例而言，“大致等於”係指在不影響結果正確性時，所屬技術領域中具有通常知識者能夠接受的與“完全等於”有一定誤差的方式。
本發明提供一種功率放大器的雜訊消除技術，該技術採用雜訊提取電路將所產生的雜訊訊號注入到後端放大級，以消除先前的(previous)運算放大器的雜訊分量。通過使用本發明的雜訊消除技術，設計靈活性係高的，以有效地減少雜訊和提高運算放大器的穩定度。此外，雜訊提取電路使用的晶片面積小，可以減少製造成本並降低功耗。具體來說，本發明提供一種放大電路、濾波器和△-Σ調製器，其中，放大電路可被應用在濾波器和△-Σ調製器中。在一些實施例中，放大電路包括第一放大級、雜訊提取電路和雜訊消除電路。第一放大級用於接收輸入訊號，並對輸入訊號進行放大，以產生放大輸入訊號。雜訊提取電路耦接於第一放大級，用於至少接收該放大輸入訊號(以下部分實施例中以同時接收輸入訊號和放大輸入訊號為例)，以產生與放大輸入訊號的雜訊分量有關的雜訊訊號。雜訊消除電路耦接於第一放大級和雜訊提取電路，用於通過使用雜訊提取電路產生的雜訊訊號來消除放大輸入訊號的雜訊分量，以產生被消除雜訊後的放大輸入訊號。
第1圖係根據本發明一實施例示出的一種具有可程式設計(programmble)增益放大器功能的濾波器100的示意圖。如第1圖所示，濾波器100包括第一放大級(amplifying stage)110、第二放大級120、一個或複數個後端級(backend stage)130和雜訊提取電路(noise extraction circuit)140。第一放大級110包括輸入網路電路(input network circuit)111、運算放大器112、兩個回饋網路電路(feedback network circuits)113和114，以及第二網路電路115，其中，運算放大器112經由輸入網路電路110接收輸入訊號Vin，以產生放大輸入訊號 Vo1，回饋網路電路113耦接在運算放大器112的正輸入端和負輸出端之間，回饋網路電路114耦接在運算放大器112的負輸入端和正輸出端之間，以及，放大輸入訊號Vo1經由第二網路電路115被傳送至第二放大級120。第二放大級120包括運算放大器122和兩個回饋網路電路123和124，其中，回饋網路電路123耦接在運算放大器122的正輸入端和負輸出端之間，回饋網路電路124耦接在運算放大器122的負輸入端和正輸出端之間。在本發明實施例中，輸入網路電路用於將電壓訊號轉換為電流訊號。
由於輸入訊號Vin的雜訊分量(noise component)和運算放大器112導致的雜訊分量Vnop和Vnon，放大輸入訊號Vo1將具有明顯的雜訊分量。在第1圖所示實施例中，輸入訊號Vin和放大輸入訊號Vo1均耦接於雜訊提取電路140，以在雜訊提取電路140的輸出上產生與放大輸入訊號Vo1的雜訊分量有關的雜訊訊號。特別地，放大輸入訊號Vo1包括訊號分量和雜訊分量，而雜訊提取電路140的輸出上已除去(remove)放大輸入訊號Vo1的訊號分量，即雜訊提取電路不產生該輸入訊號Vin或該放大輸入訊號Vo1的任何訊號分量。為了完全地消除或減少雜訊分量而不影響放大輸入訊號Vo1的訊號分量，雜訊提取電路140提供或產生的雜訊訊號等於放大輸入訊號Vo1的雜訊分量，以及，雜訊消除電路(例如，在第1圖所示的實施例中，雜訊消除電路可以由節點N1和N2來實現，具體地，本發明實施例並不限於此，凡係可用來實現該雜訊消除電路所要實現的功能的任何電路均可以，例如，可以由加法器來實現)通過使用雜訊提取電路140產生的雜訊訊號，能夠消除或減少放大輸入訊號Vo1的雜訊分量，以產生被消除雜訊後的放大輸入訊號。然後，被消除雜訊後的放大輸入訊號由第二放大級120和後端級130處理，以產生輸出訊號Vout。應當說明的係，本發明實施例中描述的消除或減少雜訊可以係消除掉全部雜訊也可以係消除掉部分雜訊，具體地，本發 明實施例不做任何限制。在一示例中，若雜訊提取電路140產生的雜訊訊號基本等於放大輸入訊號Vo1的雜訊分量，則可以基本消除掉全部雜訊。此外，應當說明的係，術語“等於”應當包括“完全等於”和“基本等於”這兩種情形，其中，“基本等於”係指所屬技術領域中具有通常知識者能夠接受的與“完全等於”存在一定誤差的可接受範圍。
在本實施例中，雜訊提取電路140產生的雜訊訊號係電流訊號，以及，通過使用第二網路電路115，放大輸入訊號Vo1被轉變為電流訊號。因此，通過使用雜訊消除電路(例如，節點N1和N2)來組合放大輸入訊號Vo1和該雜訊訊號，能夠簡單地獲得被消除雜訊後的放大輸入訊號。
第2圖示出了雜訊提取電路140的一種示例。在第2圖所示的實施例中，雜訊提取電路140包括縮放輸入網路電路(scaled input network circuit)141、輔助運算放大器142、三個縮放回饋網路電路(scaled feedback network circuits)143,144和146，以及第二網路電路145。縮放輸入網路電路141耦接在輸入訊號Vin和輔助運算放大器142之間，縮放回饋網路電路146耦接在放大輸入訊號Vo1和輔助運算放大器142之間。縮放回饋網路電路143耦接在輔助運算放大器142的正輸入端和負輸出端之間。縮放回饋網路電路144耦接在輔助運算放大器142的負輸入端和正輸出端之間。第二網路電路145耦接在輔助運算放大器142和雜訊消除電路(例如，節點N1和N2)之間。在本發明實施例中，縮放輸入網路電路用於將電壓訊號轉換為電流訊號。
在本實施例中，雜訊提取電路140的縮放電路模組與第一放大級110中相應的電路模組具有相同的結構但大小(或取值)不同(with difference sizes)， 以及，雜訊提取電路140的縮放電路模組(諸如縮放輸入網路電路141、縮放回饋網路電路143,144和146)的縮放因數係相同的。例如，縮放輸入網路電路141的大小可以係輸入網路電路111的大小的十分之一，縮放回饋網路電路143,144或146的大小可以係回饋網路電路113或114的大小的十分之一，以及，第二縮放網路電路145的大小與第二網路電路115相同。由於運算放大器的增益係基於回饋網路電路和輸入網路電路之間的比率來確定的，因此，通過使用上述設計，運算放大器112和輔助運算放大器142可以具有相同的傳遞函數。
雜訊提取電路140內的縮放輸入網路電路141與輸入網路電路111相比，以相反的方式(inverse manner)接收輸入訊號。通過進一步地使用縮放回饋網路電路146，以將放大輸入訊號Vo1接收至輔助運算放大器142，輔助運算放大器142的輸出可以恰好(exactly)係放大輸入訊號Vo1的雜訊分量，而不包含輸入訊號Vin或放大輸入訊號Vo1的任何訊號分量。通過將輔助運算放大器142設計為不產生輸入訊號Vin或放大輸入訊號Vo1的任何訊號分量，第二放大級120或其它電路產生的雜訊將不會經由雜訊提取電路140返回到濾波器100的輸入節點，即輸入訊號Vin或放大輸入訊號Vo1的雜訊電平將不會因雜訊提取電路140被佈置在濾波器100內而受到影響。
此外，第二放大級120或其它電路產生的雜訊可能會經由第一放大級110返回到濾波器100的輸入節點。因此，為了減少此類雜訊，可以將由輸入網路電路111和回饋網路電路113/114所確定的增益(即第一放大級110的增益)設置為大於1，從而，當第二放大級120(或其它電路)產生的雜訊通過第一放大級110時將被衰減。
第3圖係根據本發明一實施例的濾波器100的詳細電路結構。如第3圖所示，對於第一放大級110，輸入網路電路111由兩個電阻R0實現，回饋網路電路113/114分別由並聯的電阻R1和電容C1實現，第二網路電路115由兩個電阻R2實現。對於第二放大級120，回饋網路電路123/124分別由並聯的電阻R3和電容C3實現。對於雜訊提取電路140，縮放輸入網路電路141由兩個電阻R0’實現，縮放回饋網路電路143/144/146分別由並聯的電阻R1’和電容C1’實現，以及，第二網路電路145由兩個電阻R2實現。在本實施例中，對於雜訊提取電路140內的每個縮放電路與位於第一放大級110內的相應電路的縮放因數係相同的。具體地說，R0和R0’之間的比率、R1和R1’之間的比率，以及，C1和C1’之間的比率係相同的(即，(R0/R0’)=(R1/R1’)=(C1/C1’))。此外，電阻R1的電阻值可被設計為大於電阻R0的電阻值，以使得運算放大器112的增益(即第一放大級110的增益)大於1，以及，電阻R1’的電阻值可被設計為大於電阻R0’的電阻值，以使得輔助運算放大器142的增益大於1。
第4圖係根據本發明一實施例示出的△-Σ調製器400的示意圖，其中，△-Σ調製器400係連續時間△-Σ調製器型類比至數位轉換器(ADC)。如第4圖所示，△-Σ調製器400包括輸入網路電路402、接收電路(在第4圖所示的實施例中，接收電路表現為由節點Nin1和Nin2來實現，具體地，本發明實施例並不限於此，凡係可用來實現該接收電路所要實現的功能的任何電路均可以，例如，可以由加法器來實現)、回路濾波器404、量化器(quantizer)406、相位延遲/調整電路(phase delay/adjusting circuit)407(圖中標注為Z-n)、資料加權平均(data weighted averaging，DWA)電路408(圖中標注為DWA)和數位至類比轉換器(digital-to-analog converter，DAC)409。
在△-Σ調製器400的操作中，接收電路(例如，節點Nin1和Nin2)接收輸入訊號Vin和回饋訊號VFB，並通過將輸入訊號Vin減去回饋訊號VFB來計算差值，以產生減法訊號。然後，回路濾波器404對該減法訊號進行濾波，以產生濾波減法訊號。在第4圖所示實施例中，濾波減法訊號係從被消除雜訊後的放大減法訊號衍生出來的。量化器406根據濾波減法訊號產生數位輸出訊號Dout。然後，數位輸出訊號Dout由相位延遲/調整電路407、DWA電路408和DAC 409進行處理，以產生回饋訊號VFB給接收電路(例如，節點Nin1和Nin2)。
由於本發明實施例的重點在於回路濾波器404的設計，因此，此處省略關於其它元件的詳細描述。
回路濾波器404包括第一放大級410、第二放大級420、一個或複數個後端級430和兩個前饋(feed-forward)網路電路432和434。第一放大級410包括運算放大器412、兩個回饋網路電路413和414，以及第二網路電路415。其中，運算放大器412從接收電路(例如，節點Nin1和Nin2)接收該減法訊號(即，輸入訊號Vin和回饋訊號VFB之間的差值)，並對該減法訊號進行放大，以產生放大減法訊號Vo1。回饋網路電路413耦接在運算放大器412的正輸入端和負輸出端之間，回饋網路電路414耦接在運算放大器412的負輸入端和正輸出端之間，以及，放大減法訊號Vo1經由第二網路電路415被傳送至第二放大級420。第二放大級420包括運算放大器422和兩個回饋網路電路423和424，其中，回饋網路電路423耦接在運算放大器422的正輸入端和負輸出端之間，回饋網路電路424耦接在運算放大器422的負輸入端和正輸出端之間。前饋網路電路432和434耦接在第二網路電路415和後端級430之間，以及還耦接在第二網路電路415和回路濾波器404的輸出之間。
由於輸入訊號Vin的雜訊分量和運算放大器412導致的雜訊分量Vnop和Vnon，放大減法訊號Vo1將具有明顯的雜訊分量。此外，來自輸入訊號Vin和回饋訊號VFB之間的差值的電流訊號Io1+/Io1-係從運算放大器412內提取出來的，即電流訊號Io1+/Io1-係運算放大器412根據減法訊號產生的一電流訊號，以及，該電流訊號Io1+/Io1-還耦接於雜訊提取電路440(特別地，如第5圖所示，電流訊號Io1+耦接於輔助運算放大器的負輸入端，電流訊號Io1-耦接於輔助運算放大器的正輸入端)，以在雜訊提取電路440的輸出上除去放大減法訊號的訊號分量。為了完全地消除或減少雜訊分量而不影響放大減法訊號Vo1的訊號分量，雜訊提取電路440提供等於放大減法訊號Vo1的雜訊分量的雜訊訊號，以及，雜訊消除電路(在第4圖所示實施例中，通過第4圖所示的節點N1和N2來實現)通過使用雜訊提取電路440產生的雜訊訊號來消除或減少放大減法訊號Vo1的雜訊分量，以產生被消除雜訊後的放大減法訊號。然後，被消除雜訊後的放大輸入訊號由第二放大級440、後端級430和量化器406處理，以產生數位輸出訊號Dout。
在本實施例中，雜訊提取電路440產生的雜訊訊號係電流訊號，通過使用第二網路電路415，放大減法訊號Vo1被轉換為電流訊號。因此，通過使用節點N1和N2來組合放大減法訊號Vo1和雜訊訊號，能夠簡單地獲得被消除雜訊後的放大減法訊號。
第5圖示出了雜訊提取電路440的一種示例。如第5圖所示，雜訊提取電路440包括輔助運算放大器442、三個縮放回饋網路電路441,443和444，以及第二網路電路445。縮放回饋網路電路441耦接在放大減法訊號Vo1和輔助運算放大器442之間。縮放回饋網路電路443耦接在輔助運算放大器442的正輸入端和負 輸出端之間。縮放回饋網路電路444耦接在輔助運算放大器442的負輸入端和正輸出端之間。第二網路電路445耦接在輔助運算放大器442和雜訊消除電路(例如，節點N1和N2)之間。
在本實施例中，雜訊提取電路440的縮放電路模組和第一放大級410中相應的電路模組具有相同的結構但大小不同，以及，雜訊提取電路440的縮放電路模組(諸如縮放回饋網路電路441,443和444)的縮放因數係相同的。例如，縮放回饋網路電路441,443或444的大小可以係回饋網路電路413或414的大小的十分之一，以及，第二網路電路445的大小可以係第二網路電路415的大小。由於運算放大器的增益係基於回饋網路電路和輸入網路電路之間的比率來確定的，因此，通過使用上述設計，運算放大器412和輔助運算放大器442可具有相同的傳遞函數。
在本發明實施例中，由接收電路(例如，節點Nin1和Nin2)產生的減法訊號係差分對，由運算放大器412產生的放大減法訊號Vo1也係差分對，例如，放大減法訊號Vo1包括Vo1+和Vo1-。此外，運算放大器412還可以產生兩個電流訊號Io1+和Io1-，其中，電流訊號Io1+係從差分對的減法訊號中的其中一個提取出來的，或者，電流訊號Io1+係從差分對的減法訊號中獲得的(此電流係利用第一縮放因數從流過回饋網路電路414的電流獲得的，該第一縮放因數等於縮放回饋網路電路444相對於回饋網路電路414的縮放因數)；以及，電流訊號Io1-係從差分對的減法訊號中的另一個提取出來的，或者，電流訊號Io1-係從差分對的減法訊號中獲得的(此電流係利用第二縮放因數從流過回饋網路電路413的電流獲得的，該第二縮放因數等於縮放回饋網路電路443相對於回饋網路電路413的縮放因數)。
在雜訊提取電路440中，輔助運算放大器442的正輸入端耦接於電流訊號Io1-和減法訊號Vo1+，輔助運算放大器442的負輸入端耦接於電流訊號Io1+和減法訊號Vo1-，以及，縮放回饋網路電路441,443或444係相同的。通過使用第4圖所示的雜訊提取電路440，輔助運算放大器442的輸出可以與放大減法訊號Vo1的雜訊分量完全相同，而不包含輸入訊號Vin或減法訊號的任何訊號分量。通過設計輔助運算放大器442不產生輸入訊號Vin或減法訊號的任何訊號分量，第二放大級420或其它電路產生的雜訊將不會通過雜訊提取電路440返回到△-Σ調製器400的輸入節點，即輸入訊號Vin的雜訊電平將不會因雜訊提取電路440被佈置在△-Σ調製器400內而受到影響。
此外，第二放大級420或其它電路產生的雜訊可能會經由第一放大級410返回到△-Σ調製器400的輸入節點。因此，為了減少此類雜訊，運算放大器412(第一放大級)的增益大於1，從而，當第二放大級120(或其它電路)產生的雜訊通過第一放大級110時將被衰減。
第6圖係根據本發明一實施例的△-Σ調製器400的詳細電路結構。如第6圖所示，輸入網路電路402由兩個電阻R0實現。對於第一放大級410，回饋網路電路413/414由電容C1實現，以及，第二網路電路415由兩個電阻R1實現。對於第二放大級420，回饋網路電路423/424由電容C2實現。對於雜訊提取電路440，縮放回饋網路電路441/443/444由電容C1’實現，以及，第二網路電路445由兩個電阻R1實現。前饋網路電路432/434由電阻R2和R3實現。在本實施例中，對於雜訊提取電路440內的每個縮放電路和第一放大級410內相應的電路的縮放因數係相同的。詳細地說，縮放回饋網路電路441/443/444中的C1’和回饋網路電路 413/414中的C1之間的比率係相同的。此外，由於第一放大級410和雜訊提取電路都係積分器，因此，它們的增益遠大於1。
簡單來說，在本發明的前饋運算放大器雜訊消除技術中，使用雜訊提取電路來獲得第一放大級的輸出的雜訊分量，以及，由雜訊提取電路產生的雜訊訊號被轉發到第二放大級的輸入，以消除或減少第一放大級的輸出的雜訊分量(或減少第二放大級的雜訊分量)。此外，雜訊提取電路具有較小的晶片面積，以節省製造成本及降低功耗，以及，雜訊提取電路可被設計為不產生任何的訊號分量，以防止第二放大級導致的雜訊回到輸入節點。因此，本發明的電路可以有效地降低雜訊，而不會增加太多的晶片面積。
已經對本發明實施例及其優點進行了詳細說明，但應當理解的係，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更，例如，可以通過結合不同實施例的若干部分來得出新的實施例。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。所屬技術領域中具有通常知識者皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (15)

  1. 一種放大電路，其中，該放大電路包括：第一放大級，用於接收輸入訊號，並對該輸入訊號進行放大，以產生放大輸入訊號；雜訊提取電路，耦接於該第一放大級，用於至少接收該放大輸入訊號，以產生與該放大輸入訊號的雜訊分量有關的雜訊訊號，其中，該雜訊提取電路產生的該雜訊訊號不包括該輸入訊號或該放大輸入訊號的任何訊號分量；以及雜訊消除電路，耦接於該第一放大級和該雜訊提取電路，用於通過使用該雜訊提取電路產生的該雜訊訊號來消除該放大輸入訊號的該雜訊分量，以產生被消除雜訊後的放大輸入訊號。
  2. 根據申請專利範圍第1項所述之放大電路，其中，該雜訊提取電路產生的該雜訊訊號等於該放大輸入訊號的該雜訊分量。
  3. 根據申請專利範圍第1項所述之放大電路，其中，該放大輸入訊號和該雜訊訊號係電流訊號，以及，該放大電路還包括：第二放大級；其中，該第二放大級包括運算放大器，該運算放大器的輸入節點接收該放大輸入訊號和該雜訊訊號，以獲得該被消除雜訊後的放大輸入訊號。
  4. 根據申請專利範圍第1項所述之放大電路，其中，該第一放大級的增益大於1。
  5. 根據申請專利範圍第1項所述之放大電路，其中，該雜訊提取電路接收該輸入訊號和該放大輸入訊號，以產生該雜訊訊號，以及，該第一放大 級包括：運算放大器；輸入網路電路，其中，該運算放大器經由該輸入網路電路接收該輸入訊號；以及回饋網路電路，耦接在該運算放大器的輸入端和輸出端之間；其中，該雜訊提取電路包括：輔助運算放大器；縮放輸入網路電路，其中，該輔助運算放大器經由該縮放輸入網路電路接收該輸入訊號；第一縮放回饋網路電路，耦接在該輔助運算放大器的輸入端和輸出端之間；以及第二縮放回饋網路電路，其中，該輔助運算放大器經由該第二縮放回饋網路電路接收該放大輸入訊號。
  6. 根據申請專利範圍第5項所述之放大電路，其中，該縮放輸入網路電路和該輸入網路電路具有相同的電路結構但大小不同，以及，該第一縮放回饋網路電路和該回饋網路電路具有相同的電路結構但大小不同，該第二縮放回饋網路電路和該回饋網路電路具有相同的電路結構但大小不同。
  7. 根據申請專利範圍第6項所述之放大電路，其中，該輸入網路電路和該縮放輸入網路電路之間的大小比率等於該回饋網路電路和該第一縮放回饋網路電路之間的大小比率，且還等於該回饋網路電路和該第二縮放回饋網路電路之間的大小比率。
  8. 根據申請專利範圍第5項所述之放大電路，其中，該縮放輸入網路電路、該第一縮放回饋網路電路和該第二縮放回饋網路電路係相同的。
  9. 根據申請專利範圍第5項所述之放大電路，其中，該輸入訊號包括第一輸入訊號和第二輸入訊號，該第一輸入訊號和該第二輸入訊號為差分對，該第一輸入訊號經由該輸入網路電路被輸入給該運算放大器的正輸入端，該第二輸入訊號經由該輸入網路電路被輸入給該運算放大器的負輸入端；以及，該第一輸入訊號經由該縮放輸入網路電路被輸入給該輔助運算放大器的負輸入端，該第二輸入訊號經由該縮放輸入網路電路被輸入給該輔助運算放大器的正輸入端。
  10. 根據申請專利範圍第9項所述之放大電路，其中，該放大輸入訊號包括被放大的第一輸入訊號和被放大的第二輸入訊號，該被放大的第一輸入訊號經由該第二縮放回饋網路電路被輸入給該輔助運算放大器的該正輸入端，以及，該被放大的第二輸入訊號經由該第二縮放回饋網路電路被輸入給該輔助運算放大器的該負輸入端。
  11. 根據申請專利範圍第1項所述之放大電路，其中，該雜訊提取電路還用於接收從該輸入訊號提取出來的電流訊號，以產生雜訊訊號，以及，該第一放大級包括：運算放大器，用於接收該輸入訊號；和回饋網路電路，耦接在該運算放大器的輸入端和輸出端之間；以及該雜訊提取電路包括：輔助運算放大器，其中，該輔助運算放大器接收該電流訊號； 第一縮放回饋網路電路，耦接在該輔助運算放大器的輸入端和輸出端之間；和第二縮放回饋網路電路，其中，該輔助運算放大器經由該第二縮放回饋網路電路接收該放大輸入訊號。
  12. 根據申請專利範圍第11項所述之放大電路，其中，該第一縮放回饋網路電路和該輸入網路電路具有相同的電路結構但大小不同，以及，該第二縮放回饋網路電路和該回饋網路電路具有相同的電路結構但大小不同。
  13. 根據申請專利範圍第11項所述之放大電路，其中，該第一縮放回饋網路電路和該第二縮放回饋網路電路相同。
  14. 一種濾波器，其中，該濾波器包括如申請專利範圍第1項至第13項中任意一項所述之放大電路。
  15. 一種△-Σ調製器，其中，該△-Σ調製器包括接收電路、回路濾波器、量化器和回饋電路，其中，該接收電路用於接收原始輸入訊號和回饋訊號，並通過將該原始輸入訊號減去該回饋訊號來計算差值，以產生減法訊號；該回路濾波器耦接於該接收電路，用於接收該減法訊號，以產生濾波減法訊號；該量化器耦接於該回路濾波器，用於根據該濾波減法訊號產生數位輸出訊號；以及該回饋電路用於接收該數位輸出訊號，以產生該回饋訊號； 其中，該回路濾波器包括如申請專利範圍第1項至第13項中任意一項所述之放大電路，該減法訊號為該放大電路的該輸入訊號，以及，該濾波減法訊號係從該放大電路的該被消除雜訊後的放大輸入訊號衍生出來的。
TW106127605A 2016-08-17 2017-08-15 放大電路及相關的濾波器和δ-σ調製器 TWI631816B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662375921P 2016-08-17 2016-08-17
US62/375,921 2016-08-17
US15/652,207 US9929742B2 (en) 2016-08-17 2017-07-17 Feed-forward operational amplifier noise cancellation technique and associated filter and delta-sigma modulator
US15/652,207 2017-07-17

Publications (2)

Publication Number Publication Date
TW201807950A TW201807950A (zh) 2018-03-01
TWI631816B true TWI631816B (zh) 2018-08-01

Family

ID=59506198

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127605A TWI631816B (zh) 2016-08-17 2017-08-15 放大電路及相關的濾波器和δ-σ調製器

Country Status (4)

Country Link
US (1) US9929742B2 (zh)
EP (1) EP3293879A3 (zh)
CN (1) CN107769735B (zh)
TW (1) TWI631816B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269237B2 (en) * 2001-07-13 2007-09-11 Sanyo Electric Co., Ltd. Noise canceller
TW201234769A (en) * 2011-02-01 2012-08-16 Wistron Neweb Corp Temperature compensating device and satellite signal receiving system
US20140002194A1 (en) * 1999-12-20 2014-01-02 Broadcom Corporation Variable Gain Amplifier for Low Voltage Applications

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3980967A (en) 1975-03-14 1976-09-14 Bell Telephone Laboratories, Incorporated Differential feedback amplifier with frequency-shaped reference signal
US4276514A (en) 1979-07-09 1981-06-30 Trw Inc. Wideband, phase compensated amplifier with negative feedback of distortion components in the output signal
US4523152A (en) 1982-04-01 1985-06-11 Unisearch Limited High-efficiency feedforward-error-correction amplifier
JPS60127805A (ja) 1983-12-14 1985-07-08 Nippon Gakki Seizo Kk 歪打消増幅回路
JPH06101812B2 (ja) * 1985-12-25 1994-12-12 三菱電機株式会社 ノイズ軽減装置
US4926134A (en) 1988-12-29 1990-05-15 Westinghouse Electric Corp. Gain monitoring of distortion cancellation amplifiers in a feedforward linear amplifier
US6329876B1 (en) 1999-01-04 2001-12-11 Tripath Technology, Inc. Noise reduction scheme for operational amplifiers
US6476674B2 (en) 2001-01-24 2002-11-05 Momentum Data Systems Method and apparatus for error correction of amplifier
US20020130716A1 (en) * 2001-03-14 2002-09-19 Lawrence Larson Linearization circuit and technique for a power combining network, or diplexer; especially as may use high temperature superconducting filters
US6731165B1 (en) 2003-01-06 2004-05-04 Daniel J. Marz Electronic amplifier
US7015753B2 (en) 2003-06-02 2006-03-21 Edo Communications And Countermeasures Systems Inc. Digital signal processing based implementation of a feed forward amplifier
US8193845B2 (en) * 2010-07-06 2012-06-05 Microchip Technology Incorporated Binary-weighted delta-sigma fractional-N frequency synthesizer with digital-to-analog differentiators canceling quantization noise
CN101931765B (zh) * 2010-08-11 2013-03-13 无锡辐导微电子有限公司 一种基于带通∑-△调制的宽带调谐器及其方法
US8390495B2 (en) * 2011-07-15 2013-03-05 Mediatek Singapore Pte. Ltd. MIMO delta-sigma delta analog-to-digital converter using noise canceling
US8725105B2 (en) * 2012-05-24 2014-05-13 Mediatek Inc. Low noise amplifier and saw-less receiver with low-noise amplifier
CN204578473U (zh) * 2014-06-17 2015-08-19 南京美辰微电子有限公司 提高放大器线性度的失真抵消偏置电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140002194A1 (en) * 1999-12-20 2014-01-02 Broadcom Corporation Variable Gain Amplifier for Low Voltage Applications
US7269237B2 (en) * 2001-07-13 2007-09-11 Sanyo Electric Co., Ltd. Noise canceller
TW201234769A (en) * 2011-02-01 2012-08-16 Wistron Neweb Corp Temperature compensating device and satellite signal receiving system

Also Published As

Publication number Publication date
EP3293879A2 (en) 2018-03-14
EP3293879A3 (en) 2018-04-11
CN107769735A (zh) 2018-03-06
CN107769735B (zh) 2021-02-19
US20180054213A1 (en) 2018-02-22
US9929742B2 (en) 2018-03-27
TW201807950A (zh) 2018-03-01

Similar Documents

Publication Publication Date Title
Gönen et al. A dynamic zoom ADC with 109-dB DR for audio applications
Kim et al. A 0.9 V 92 dB double-sampled switched-RC delta-sigma audio ADC
Pavan et al. A power optimized continuous-time $\Delta\Sigma $ ADC for audio applications
Maghari et al. 74 dB SNDR multi-loop sturdy-MASH delta-sigma modulator using 35 dB open-loop opamp gain
US9537497B2 (en) Continuous time delta sigma modulator, analog to digital converter and associated compensation method
Wang et al. A 0.022 mm $^{{2}} $98.5 dB SNDR Hybrid Audio $\Delta\Sigma $ Modulator With Digital ELD Compensation in 28 nm CMOS
US8077066B2 (en) ΔΣ modulator
US20070090979A1 (en) Low-pass filter based delta-sigma modulator
US20130021183A1 (en) Continuous-time oversampled converter having passive filter
Rajan et al. Design techniques for continuous-time ΔΣ modulators with embedded active filtering
US7365668B2 (en) Continuous-time delta-sigma analog digital converter having operational amplifiers
US9019136B2 (en) Sigma-delta modulators with high speed feed-forward architecture
US9083369B2 (en) Split-path data acquisition signal chain
CN111342840A (zh) 精密的电流到数字转换器
TW201820792A (zh) Δ-σ調製器及用於提高δ-σ調製器的穩定性的方法
Mondal et al. 10.2 A 139 µ W 104.8 dB-DR 24kHz-BW CT ΔΣM with Chopped AC-Coupled OTA-Stacking and FIR DACs
Liu et al. A continuous-time MASH 1-1-1 Delta–Sigma modulator with FIR DAC and encoder-embedded loop-unrolling quantizer in 40-nm CMOS
JP2009260605A (ja) Δς変調器及びδς型ａｄ変換器
Somappa et al. A Compact Fully Passive Loop Filter-Based Continuous Time $\Delta\Sigma $ Modulator for Multi-Channel Biomedical Applications
KR101960180B1 (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
TWI636671B (zh) 降噪電路和δ-σ調製器
CN108336998B (zh) 模数转换装置与模数转换方法
US20080068241A1 (en) Sigma-delta modulator
TWI631816B (zh) 放大電路及相關的濾波器和δ-σ調製器
Koh et al. A sigma-delta ADC with a built-in anti-aliasing filter for Bluetooth receiver in 130nm digital process