TWI627529B

TWI627529B - 記憶體位址對齊之方法及裝置

Info

Publication number: TWI627529B
Application number: TW103137161A
Authority: TW
Inventors: 威爾森帕克赫思特席德二世; 安娜凱倫庫特寇瓦斯基
Original assignee: 凱為公司
Priority date: 2013-12-25
Filing date: 2014-10-28
Publication date: 2018-06-21
Also published as: CN104834605B; US9977737B2; HK1208543A1; CN104834605A; TW201527969A; US20150178195A1

Abstract

本發明揭示一種用於一記憶體位址對齊之方法以及運用該方法之系統，包含：設置一或多個自然對齊的緩衝區結構；在該等一或多個自然對齊緩衝區結構之一者的一緩衝區內提供一回傳位址指標器；決定該等一或多個自然對齊緩衝區結構之一者的一組態；將一模數算數供應給該回傳位址以及該已決定組態的至少一個參數；以及提供根據該供應的模數算數決定的一堆疊位址指標器。

Description

記憶體位址對齊之方法及裝置

本發明係關於記憶體管理，尤其是本發明係關於記憶體位址對齊。

目前許多裝置都運用處理器來執行某些系統功能，這些裝置可包含一般用途電腦、網路處理器、網路介面卡以及精通技術人士所熟知的其他系統。為了使處理器執行該功能，提供在通訊上與該處理器耦接的一記憶體，以便保存許多資料，例如該處理器所執行的指令、待處理的資料、暫時資料以及其他資料。

為了支援記憶體管理，通常提供一硬體型分頁分配器(此後稱為自由分頁分配器(FPA，free page allocator))。該FPA使用一資料結構(此後稱為邏輯堆疊)，例如一連結清單、躍程，內含一系列至自由記憶體的指標器。在一FPA內可能會有複數個邏輯堆疊，以提供服務品質、虛擬化或其他功能。一硬體或軟體實體利用請求自該FPA而來的指標器，來接收指標器，該FPA讀取(此後稱為彈出)來自複數個該等邏輯堆疊之一者的指標器，該指標器指向一部分記憶體的一基本位址(此後稱為緩衝區)，其可供該實體可做某些運用。當不再需要該緩衝區，該實體將一返回位址指標器(RAP，return address pointer)回傳至該FPA來返回至該邏輯堆疊，最終由另一個實體重複使用。因為此重複使用，所以由該FPA回傳(此後稱為推送)至該邏輯堆疊(堆疊的位址指標器(SAP，stacked address pointer))的一指標器必須再次指向該緩衝區的該基本位址，如此稍後可分配置給另一個實體。

如業界內所熟知，根據一種方法，該RAP為該緩衝區的該基本位址待釋放之指標器，這允許該FPA將至該RA的該指標器直接推送至該邏輯堆疊上，換言之，至該RA的該指標器與至該SAP的一樣。此方法伴隨的問題為一回傳的實體可能只有一個「不透明的指標器」，指向緩衝區內待釋放的某處一位址，並非該緩衝區的開頭。因此，該實體不知道如何正確計算RA。更進一步，若該回傳的實體知道如何計算至該RA的該指標器，在其中該FPA具有複數個不同尺寸邏輯堆疊的系統中，該回傳的實體可能必須持續追蹤邏輯堆疊，知道哪個指標器已經指派，接著知道哪個指標器要回傳，並且針對該等複數個邏輯堆疊之每一者分別執行該計算。

根據另一種方法，該RAP為該緩衝區之內某處待釋放的一位址之指標器。當已經回傳這種RAP，一實體，即是一軟體層，必須持續追蹤邏輯堆疊，知道哪個指標器已經指派，接著知道哪個指標器必須回傳，並且進一步針對該等複數個邏輯堆疊之每一者分別執行將該RAP轉譯回SAP之計算。這種方法耗費一些指令，並且硬體區域需要儲存與傳送變數，保持追蹤硬體實體之間的一邏輯堆疊，直到該堆疊最終到達該FPA。因此，業界內需要一種方法以及運用該方法的裝置，提供上述已識別問題的解決方案以及額外優點。

在所揭示的一個樣態內，揭示根據申請專利範圍獨立項用於記憶體位址對齊的裝置及方法，而額外態樣則揭示於申請專利範圍附屬請求項內。

100‧‧‧邏輯堆疊

102‧‧‧記憶體

104_1‧‧‧指標器

104_2‧‧‧指標器

104_3‧‧‧指標器

106_1‧‧‧分頁

106_2‧‧‧分頁

106_3‧‧‧分頁

106_4‧‧‧分頁

108‧‧‧循環冗餘檢查

110‧‧‧堆疊基本位址

112‧‧‧堆疊位址

114‧‧‧堆疊結束位址

200‧‧‧自然對齊複數個緩衝區的結構

202‧‧‧記憶體

204‧‧‧自然對齊基本位址

204_1‧‧‧位址

204_2‧‧‧位址

204_3‧‧‧位址

206‧‧‧緩衝區

206_1‧‧‧位址

206_2‧‧‧位址

206_3‧‧‧位址

300‧‧‧方塊圖

302‧‧‧硬體或軟體實體

304‧‧‧回傳位址指標器

306‧‧‧識別碼

308‧‧‧方塊

310‧‧‧方塊

312‧‧‧方塊

312_1‧‧‧輸出

312_2‧‧‧第二輸出

314‧‧‧緩衝區大小

316‧‧‧方塊

318‧‧‧餘數

320‧‧‧方塊

322‧‧‧自然對齊基本位址

324‧‧‧方塊

326‧‧‧緩衝區偏移

328‧‧‧堆疊位址指標器

參考下列詳細說明並結合附圖，將可更輕易瞭解上述樣態，其中：第一圖根據本發明的一個態樣，描述包含一邏輯堆疊用於由一自由分頁分配器(FPA)所建構的一自由指標器佇池之一概念資料結構；第二圖根據本發明的一個態樣，描述自然對齊複數個緩衝區的示範結構；以及第三圖根據本發明的一個態樣，描述可使記憶體位址對齊的理論元件方塊圖。

這些圖式之間相似的元件不重複描述，相似元件的參考編號相差100的倍數，即第一圖的參考編號102變成第二圖內的參考編號202；除非明確表示為不同及/或替代態樣。相同參考的不同實例會用附加編號來區別，即100_1。任何無參考編號的雙箭頭線段都表示所描述實體之間可能的資訊流。

除非有定義，否則此處所用的所有詞(包含技術與科學詞彙)與精通本發明所屬技術的人士所瞭解完全相同。將進一步瞭解，像是常用字典內所定義的詞彙應該解釋為含意與相關技術與本發明上下文關係內的含意一致。

如本說明書所使用，除非上下文有明確指示，否則單數型態「一」和「該」也包含複數型態。將進一步瞭解，說明書中使用的「包含」指定所陳述的特徵、整數、步驟、操作、元件、組件之存在，但是不排除額外一或多個其他特徵、整數、步驟、操作、元件、組件及/或群組之存在。「和/或」一詞包含一或多個相關列出項目的任何與所有組合。

許多揭示的態樣可參考一或多個示範組態來例示。此處所使用的「示範」一詞表示「當成範例、實例或例示」，並且不需要建構成為較佳或優於此處所揭示的其他組態。

除非有明確表示，否則在此將參考本發明理想組態的示意例示圖，來描述本發明的許多態樣。在此已經提供本發明的許多態樣，讓精通此技術的人士可實踐本發明。精通此技術的人士可迅速瞭解對於本發明中所呈現的許多態樣之修改，並且此處揭示的概念可延伸至其他申請案。

第一圖描述包含一邏輯堆疊100的一概念資料結構，其中在記憶體102內建造一自由分頁分配器(FPA)硬體來包含複數個指標器104。在分頁106內，將指標器104推送至邏輯堆疊100，即是寫入至記憶體102的適當部分，並且從邏輯堆疊100彈出，即是從記憶體102的該適當部分讀取；每一分頁都是預定大小的記憶體區塊。在一個具體實施例內，該分頁大小為128位元組。在此可能會有複數個這種邏輯堆疊，以提供精通技術人士所熟知的服務品質、虛擬化或其他功能。該等邏輯堆疊用不重疊方式組織。

如所描述，分頁106內包含受到循環冗餘檢查(CRC，cyclic redundancy check)108保護的複數個指標器104。複數個指標器104的數量取決於分頁106的大小以及該等指標器的大小。在一個態樣中，該等指標器的大小為35位元，如此允許在128位元組分頁內寫入29個指標器，留下9位元供CRC使用。

指標器的第一分頁寫入一堆疊基本位址110，當成邏輯堆疊100的開頭。該堆疊大小由一堆疊結束位址114來分隔。一堆疊位址112識別下一個可寫入指標器的自由分頁之位置。記憶體102的大小，專用於每一邏輯堆疊，由堆疊基本位址110及堆疊結束位址114所界定，且是由內含該FPA的一裝置軟體所指派。

為了達到解決先前技術問題的目標，根據要由該等指標器指向的緩衝區之對齊，由該FPA加諸一特定需求給邏輯堆疊內所有指標器。

第二圖描述自然對齊複數個緩衝區的示範結構200。自然對齊為緩衝區大小為零的該緩衝區模數之開始位址，這種開始位址稱為自然對齊基本位址。如此一緩衝區在記憶體202內包含一空間，由自然對齊基本位址204所界定並且具有一特定大小。

結構200在記憶體202內，由實施該FPA的一裝置軟體所初始化之組態參數來初始化。在此可有複數個這種結構200，每一個這種結構都與該等複數個邏輯區塊之一者相關聯，即是第一圖的邏輯區塊100。換言之，第一圖的邏輯區塊100內含至結構200內該等緩衝區的指標器。該等組態參數維持在一組態參數結構內。在一個態樣中，該組態參數結構可包含至少一個暫存器。

在一個態樣中，一組態參數包含一緩衝區大小(BS，buffer size)，用例如位元組或一常數乘上位元組來表示，指定結構200內所有該等緩衝區的大小。在一個態樣中，位元組的倍數包含128位元組，並且最大緩衝區大小為1MB。另一個組態參數包含一緩衝區偏移(BO，buffer offset)、一個帶符號的偏移，指定至自然對齊基本位址204的該指標器與至一堆疊位址識別緩衝區206起點的該指標器間之位元組或該位元組常數倍數之差異。該偏移的目的為容納追蹤該等緩衝區用途的某些軟體層之需求，該等軟體層需要位於每一該等緩衝區頂端上的一識別碼；因此該偏移在該緩衝區內保留一空間來達到此目的。因此，當一軟體層不需要一偏移時，在一個態樣中，就不需要實施該等相關資源。在另一個態樣中，可利用設定B0=0，將該偏移設定為零。一可選擇的參數自然對齊啟用(NAE，natural alignment enable)指示所揭示的該記憶體對齊是否被執行，或是否使用不同方式來決定要堆送至該邏輯堆疊上的該位址，如此啟用相容性。精通技術人士將了解，當不需要這種相容性時，則不需要實施該NAE指示器以及底下揭示的相關資源。

此時請參閱第三圖，揭露將理論元件描述成方塊的方塊圖300，可用第二圖的結構200來啟用記憶體位址對齊。該等元件包含實施該等區塊及/或該區塊功能的硬體或軟體實體。為了進一步釐清方塊圖300的元件與結構200的元件間之關係，參考結構200的元件時會用括號表示。更進一步，針對已知編號範例的目的，假設以下列值設置該佇池：BS=256位元組，B0=128位元組，NAE=啟用，並且記憶體(202)內結構(200)的開始之位址(204_1)為0。精通技術人士將了解可使用其他值，因此該範例並無限制之意。

已經指派一堆疊位址指標器的一硬體或一軟體實體302，例如複數個結構(200)之一者內一第二緩衝區的位址(206_2)，結束使用該緩衝區，並且回傳該第二緩衝區的該最後位址位元組之一回傳位址指標器 (RAP，return address pointer)304，例如RAP=520。在一個態樣中，實體302另提供一個結構的識別碼306，形成複數個結構(200)，從此指派至該位址(206_2)的該指標器。在此態樣中，需要實體302實施資源來保有或計算結構識別碼306，因此在另一個態樣中，該FPA儲存複數個結構(200)中每一者的開始與結束位址。因此，由實體302將RAP 304提供給該FPA來決定結構識別碼306，然後在方塊308內將RAP 304與複數個結構(200)中每一者的開始與結束位址做比較，其中因為一緩衝區並不屬於複數個結構(200)，導致獲得結構指示器306。這樣讓實體302節省用來保有或計算結構識別碼306的資源。精通技術人士將了解，當考慮到單一結構200時，都不需要實施該結構的識別碼306以及相關資源。

結構識別碼306提供至方塊310，其儲存複數個結構(200)中每一者的組態，即是BS、BO以及可選擇的NAE，並且取得由佇池識別碼306所識別的該結構之組態。

若該NEA設定為第一值，則方塊310導致方塊312提供RAP 304當成一輸出312_1，然後用先前技術內揭示的原理進一步處理。

否則若該NEA設定為第二值，則該處理繼續並且BS 314與由方塊312的第二輸出312_2所提供之RAP 304一起提供給方塊316，用於計算出RAP 304當成被除數並且BS 314當成除數的模數運算之餘數318；數學表示式：餘數=RAP mod BS 等式(1)

在一個態樣中，該模數運算以管線方式執行，藉此該FPA硬體時脈的每一循環都使用一個RAP 304位元，以計算餘數318的每一位元。在該管線的末端上，該餘數可用，如此繼續數值範例，並且用RAP=520和BS=384替換至等式(1)得出：餘數=520 mod 384=136 等式(2)

在方塊320內，RAP 304減去餘數318，得出一指標器至一自然對齊的基本位址322，供該緩衝區使用，即是該第二緩衝區的位址(204_2)。如此在該數值範例中，該自然對齊的基本位址(204_2)=520-136=384。

在方塊324內，BO 326加至自然對齊的基本位址322，得出一堆疊位址指標器(SAP)328，即是位址(206_2)。如此在該數值範例中，SAP 328=348+128=512。然後將SAP 328推送至第一圖的邏輯堆疊100上，與由結構指示器306所識別的結構(200)相關聯。

如此上面揭示的結構可使該實體回傳指向該緩衝區內任何地方的一位址(RA)，而該實體不需要知道該緩衝區大小，同時也允許任何任意緩衝區大小，並不限制緩衝區大小要為二的次方。

在此已經提供本發明的許多態樣，讓精通此技術的人士可實踐本發明。熟悉技術人士應明白這些態樣可進行許多修改，而且在不背離本發明之精神或範疇之下，本說明書所揭示的概念可應用於其他態樣。因此，本發明並非欲受限於此處所示的態樣，而係符合與此處所揭示之原理及新穎特徵相一致之最廣範疇。如此精通技術人士將了解，其他自然對齊的複數個緩衝區結構都在本發明範疇內，即是該等緩衝區不串聯的結構、緩衝區大小在該結構內變化的結構，以及滿足如上述該自然對齊的其他結構，並且將可適當改變該組態參數。更進一步，這種人士將了解，得出與所揭示模數算數運算，即是相乘之後四捨五入，相同結果的任何其他數學方法都可考慮。

與本發明所描述並且精通技術人士已知或稍後知道的許多例示邏輯區塊、模組、電路以及演算法步驟相同之所有結構與功能都在此併入當成參考，並且涵蓋在申請專利範圍之內。這種例示的邏輯區塊、模組、電路以及演算法步驟都可實施為電子硬體、電腦軟體或這兩者的組合。

精通技術人士應了解，可使用任何不同科技及技術代表資訊及信號。例如，以上說明中可能提及的資料、指令、命令、資訊、信號、位元、符號及晶片可由電壓、電流、電磁波、磁場或磁粒子、光場或磁粒子或任何其組合表示。再者，不管申請專利範圍內是否明確引述本發明，此處所揭示內容都不專屬於公眾。

Claims

一種用於一記憶體位址對齊之方法，包含：設置一或多個自然對齊的緩衝區結構；在該等一或多個自然對齊緩衝區結構之一者的一緩衝區內提供一回傳位址指標器；決定該等一或多個自然對齊緩衝區結構之一者的一組態；將一模數算數供應給該回傳位址指標器以及該已決定組態的至少一個參數；計算該回傳位址指標器模數的一餘數，該參數指定一緩衝區大小；從該回傳位址指標器中減去該計算的餘數，得出一自然對齊基本位址；及提供根據該供應的模數算數決定的一堆疊位址指標器。
如申請專利範圍第1項之方法，其中該設置該等一或多個自然對齊緩衝區結構包含：針對該等一或多個自然對齊緩衝區結構將一或多個組態暫存器初始化，其中該等一或多個組態暫存器之一者指定一緩衝區的大小；以及根據該指定的大小，設置一或多個自然對齊的緩衝區結構。
如申請專利範圍第2項之方法，其中該初始化另包含：初始化該等一或多個組態暫存器之一額外一者指定一偏移；以及該設置包含根據該指定的大小以及該指定的偏移，設置一或多個自然對齊緩衝區結構。
如申請專利範圍第1項之方法，其中該決定該等一或多個自然對齊緩衝區結構之該一者的一組態包含：根據該提供的回傳位址指標器，決定該等一或多個自然對齊緩衝區結構之一者的一組態。
如申請專利範圍第1項之方法，其中該決定該等一或多個自然對齊緩衝區結構之該一者的一組態包含：利用提供該等一或多個自然對齊緩衝區結構的該一者之一識別碼，決定該等一或多個自然對齊緩衝區結構的該一者之一組態。
如申請專利範圍第1項之方法，其中該提供根據該供應的模數算數來決定的一堆疊位址指標器包含：當在該已決定的組態內並未指定緩衝區偏移時，提供一回傳位址指標器給該自然對齊基本位址。
如申請專利範圍第1項之方法，其中該提供根據該供應的模數算數來決定的一堆疊位址指標器包含：提供該自然對齊基本位址與該已決定的組態內所指定一緩衝區偏移之總和。
一種用於一記憶體位址對齊之裝置，包含：一或多個自然對齊的緩衝區結構；一回傳實體，設置成在該等一或多個自然對齊緩衝區結構之一者的一緩衝區內提供一回傳位址指標器；以及一硬體或軟體實體，設置成：決定該等一或多個自然對齊緩衝區結構之一者的一組態，將一模數算數供應給該回傳位址指標器以及該已決定組態的至少一個參數；計算該回傳位址指標器模數的一餘數，該參數指定一緩衝區大小；從該回傳位址指標器中減去該計算的餘數，得出一自然對齊基本位址；以及提供根據該供應的模數算數決定的一堆疊位址指標器。
如申請專利範圍第8項之裝置，其中該等一或多個自然對齊緩衝區結構之每一者包含：具有一指定大小的複數個緩衝區。
如申請專利範圍第9項之裝置，其中該等複數個緩衝區內每一緩衝區的指定大小不同。
如申請專利範圍第9項之裝置，其中在該等複數個緩衝區之至少一者內的每一緩衝區都包含一指定的偏移。
如申請專利範圍第8項之裝置，其中該硬體或軟體實體根據該提供的回傳位址指標器，決定該等一或多個自然對齊緩衝區結構之一者的組態。
如申請專利範圍第8項之裝置，其中該硬體或軟體實體利用設置成以下狀況，決定該等一或多個自然對齊緩衝區結構之一者的組態：從該回傳實體接收該等一或多個自然對齊緩衝區結構之一者的一識別碼；以及根據該已接收的識別碼，決定該等一或多個自然對齊緩衝區結構之一者的組態。
如申請專利範圍第8項之裝置，其中該硬體或軟體實體利用設置成以下狀況，而提供根據該供應的模數算數來決定的一堆疊位址指標器：當在該已決定的組態內並未指定緩衝區偏移時，提供一回傳位址指標器給該自然對齊基本位址。
如申請專利範圍第8項之裝置，其中該硬體或軟體實體利用設置成以下狀況，而提供根據該供應的模數算數來決定的一堆疊位址指標器：提供該自然對齊基本位址與已決定的組態內所指定之一緩衝區偏移之總和。