TWI621015B

TWI621015B - 讀取及寫入命令排程方法以及使用該方法的裝置

Info

Publication number: TWI621015B
Application number: TW106105026A
Authority: TW
Inventors: 沈揚智
Original assignee: 慧榮科技股份有限公司
Priority date: 2015-09-01
Filing date: 2015-09-01
Publication date: 2018-04-11
Also published as: TW201721439A

Abstract

本發明的實施例提出一種讀取及寫入命令排程方法，由處理單元執行，至少包含下列步驟。從讀取佇列連續取得超過一個讀取命令並執行，直到第一條件滿足為止。當第一條件滿足後，從寫入佇列連續取得超過一個寫入命令並執行，直到第二條件滿足為止。

Description

讀取及寫入命令排程方法以及使用該方法的裝置

本發明關連於一種快閃記憶體裝置，特別是一種讀取及寫入命令排程方法以及使用該方法的裝置。

快閃記憶體裝置通常分為NOR快閃裝置與NAND快閃裝置。NOR快閃裝置為隨機存取裝置，而可於位址腳位上提供任何的位址，用以存取NOR快閃裝置的主裝置(host)，並及時地由NOR快閃裝置的資料腳位上獲得儲存於該位址上的資料。相反地，NAND快閃裝置並非隨機存取，而是序列存取。NAND快閃裝置無法像NOR快閃裝置一樣，可以存取任何隨機位址，主裝置反而需要寫入序列的位元組(bytes)的值到NAND快閃裝置中，用以定義請求命令(command)的類型(如，讀取、寫入、抹除等)，以及用在此命令上的位址。位址可指向一個頁面(在快閃記憶體中的一個寫入作業的最小資料塊)或一個區塊(在快閃記憶體中的一個抹除作業的最小資料塊)。實際上，NAND快閃裝置通常從記憶體單元(memory cells)上讀取或寫入完整的數頁資料。當一整頁的資料從陣列讀取到裝置中的緩存器(buffer)後，藉由使用提取訊號(strobe signal)順序地敲出(clock out)內容，讓主單元可逐位元組或字元組(words)存取資料。本發明提出一種讀取及寫入命令排程方法以及使用該方法的裝置，用以提升資料讀取及寫入的效率。

本發明的實施例提出一種讀取及寫入命令排程裝置，至少包含讀取佇列、寫入佇列及處理單元。處理單元耦接於讀取佇列及寫入佇列，從讀取佇列連續取得超過一個讀取命令並執行，直到第一條件滿足為止；以及當第一條件滿足後，從寫入佇列連續取得超過一個寫入命令並執行，直到第二條件滿足為止。

10‧‧‧系統

110‧‧‧處理單元

120‧‧‧資料緩存器

130‧‧‧對照表緩存器

140‧‧‧先進先出佇列

150‧‧‧存取介面

160‧‧‧主裝置

170‧‧‧存取介面

170_0~170_j‧‧‧存取子介面

180‧‧‧儲存單元

180_0_0~180_j_i‧‧‧儲存子單元

210‧‧‧記憶體單元陣列

220‧‧‧行解碼單元

230‧‧‧列編碼單元

240‧‧‧位址單元

250‧‧‧資料緩存器

410_0‧‧‧資料線

420_0_0~420_0_i‧‧‧晶片致能控制訊號

S411~S495‧‧‧方法步驟

t₀‧‧‧設置寫入計時器的時間點

T1‧‧‧寫入計時器的時間區間

第1圖係依據本發明實施例之快閃記憶體的系統架構示意圖。

第2圖係依據本發明實施例之快閃記憶體中的儲存單元示意圖。

第3圖係依據本發明實施例之存取介面與儲存單元的方塊圖。

第4A至4C圖係依據本發明實施例之執行於處理單元中之讀取及寫入排程方法流程圖。

第5圖係依據本發明實施例之連續讀取及寫入命令執行示意圖。

第6圖係依據本發明實施例之連續讀取及寫入命令執行示意圖。

以下說明係為完成發明的較佳實現方式，其目的在於描述本發明的基本精神，但並不用以限定本發明。實際的發明內容必須參考之後的權利要求範圍。

必須了解的是，使用於本說明書中的”包含”、”包括”等詞，係用以表示存在特定的技術特徵、數值、方法步驟、作業處理、元件以及/或組件，但並不排除可加上更多的技術特徵、數值、方法步驟、作業處理、元件、組件，或以上的任意組合。

於權利要求中使用如”第一”、"第二"、"第三"等詞係用來修飾權利要求中的元件，並非用來表示之間具有優先權順序，先行關係，或者是一個元件先於另一個元件，或者是執行方法步驟時的時間先後順序，僅用來區別具有相同名字的元件。

第1圖係依據本發明實施例之快閃記憶體的系統架構示意圖。快閃記憶體的系統架構10中包含處理單元110，用以寫入資料到儲存單元180中的指定位址，以及從儲存單元180中的指定位址讀取資料。詳細來說，處理單元110透過存取介面170寫入資料到儲存單元180中的指定位址，以及從儲存單元180中的指定位址讀取資料。系統架構10使用數個電子訊號來協調處理單元110與儲存單元180間的資料與命令傳遞，包含資料線(data line)、時脈訊號(clock signal)與控制訊號(control signal)。資料線可用以傳遞命令、位址、讀出及寫入的資料；控制訊號線可用以傳遞晶片致能(chip enable,CE)、位址提取致能(address latch enable,ALE)、命令提取致能(command latch enable,CLE)、寫入致能(write enable,WE)等控制訊號。存取介面170可採用雙倍資料率(double data rate,DDR)通訊協定與儲存單元180溝通，例如，開放NAND快閃(open NAND flash interface,ONFI)、雙倍資料率開關(DDR toggle)或其他介面。處理單元110另可使用存取介面150透過指定通訊協定與主裝置160進行溝通，例如，通用序列匯流排(universal serial bus,USB)、先進技術附著(advanced technology attachment,ATA)、序列先進技術附著(serial advanced technology attachment,SATA)、快速周邊元件互聯(peripheral component interconnect expreSs,PCI-E)或其他介面。

第2圖係依據本發明實施例之快閃記憶體中的儲存單元示意圖。儲存單元180可包含由MxN個記憶體單元(memory cells)組成的陣列(array)210，而每一個記憶體單元儲存至少一個位元(bit)的資訊。快閃記憶體可以是NAND型快閃記憶體，或其他種類的快閃記憶體。為了正確存取資訊，行解碼單元220用以選擇記憶體單元陣列210中指定的行，而列編碼單元230用以選擇指定行中一定數量的位元組的資料作為輸出。位址單元240提供行資訊給行解碼器220，其中定義了選擇記憶體單元陣列210中的那些行。相似地，列解碼器230則根據位址單元240提供的列資訊，選擇記憶體單元陣列210的指定行中一定數量的列進行讀取或寫入操作。行可稱為為字元線(wordline)，列可稱為位元線(bitline)。資料緩存器(data buffer)250可儲存從記憶體單元陣列210讀取出的資料，或欲寫入記憶體單元陣列210中的資料。記憶體單元可為單層式單元(single-level cells,SLCs)、多層式單元(multi-level cells,MLCs)或三層式單元(triple-level cells,TLCs)。

儲存單元180可包含多個儲存子單元，每一個儲存子單元實施於一個晶粒(die)上，各自使用關聯的存取子介面與處理單元110進行溝通。第3圖係依據本發明實施例之存取介面與儲存單元的方塊圖。快閃記憶體10可包含j+1個存取子介面170_0至170_j，存取子介面又可稱為通道(channel)，每一個存取子介面連接i+1個儲存子單元。換句話說，i+1個儲存子單元共享一個存取子介面。例如，當快閃記憶體10包含4個通道(j=3)且每一個通道連接4個儲存單元(i=3)時，快閃記憶體10一共擁有16個儲存單元180_0_0至180_j_i。處理單元110可驅動存取子介面170_0至170_j中之一者，從指定的儲存子單元讀取資料。每個儲存子單元擁有獨立的晶片致能(CE)控制訊號。換句話說，當欲對指定的儲存子單元進行資料讀取時，需要驅動關聯的存取子介面致能此儲存子單元的晶片致能控制訊號。

主裝置160可透過存取介面150提供帶有邏輯區塊位址(LBA,Logical Block Address)的讀取命令或寫入命令給處理單元110，用以指示寫入或讀取特定區域的資料。這些讀取命令以及寫入命令會依到達時間的先後順序被分別儲存於讀取佇列130以及寫入佇列140。處理單元110為最佳化資料讀取及寫入的效率，可排程這些命令，形成連續性的讀取或寫入，而非按照接收到命令的先後時間順序。第4A至4C圖係依據本發明實施例之執行於處理單元中之讀取及寫入排程方法流程圖。在經過一段閒置時間後接收到至少一個讀取或寫入命令開始整個方法流程。於此流程執行的期間，所有經由存取介面150從主裝置160接收到的讀取命令及寫入命令會依時間先後順序被分別儲存於讀取佇列130以及寫入佇列140。首先，處理單元選擇第一個進入佇列的命令(步驟S411)。接著，判斷第一個命令是否為讀取命令(步驟S413)。當第一個命令為讀取命令時(步驟S413中”是”的路徑)，此流程反覆執行一個迴圈，嘗試連續執行數個讀取佇列130中的讀取命令，直到特定條件發生為止(步驟S431至S455)。於此須注意的是，在尚未發生特定條件前，被執行的讀取命令的到達時間是允許晚於寫入佇列中之若干寫入命令的到達時間。另一方面，當第一個命令為寫入命令時(步驟S413中”否”的路徑)，此流程反覆執行一個迴圈，嘗試連續執行數個寫入佇列140中的命令，直到特定條件發生為止(步驟S471至S495)。於此須注意的是，在尚未發生特定條件前，被執行的寫入命令的到達時間是允許晚於讀取佇列中之若干讀取命令的到達時間。

於執行讀取命令的迴圈中，可至少包含了三個是否結束執行讀取命令並開始執行寫入命令的條件判斷。第一個判斷用以將連續的讀取命令執行限制於一段時間區間內，此時間區間關聯於寫入命令允許的等待時間。當一個寫入命令到達後，並且在超過允許的等待時間後還沒被執行，主裝置160會認為發生了寫入錯誤，並重新傳送寫入命令。於進入迴圈的一開始，處理單元110會設置一個寫入計時器，並設定一段關聯於寫入命令的允許等待時間的時間區間(步驟S431)。於此須注意的是，當寫入計時器已經到達設定的時間區間後，會通知處理單元110關於寫入計時器已經逾時的資訊。此通知可以直接發送信號給處理單元110，或設定可被處理單元110讀取的暫存器。於每次執行完讀取佇列130中的讀取命令後(步驟S437)，判斷寫入計時器是否逾時(步驟S451)。若是，則跳出讀取命令的迴圈並嘗試開始取得並執行寫入佇列140中的寫入命令(步驟S493、S473及S477)。第5圖係依據本發明實施例之連續讀取及寫入命令執行示意圖。假設讀取佇列130儲存五筆讀取命令，而寫入佇列140中儲存四筆讀取命令，括弧中的數字代表邏輯區塊位址。處理單元110於時間點t₀設置一個寫入計時器，並設定時間區間T1。處理單元110在連續執行讀取邏輯區塊位址100、200及300的命令後(步驟S437)，發現寫入計時器逾時(步驟S451中”是”的路徑)。接著，開始執行寫入邏輯區塊位址1000及以後的命令(步驟S473)。

第二個判斷用以避免發生髒讀取(dirty read)的情形。髒讀取係指當主裝置160欲先寫入資料至一個邏輯區塊位址再從相同的邏輯區塊位址讀出，但卻因為執行順序顛倒而造成處理單元110先讀出尚未寫入的錯誤資料。或者是，當主裝置160欲先從一個邏輯區塊位址讀取資料再寫入資料到相同的邏輯區塊位址，但卻因為執行順序顛倒而讀取到已經覆寫過的錯誤資料。為避免髒讀取，處理單元110於每次取得讀取命令後(步驟S433)，先判斷於寫入佇列140中是否存在一筆相同於此讀取命令的邏輯區塊位址的寫入命令，且此寫入命令的到達時間早於讀取命令的到達時間(步驟S435)。若是，則跳出讀取命令的迴圈並嘗試開始取得並執行寫入佇列140中的寫入命令(步驟S493、S473及S477)。第6圖係依據本發明實施例之連續讀取及寫入命令執行示意圖。假設讀取佇列130儲存五筆讀取命令，而寫入佇列140中儲存四筆讀取命令，第一個括弧中的數字代表邏輯區塊位址，第二個括弧中的數字代表命令到達的時間先後順序(數字越小代表到達的時間越早)。處理單元110在連續執行讀取邏輯區塊位址100及200的命令後(步驟S437)，發現寫入佇列140中存在一筆相同於即將執行讀取命令的邏輯區塊位址300的寫入命令，且此寫入命令的到達時間早於讀取命令的到達時間(步驟S435中”是”的路徑)。接著，開始執行寫入邏輯區塊位址1000及以後的命令(步驟S473)。

此外，當判斷讀取佇列130沒有任何讀取命令待執行且寫入佇列140中有至少一個寫入命令待執行時(步驟S453中”是”的路徑並接著步驟S455中”是”的路徑)，則跳出讀取命令的迴圈並嘗試開始取得並執行寫入佇列140中的寫入命令(步驟S493、S473及S477)。於步驟S437中，處理單元110驅動存取介面170用以從儲存單元180中讀出特定邏輯區塊位址的資料並儲存於資料緩存器120，接著驅動存取介面150讀取資料緩存器120中的資料並回覆給主裝置160。於此須注意的是，每次成功執行讀取命令後(步驟S437)，從讀取佇列130移除此讀取命令。

類似地，於執行寫入命令的迴圈中，可至少包含了三個是否結束執行寫入命令並開始執行讀取命令的條件判斷。於進入迴圈的一開始，處理單元110會設置一個讀取計時器，並設定一段關聯於讀取命令的允許等待時間的時間區間(步驟S471)。讀取計時器的設計類似於寫入計時器，技術細節可參考關於寫入計時器的內容，不再贅述以求精簡。讀取計時器的時間區間可相同於或不同於寫入計時器的時間區間。於每次執行完寫入佇列140中的寫入命令後(步驟S477)，判斷讀取計時器是否逾時(步驟S491)。若是，則跳出寫入命令的迴圈並嘗試開始取得並執行讀取佇列130中的讀取命令(步驟S453、S433及S437)。為避免髒讀取，處理單元110於每次取得寫入命令後(步驟S473)，先判斷於讀取佇列130中是否存在一筆相同於此寫入命令的邏輯區塊位址的讀取命令，且此讀取命令的到達時間早於寫入命令的到達時間(步驟S475)。若是，則跳出寫入命令的迴圈並嘗試開始取得並執行讀取佇列130中的讀取命令(步驟S453、S433及S437)。此外，當判斷寫入佇列140沒有任何寫入命令待執行且讀取佇列130中有至少一個讀取命令待執行時(步驟S493中”是”的路徑並接著步驟S495中”是”的路徑)，則跳出寫入命令的迴圈並嘗試開始取得並執行讀取佇列130中的讀取命令(步驟S453、S433及S437)。於步驟S477中，處理單元110驅動存取介面170，用以寫入特定邏輯區塊位址的資料至儲存單元180。於此須注意的是，每次成功執行寫入命令後(步驟S477)，從寫入佇列140移除此寫入命令。

雖然第1至3圖中包含了以上描述的元件，但不排除在不違反發明的精神下，使用更多其他的附加元件，已達成更佳的技術效果。此外，雖然第4圖的流程圖採用指定的順序來執行，但是在不違法發明精神的情況下，熟習此技藝人士可以在達到相同效果的前提下，修改這些步驟間的順序，所以，本發明並不侷限於僅使用如上所述的順序。此外，熟習此技藝人士亦可以將若干步驟整合為一個步驟，或者是除了這些步驟外，循序或平行地執行更多步驟，本發明亦不因此而侷限。

雖然本發明使用以上實施例進行說明，但需要注意的是，這些描述並非用以限縮本發明。相反地，此發明涵蓋了熟習此技藝人士顯而易見的修改與相似設置。所以，申請權利要求範圍須以最寬廣的方式解釋來包含所有顯而易見的修改與相似設置。

Claims

一種讀取及寫入命令排程方法，由一處理單元執行，包含：從一讀取佇列連續取得超過一個讀取命令並執行，直到一第一條件滿足為止；以及當上述第一條件滿足後，從一寫入佇列連續取得超過一個寫入命令並執行，直到一第二條件滿足為止。
如申請專利範圍第1項所述的讀取及寫入命令排程方法，更包含：透過一存取介面從一主裝置取得上述讀取命令以及上述寫入命令；將上述讀取命令依到達時間的先後順序儲存於上述讀取佇列；以及將上述寫入命令依到達時間的先後順序儲存於上述寫入佇列。
如申請專利範圍第1項所述的讀取及寫入命令排程方法，更包含：設置一寫入計時器及設定關聯於寫入命令的允許等待時間的一時間區間；於每一上述讀取命令執行完後，判斷上述寫入計時器是否已經到達上述時間區間；以及當判定上述寫入計時器已經到達上述時間區間時，上述第一條件滿足。
如申請專利範圍第3項所述的讀取及寫入命令排程方法，其中當到達上述時間區間時，上述寫入計時器通知上述處理單元有關上述寫入計時器已經逾時的資訊。
如申請專利範圍第1項所述的讀取及寫入命令排程方法，更包含：於每一上述讀取命令執行前，判斷上述讀取命令的一第一邏輯區塊位址是否相同於上述寫入佇列中之一寫入命令的一第二邏輯區塊位址且上述寫入命令的一到達時間早於上述讀取命令的一到達時間；以及若是，則判定上述第一條件滿足。
如申請專利範圍第1項所述的讀取及寫入命令排程方法，更包含：當偵測到上述讀取佇列中沒有任何待處理的讀取命令且上述寫入佇列存在至少一待處理的寫入命令時，判定上述第一條件滿足。
如申請專利範圍第1項所述的讀取及寫入命令排程方法，更包含：設置一讀取計時器及設定關聯於讀取命令的允許等待時間的一時間區間；於每一上述寫入命令執行完後，判斷上述讀取計時器是否已經到達上述時間區間；以及當判定上述讀取計時器已經到達上述時間區間時，上述第二條件滿足。
如申請專利範圍第7項所述的讀取及寫入命令排程方法，其中，當到達上述時間區間時，上述讀取計時器通知上述處理單元有關上述讀取計時器已經逾時的資訊。
如申請專利範圍第1項所述的讀取及寫入命令排程方法，更包含：於每一上述寫入命令執行前，判斷上述寫入命令的一第一邏輯區塊位址是否相同於上述讀取佇列中之一讀取命令的一第二邏輯區塊位址且上述讀取命令的一到達時間早於上述寫入命令的一到達時間；以及若是，則判定上述第二條件滿足。
如申請專利範圍第1項所述的讀取及寫入命令排程方法，更包含：當偵測到上述寫入佇列中沒有任何待處理的寫入命令且上述讀取佇列存在至少一待處理的讀取命令時，判定上述第二條件滿足。
一種讀取及寫入命令排程裝置，包含：一讀取佇列；一寫入佇列；以及一處理單元，耦接於上述讀取佇列及上述寫入佇列，從上述讀取佇列連續取得超過一個讀取命令並執行，直到一第一條件滿足為止；以及當上述第一條件滿足後，從上述寫入佇列連續取得超過一個寫入命令並執行，直到一第二條件滿足為止。
如申請專利範圍第11項所述的讀取及寫入命令排程裝置，更包含：一存取介面；其中，上述處理單元透過上述存取介面從一主裝置取得上述讀取命令以及上述寫入命令；將上述讀取命令依到達時間的先後順序儲存於上述讀取佇列；以及將上述寫入命令依到達時間的先後順序儲存於上述寫入佇列。
如申請專利範圍第11項所述的讀取及寫入命令排程裝置，其中上述處理單元設置一寫入計時器及設定關聯於寫入命令的允許等待時間的一時間區間；於每一上述讀取命令執行完後，判斷上述寫入計時器是否已經到達上述時間區間；以及當判定上述寫入計時器已經到達上述時間區間時，判定上述第一條件滿足。
如申請專利範圍第13項所述的讀取及寫入命令排程裝置，其中當到達上述時間區間時，上述寫入計時器通知上述處理單元有關上述寫入計時器已經逾時的資訊。
如申請專利範圍第11項所述的讀取及寫入命令排程裝置，其中，上述處理單元於每一上述讀取命令執行前，判斷上述讀取命令的一第一邏輯區塊位址是否相同於上述寫入佇列中之一寫入命令的一第二邏輯區塊位址且上述寫入命令的一到達時間早於上述讀取命令的一到達時間；以及若是，則判定上述第一條件滿足。
如申請專利範圍第11項所述的讀取及寫入命令排程裝置，其中，上述處理單元當偵測到上述讀取佇列中沒有任何待處理的讀取命令且上述寫入佇列存在至少一待處理的寫入命令時，判定上述第一條件滿足。
如申請專利範圍第11項所述的讀取及寫入命令排程裝置，其中，上述處理單元設置一讀取計時器及設定關聯於讀取命令的允許等待時間的一時間區間；於每一上述寫入命令執行完後，判斷上述讀取計時器是否已經到達上述時間區間；以及當判定上述讀取計時器已經到達上述時間區間時，判定上述第二條件滿足。
如申請專利範圍第11項所述的讀取及寫入命令排程裝置，其中，當到達上述時間區間時，上述讀取計時器通知上述處理單元有關上述讀取計時器已經逾時的資訊。
如申請專利範圍第11項所述的讀取及寫入命令排程裝置，其中，上述處理單元於每一上述寫入命令執行前，判斷上述寫入命令的一第一邏輯區塊位址是否相同於上述讀取佇列中之一讀取命令的一第二邏輯區塊位址且上述讀取命令的一到達時間早於上述寫入命令的一到達時間；以及若是，則判定上述第二條件滿足。
如申請專利範圍第11項所述的讀取及寫入命令排程裝置，其中，上述處理單元當偵測到上述寫入佇列中沒有任何待處理的寫入命令且上述讀取佇列存在至少一待處理的讀取命令時，判定上述第二條件滿足。
如申請專利範圍第11項所述的讀取及寫入命令排程裝置，其中，在上述第一條件滿足前，被執行的上述讀取命令中之一者的到達時間允許晚於上述寫入佇列中之至少一寫入命令的到達時間；以及在上述第二條件滿足前，被執行的上述寫入命令中之一者的到達時間允許晚於上述讀取佇列中之至少一讀取命令的到達時間。