TWI620415B - 失鎖偵測裝置、失鎖偵測方法及時脈資料回復電路 - Google Patents

Abstract

本發明揭示一種失鎖偵測裝置，此失鎖偵測裝置包 含校驗器、累加器以及比較器。校驗器電性連接至累加器，且累加器電性連接至比較器。校驗器包含多個校驗單元，且此校驗器用以接收資料取樣訊號與邊緣取樣訊號，並透過校驗單元分別對資料取樣訊號與邊緣取樣訊號進行校驗而產生多個校驗結果。累加器用以依據校驗結果而進行計數，據以產生計數值。比較器用以比較計數值與門檻值而產生失鎖偵測結果。

Description

失鎖偵測裝置、失鎖偵測方法及時脈資料回復電路

本發明係關於一種偵測裝置、偵測方法及資料處理電路，特別係關於一種失鎖偵測裝置、失鎖偵測方法及時脈資料回復電路。

隨著訊號傳輸技術的快速發展，對於接收訊號的還原精準度的重視日漸增加。為了精準地還原接收訊號，目前多數的做法會於接收端中設置時脈資料回復(Clock and Data Recovery，CDR)電路以提升接收訊號的還原效果。

然而，當時脈資料回復電路運作於錯誤的取樣頻率時，接收訊號的還原效果將會大幅地降低。為了避免上述情形，通常會於時脈資料回復電路中設置失鎖偵測裝置以依據參考時脈訊號進行取樣頻率的失鎖偵測。儘管失鎖偵測裝置可以有效地避免時脈資料回復電路運作於錯誤的取樣頻率，但為了產生參考時脈訊號而對應地設置的電路卻可能導致時脈資料回復電路的面積的增加，如此，明顯地與目前縮小電路面積的趨勢背道而馳。

因此，如何在兼顧維持失鎖偵測功能與縮小時脈資料回復電路面積的前提下而進行失鎖偵測裝置的設計，可是一大挑戰。

本發明揭示的一態樣係關於一種失鎖偵測裝置，此失鎖偵測裝置包含校驗器、累加器以及比較器。校驗器電性連接至累加器，且累加器電性連接至比較器。校驗器包含多個校驗單元，且此校驗器用以接收資料取樣訊號與邊緣取樣訊號，並透過校驗單元分別對資料取樣訊號與邊緣取樣訊號進行校驗而產生多個校驗結果。累加器用以依據校驗結果而進行計數，據以產生計數值。比較器用以比較計數值與門檻值而產生失鎖偵測結果。

本發明揭示的另一態樣係關於一種失鎖偵測方法，此失鎖偵測方法包含以下步驟：接收資料取樣訊號與邊緣取樣訊號；依據資料取樣訊號與邊緣取樣訊號而進行校驗，據以產生多個校驗結果；依據校驗結果而進行計數，據以產生計數值；以及將計數值與門檻值進行比較而產生失鎖偵測結果。

本發明揭示的又一態樣係關於一種時脈資料回復電路，此時脈資料回復電路包含訊號取樣器、相位偵測器、迴路濾波器、相位調整器、時脈訊號產生器以及失鎖偵測裝置。訊號取樣器用以依據資料訊號與時脈訊號而產生資料取樣訊號與邊緣取樣訊號。相位偵測器用以依據資料取樣訊號與邊緣取樣訊號而產生誤差訊號。迴路濾波器用以依據誤差訊號而產 生調整訊號。相位調整器用以依據調整訊號而產生更新訊號。時脈訊號產生器用以產生時脈資料，並依據更新訊號而調整時脈訊號。失鎖偵測裝置包含校驗器、累加器以及比較器。校驗器電性連接至累加器，且累加器電性連接至比較器。校驗器包含多個校驗單元，且此校驗器用以接收資料取樣訊號與邊緣取樣訊號，並透過校驗單元分別對資料取樣訊號與邊緣取樣訊號進行校驗而產生多個校驗結果。累加器用以依據校驗結果而進行計數，據以產生計數值。比較器用以比較計數值與門檻值而產生失鎖偵測結果。

綜上所述，本發明之技術方案與現有技術相比具有明顯的優點和有益效果。藉由上述技術方案，可達到相當的技術進步，並具有產業上的廣泛利用價值。本發明所揭示之失鎖偵測裝置係依據資料取樣訊號與邊緣取樣訊號而為時脈資料回復電路進行失鎖偵測，且資料取樣訊號與邊緣取樣訊號均由時脈資料回復電路自身所產生。因此，本發明所揭示之失鎖偵測裝置及失鎖偵測方法不僅可以有效地避免時脈資料回復電路鎖定於錯誤的取樣頻率，另一方面，相較於依據參考時脈訊號運作的傳統失鎖偵測裝置，本發明所揭示之失鎖偵測裝置可以直接地設置於時脈資料回復電路中，不須額外設置用以產生參考時脈訊號的產生電路，從而大幅地縮小時脈資料回復電路的面積。

100A‧‧‧失鎖偵測裝置

100B‧‧‧時脈資料回復電路

102‧‧‧校驗器

104‧‧‧累加器

106‧‧‧比較器

108‧‧‧抹除器

112‧‧‧訊號取樣器

114‧‧‧相位偵測器

116‧‧‧迴路濾波器

118‧‧‧相位調整器

120‧‧‧時脈訊號產生器

202、204‧‧‧校驗單元

300‧‧‧失鎖偵測方法

AND‧‧‧及閘

Clk‧‧‧時脈訊號

NXOR‧‧‧反互斥或閘

S1‧‧‧第一輸出

S2‧‧‧第二輸出

S301、S302、S303、S304‧‧‧步驟

Sdata、Sdata[1]、Sdata[2]、Sdata[3]‧‧‧資料取樣訊號

Sedge、Sedge[1]、Sedge[2]‧‧‧邊緣取樣訊號

Serase‧‧‧抹除訊號

Sout‧‧‧失鎖偵測結果

Vdata‧‧‧資料訊號

XOR‧‧‧互斥或閘

第1A圖為依據本發明揭示的實施例所繪製的失鎖偵測裝置的方塊圖；第1B圖為依據本發明揭示的實施例所繪製的時脈資料回復電路的方塊圖；第1C圖為依據本發明揭示的實施例所繪製的時脈資料回復電路於正確取樣時的波形示意圖；第1D圖為依據本發明揭示的實施例所繪製的時脈資料回復電路於不正確取樣時的波形示意圖；第2A圖為依據本發明揭示的實施例所繪製的失鎖偵測裝置中的校驗器的電路示意圖；第2B圖為依據本發明揭示的實施例所繪製的時脈資料回復電路於正確取樣時的波形示意圖；第2C圖為依據本發明揭示的實施例所繪製的時脈資料回復電路於不正確取樣時的波形示意圖；第2D圖為依據本發明揭示的實施例所繪製的失鎖偵測裝置中的累加器的電路示意圖；以及第3圖為依據本發明揭示的實施例所繪製的失鎖偵測方法的流程圖。

下文是舉實施例配合所附圖式作詳細說明，以更好地理解本發明的態樣，但所提供的實施例並非用以限制本揭 示所涵蓋的範圍，而結構操作的描述非用以限制其執行的順序，任何由元件重新組合的結構，所產生具有均等功效的裝置，皆為本揭示所涵蓋的範圍。此外，根據業界的標準及慣常做法，圖式僅以輔助說明為目的，並未依照原尺寸作圖，實際上各種特徵的尺寸可任意地增加或減少以便於說明。下述說明中相同元件將以相同的符號標示來進行說明以便於理解。

在全篇說明書與申請專利範圍所使用的用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭示的內容中與特殊內容中的平常意義。某些用以描述本發明揭示的用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本發明揭示的描述上額外的引導。

此外，在本發明中所使用的用詞『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指『包含但不限於』。此外，本發明中所使用的『及/或』，包含相關列舉項目中一或多個項目的任意一個以及其所有組合。

於本發明中，當一元件被稱為『連接』或『耦接』時，可指『電性連接』或『電性耦接』。『連接』或『耦接』亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本發明中使用『第一』、『第二』、...等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明，否則該用語並非特別指稱或暗示次序或順位，亦非用以限定本發明。

第1A圖為依據本發明揭示的實施例所繪製的失鎖偵測裝置100A的方塊圖。如第1A圖所示，失鎖偵測裝置 100A包含校驗器102、累加器104以及比較器106。累加器104電性連接至校驗器102，比較器106電性連接至累加器104。

校驗器102包含多個校驗單元(未繪示於第1A圖)，且校驗器102用以接收由時脈資料回復電路(如第1B圖所示，時脈資料回復電路100B)所產生的資料取樣訊號Sdata與邊緣取樣訊號Sedge，並透過此些校驗單元分別對資料取樣訊號Sdata與邊緣取樣訊號Sedge進行校驗而產生多個校驗結果。累加器104用以依據此些校驗結果而進行計數，從而產生計數值，且計數值為非負整數。舉例而言，校驗結果可為二進制數值(即，數值0或1)。當校驗結果表示為二進制數值1時，累加器104依據此校驗結果而增加計數次數；當校驗結果表示為二進制數值0時，累加器104依據此校驗結果而維持計數次數。比較器106依據計數值與預設的門檻值而產生失鎖偵測結果Sout。

於一實施例中，首先，校驗器102中的每一校驗單元對資料取樣訊號Sdata中的第一資料取樣訊號與第二資料取樣訊號進行反互斥或運算而產生第一輸出。隨後，校驗單元對資料取樣訊號Sdata中的第二資料取樣訊號與邊緣取樣訊號Sedge中的第一邊緣取樣訊號進行互斥或運算而產生第二輸出。最後，校驗單元對第一輸出與第二輸出進行及運算，從而產生此些校驗結果。舉例而言，第一資料取樣訊號與第二資料取樣訊號均為擷取自資料取樣訊號Sdata的部分訊號，第一邊緣取樣訊號為擷取自邊緣取樣訊號Sedge的部分訊號，且第一資料取樣訊號與第二資料取樣訊號之間存在時序差異。另外， 不同的校驗單元所接收到的第一資料取樣訊號、第一邊緣取樣訊號以及第二資料取樣訊號之間亦存在時序差異。

於一實施例中，當比較器106產生失鎖偵測結果Sout後，失鎖偵測裝置100A用以判斷失鎖發生與否。當失鎖偵測結果Sout表示為計數值大於預設的門檻值時，失鎖偵測裝置100A判定失鎖發生；當失鎖偵測結果Sout表示為計數值小於或等於預設的門檻值時，失鎖偵測裝置100A判定失鎖未發生。應瞭解到，上述關於失鎖偵測結果Sout的表示僅用以示範，並非用以限制本發明之實施。

於一實施例中，失鎖偵測裝置100A更包含抹除器108，且抹除器108電性連接至比較器106。抹除器108用以抹除比較器106所產生的失鎖偵測結果Sout，從而重置比較器106。舉例而言，當比較器106產生失鎖偵測結果Sout，且失鎖偵測裝置100A判定失鎖未發生後，透過抹除器108抹除失鎖偵測結果Sout而讓失鎖偵測裝置100A重新執行失鎖偵測。另一方面，當比較器106產生失鎖偵測結果Sout，且失鎖偵測裝置100A判定失鎖發生後，時脈資料回復電路即時地停止運作並修正失鎖狀態。

第1B圖為依據本發明揭示的實施例所繪製的時脈資料回復電路100B的方塊圖。於一實施例中，失鎖偵測裝置100A可實施於時脈資料回復電路100B中，但本發明並不以此為限。時脈資料回復電路100B包含訊號取樣器112、相位偵測器114、迴路濾波器116、相位調整器118、時脈訊號產生器120以及失鎖偵測裝置100A。

訊號取樣器112用以接收並依據資料訊號Vdata與時脈訊號Clk而產生資料取樣訊號Sdata與邊緣取樣訊號Sedge，並將資料取樣訊號Sdata與邊緣取樣訊號Sedge傳送至失鎖偵測裝置100A與相位偵測器114。相位偵測器114用以比較資料取樣訊號Sdata與邊緣取樣訊號Sedge之間的相位差而產生誤差訊號，並將誤差訊號傳送至迴路濾波器116。迴路濾波器116用以接收並依據誤差訊號而產生調整訊號，並將調整訊號傳送至相位調整器118。相位調整器118用以接收並依據調整訊號而產生更新訊號，並將更新訊號傳送至時脈訊號產生器120。時脈訊號產生器用以產生上述之時脈訊號Clk，並依據更新訊號而調整時脈訊號Clk之頻率或相位。

於一實施例中，當時脈資料回復電路100B中的失鎖偵測裝置100A接收並依據資料取樣訊號Sdata與邊緣取樣訊號Sedge而產生失鎖偵測結果Sout，且失鎖偵測裝置100A判定失鎖未發生後，則透過設置於失鎖偵測裝置100A中的抹除器108抹除失鎖偵測結果Sout而讓失鎖偵測裝置100A重新執行失鎖偵測。當時脈資料回復電路100B中的失鎖偵測裝置100A接收並依據資料取樣訊號Sdata與邊緣取樣訊號Sedge而產生失鎖偵測結果Sout，且失鎖偵測裝置100A判定失鎖發生後，時脈資料回復電路100B即時地停止運作並修正失鎖狀態。

第1C圖為依據本發明揭示的實施例所繪製的時脈資料回復電路100B於正確取樣時的波形示意圖，第1D圖為依據本發明揭示的實施例所繪製的時脈資料回復電路100B於不正確取樣時的波形示意圖。如第1C、1D圖所示，當時脈訊 號Clk處於上升邊緣(rising edge)時，時脈資料回復電路100B中的訊號取樣器112依據上升邊緣所對應的時序而為資料訊號Vdata進行取樣，從而產生資料取樣訊號Sdata；當時脈訊號Clk處於下降邊緣(falling edge)時，時脈資料回復電路100B中的訊號取樣器112依據下降邊緣所對應的時序而為資料訊號Vdata進行取樣，從而產生邊緣取樣訊號Sedge。

於一實施例中，請先參閱第1C圖，失鎖偵測裝置100A中的校驗器102在校驗點A對資料取樣訊號Sdata與邊緣取樣訊號Sedge進行校驗而判定其均具有低位準電壓(即，邏輯訊號0)，而在校驗點B對資料取樣訊號Sdata與邊緣取樣訊號Sedge進行校驗而判定其均具有高位準電壓(即，邏輯訊號1)。因此，於此實施例中，失鎖偵測裝置100A判定失鎖未發生。換句話說，當失鎖未發生時，資料取樣訊號Sdata與邊緣取樣訊號Sedge之間僅存在時序差異，而資料取樣訊號Sdata所對應的波形係相似於邊緣取樣訊號Sedge。應瞭解到，儘管上述實施例僅以校驗點A、B作為判斷失鎖發生的依據，但實際操作上可藉由多個不同的校驗點而作為判斷失鎖發生的依據。

於另一實施例中，再參閱第1D圖，失鎖偵測裝置100A中的校驗器102在校驗點C對資料取樣訊號Sdata進行校驗而判定其具有高位準電壓(即，邏輯訊號1)，而在校驗點C對邊緣取樣訊號Sedge進行校驗而判定其具有低位準電壓(即，邏輯訊號0)。因此，於此實施例中，失鎖偵測裝置100A判定失鎖發生。換句話說，當失鎖發生時，資料取樣訊號Sdata與邊緣取樣訊號Sedge除存在時序差異外，資料取樣訊號 Sdata所對應的波形亦相異於邊緣取樣訊號Sedge。應瞭解到，儘管上述實施例僅以校驗點C作為判斷失鎖發生的依據，但實際操作上可藉由多個不同的校驗點而作為判斷失鎖發生的依據。

第2A圖為依據本發明揭示的實施例所繪製的失鎖偵測裝置100A中的校驗器102的電路示意圖。如第2A圖所示，校驗器102包含多個校驗單元202與校驗單元204，每一校驗單元202/204均包含及閘AND、互斥或閘XOR以及反互斥或閘NXOR，且不同的校驗單元202之間為並聯配置、不同的校驗單元204之間為並聯配置，且校驗單元202與校驗單元204之間亦為並聯配置。及閘AND電性連接至累加器104，互斥或閘XOR與反互斥或閘NXOR電性連接至及閘AND，且互斥或閘XOR並聯於反互斥或閘NXOR。舉例而言，由於不同的校驗單元202之間為並聯配置、不同的校驗單元204之間為並聯配置，且校驗單元202與校驗單元204之間亦為並聯配置，校驗器102可以依據資料取樣訊號Sdata與邊緣取樣訊號Sedge而同時地進行校驗並產生多個校驗結果，從而大幅減少於校驗上所需花費的時間。

反互斥或閘NXOR用以接收資料取樣訊號Sdata中的第一資料取樣訊號與第二資料取樣訊號，再對第一資料取樣訊號與第二資料取樣訊號進行反互斥或運算而產生第一輸出S1。互斥或閘XOR用以接收資料取樣訊號Sdata中的第二資料取樣訊號與邊緣取樣訊號Sedge中的第一邊緣取樣訊號，再對第二資料取樣訊號與第一邊緣取樣訊號進行互斥或運算而 產生第二輸出S2。及閘AND用以接收第一輸出S1與第二輸出S2，再對第一輸出S1與第二輸出S2進行及運算，從而產生此些校驗結果。於一實施例中，互斥或閘XOR可用以接收資料取樣訊號Sdata中的第一資料取樣訊號與邊緣取樣訊號Sedge中的第一邊緣取樣訊號，再對第一資料取樣訊號與第一邊緣取樣訊號進行互斥或運算而產生第二輸出S2。

舉例而言，第一資料取樣訊號與第二資料取樣訊號均為擷取自資料取樣訊號Sdata的部分訊號，第一邊緣取樣訊號為擷取自邊緣取樣訊號Sedge的部分訊號，且第一資料取樣訊號與第二資料取樣訊號之間存在時序差異。如第2A圖所示，校驗單元202與校驗單元204所接收到的第一資料取樣訊號、第一邊緣取樣訊號以及第二資料取樣訊號之間分別存在時序差異。校驗單元202用以接收第一資料取樣訊號Sdata[1]、第一邊緣取樣訊號Sedge[1]以及第二資料取樣訊號Sdata[2]，校驗單元204用以接收第一資料取樣訊號Sdata[2]、第一邊緣取樣訊號Sedge[2]以及第二資料取樣訊號Sdata[3]。換句話說，校驗單元204所接收到的第一資料取樣訊號Sdata[2]、第一邊緣取樣訊號Sedge[2]以及第二資料取樣訊號Sdata[3]所對應的擷取時序可以早於或晚於校驗單元202所接收到的第一資料取樣訊號Sdata[1]、第一邊緣取樣訊號Sedge[1]以及第二資料取樣訊號Sdata[2]。應瞭解到，上述關於不同的校驗單元202與校驗單元204所接收到的訊號之間的時序關係僅用以示範，並非用以限制本發明之實施。

第2B圖為依據本發明揭示的實施例所繪製的時 脈資料回復電路100B於正確取樣時的波形示意圖。於一實施例中，如第2B圖所示，當第一資料取樣訊號Sdata[1]、第二資料取樣訊號Sdata[2]以及第一邊緣取樣訊號Sedge[1]為低位準訊號時，校驗單元202中的反互斥或閘NXOR對第一資料取樣訊號Sdata[1]與第二資料取樣訊號Sdata[2]進行反互斥或運算而產生具有高位準的第一輸出S1；校驗單元202中的互斥或閘XOR對第二資料取樣訊號Sdata[2]與第一邊緣取樣訊號Sedge[1]進行互斥或運算而產生具有低位準的第二輸出S2。因此，校驗單元202中的及閘AND對具有高位準的第一輸出S1與具有低位準的第二輸出S2進行及運算，從而產生具有低位準的校驗結果。於另一實施例中，校驗單元202中的互斥或閘XOR可以對具有低位準的第一資料取樣訊號Sdata[1]與具有低位準的第一邊緣取樣訊號Sedge[1]進行互斥或運算而產生具有低位準的第二輸出S2。於此實施例中，當校驗結果為低位準訊號時，累加器104並不進行計數。

第2C圖為依據本發明揭示的實施例所繪製的時脈資料回復電路100B於不正確取樣時的波形示意圖。於一實施例中，如第2C圖所示，當第一資料取樣訊號Sdata[1]與第二資料取樣訊號Sdata[2]為高位準訊號，且第一邊緣取樣訊號Sedge[1]為低位準訊號時，校驗單元202中的反互斥或閘NXOR對第一資料取樣訊號Sdata[1]與第二資料取樣訊號Sdata[2]進行反互斥或運算而產生具有高位準的第一輸出S1；校驗單元202中的互斥或閘XOR對第二資料取樣訊號Sdata[2]與第一邊緣取樣訊號Sedge[1]進行互斥或運算而產 生具有高位準的第二輸出S2。因此，校驗單元202中的及閘AND對具有高位準的第一輸出S1與具有高位準的第二輸出S2進行及運算，從而產生具有高位準的校驗結果。於另一實施例中，校驗單元202中的互斥或閘XOR可以對具有高位準的第一資料取樣訊號Sdata[1]與具有低位準的第一邊緣取樣訊號Sedge[1]進行互斥或運算而產生具有高位準的第二輸出S2。於此實施例中，當校驗結果為高位準訊號時，累加器104依據具有高位準的校驗結果而進行計數。

第2D圖為依據本發明揭示的實施例所繪製的失鎖偵測裝置100A中的累加器104的電路示意圖。如第2D圖所示，累加器104係由加法單元、減法單元以及延遲單元所組成，且累加器104用以接收上述之校驗結果而進行計數，從而產生為非負整數的計數值。應瞭解到，上述累加器104之具體設置僅用以示範累加器的可行實作方式，並非用以限制本發明之實施方式。於一實施例中，抹除器108的功能可以由多工器(multiplexer，MUX)所實施，且抹除器108用以接收並依據抹除訊號Serase而將累加器104的計數結果歸零，從而讓失鎖偵測裝置100A重新執行失鎖偵測。

第3圖為依據本發明揭示的實施例所繪製的失鎖偵測方法300的流程圖。於一實施例中，失鎖偵測方法300可由上述失鎖偵測裝置100A執行，但本發明並不以此為限。為了易於理解失鎖偵測方法300，下述將以失鎖偵測裝置100A作為實施失鎖偵測方法300的示範標的。

如第3圖所示，首先，於步驟S301中，透過校驗 器102接收資料取樣訊號Sdata與邊緣取樣訊號Sedge。於步驟S302中，透過校驗器102依據資料取樣訊號Sdata與邊緣取樣訊號Sedge而進行校驗，從而產生多個校驗結果。於步驟S303中，透過累加器104依據此些校驗結果而進行計數，從而產生計數值。舉例而言，校驗結果可為二進制數值(即，數值0或1)。當校驗結果表示為二進制數值1時，累加器104依據此校驗結果而增加計數次數；當校驗結果表示為二進制數值0時，累加器104依據此校驗結果而維持計數次數。最後，於步驟S304中，透過比較器106將計數值與預設的門檻值進行比較而產生失鎖偵測結果Sout。

於一實施例中，請參閱步驟S302，當透過校驗器102依據資料取樣訊號Sdata與邊緣取樣訊號Sedge而進行校驗時，校驗器102擷取資料取樣訊號Sdata中的第一資料取樣訊號與第二資料取樣訊號以及邊緣取樣訊號Sedge中的第一邊緣取樣訊號，再依據第一資料取樣訊號、第一邊緣取樣訊號以及第二資料取樣訊號而產生第一輸出S1與第二輸出S2。隨後，透過校驗器102依據第一輸出S1與第二輸出S2而產生此些校驗結果。舉例而言，第一資料取樣訊號與第二資料取樣訊號均為擷取自資料取樣訊號Sdata的部分訊號，第一邊緣取樣訊號為擷取自邊緣取樣訊號Sedge的部分訊號，且第一資料取樣訊號與第二資料取樣訊號之間存在時序差異。另外，校驗器102包含多個校驗單元，且不同的校驗單元所接收到的第一資料取樣訊號、第一邊緣取樣訊號以及第二資料取樣訊號之間亦存在時序差異。

於另一實施例中，請再參閱步驟S302，首先，透過校驗器102中的校驗單元對第一資料取樣訊號與第二資料取樣訊號進行反互斥或運算，從而產生第一輸出S1。隨後，透過校驗單元對第二資料取樣訊號與第一邊緣取樣訊號進行互斥或運算，從而產生第二輸出S2。最後，透過校驗單元對第一輸出S1與第二輸出S2進行及運算，從而產生此些校驗結果。

於一實施例中，當透過比較器106產生失鎖偵測結果Sout後，透過失鎖偵測裝置100A判斷失鎖發生與否。當失鎖偵測結果Sout表示為計數值大於預設的門檻值時，透過失鎖偵測裝置100A判定失鎖發生；當失鎖偵測結果Sout表示為計數值小於或等於預設的門檻值時，透過失鎖偵測裝置100A判定失鎖未發生。應瞭解到，上述關於失鎖偵測結果Sout的表示僅用以示範，並非用以限制本發明之實施。

於一實施例中，失鎖偵測方法300透過抹除器108抹除比較器106所產生的失鎖偵測結果Sout，從而重置比較器106而重新產生另一失鎖偵測結果Sout。舉例而言，當透過比較器106產生失鎖偵測結果Sout，且透過失鎖偵測裝置100A判定失鎖未發生後，透過抹除器108抹除失鎖偵測結果Sout而讓失鎖偵測裝置100A重新執行失鎖偵測。當透過比較器106產生失鎖偵測結果Sout，且透過失鎖偵測裝置100A判定失鎖發生後，時脈資料回復電路即時地停止運作並修正失鎖狀態。

於上述實施例中，本發明所揭示之失鎖偵測裝置係依據資料取樣訊號與邊緣取樣訊號而為時脈資料回復電路進行失鎖偵測，且資料取樣訊號與邊緣取樣訊號均由時脈資料 回復電路自身所產生。因此，本發明所揭示之失鎖偵測裝置及失鎖偵測方法不僅可以有效地避免時脈資料回復電路鎖定於錯誤的取樣頻率，另一方面，相較於依據參考時脈訊號運作的傳統失鎖偵測裝置，本發明所揭示之失鎖偵測裝置可以直接地設置於時脈資料回復電路中，不須額外設置用以產生參考時脈訊號的產生電路，從而大幅地縮小時脈資料回復電路的面積。

技術領域通常知識者可以容易理解到揭示的實施例實現一或多個前述舉例的優點。閱讀前述說明書之後，技術領域通常知識者將有能力對如同此處揭示內容作多種類的更動、置換、等效物以及多種其他實施例。因此本發明之保護範圍當視申請專利範圍所界定者與其均等範圍為主。

Claims (15)

1. 一種失鎖偵測裝置，包含：一校驗器，包含複數校驗單元，用以接收一資料取樣訊號與一邊緣取樣訊號，並透過該些校驗單元分別對該資料取樣訊號與該邊緣取樣訊號進行校驗而產生複數校驗結果；一累加器，電性連接至該校驗器，用以依據該些校驗結果而進行計數，據以產生一計數值；以及一比較器，電性連接至該累加器，用以比較該計數值與一門檻值而產生一失鎖偵測結果。
2. 如請求項1所述之失鎖偵測裝置，其中每一該些校驗單元對該資料取樣訊號中的一第一資料取樣訊號與一第二資料取樣訊號進行反互斥或運算而產生一第一輸出，每一該些校驗單元對該第二資料取樣訊號與該邊緣取樣訊號中的一第一邊緣取樣訊號進行互斥或運算而產生一第二輸出，每一該些校驗單元對該第一輸出與該第二輸出進行及運算，據此產生該些校驗結果。
3. 如請求項1所述之失鎖偵測裝置，其中每一該些校驗單元包含：一及閘，電性連接至該累加器；一反互斥或閘，電性連接至該及閘，用以接收該資料取樣訊號中的一第一資料取樣訊號與一第二資料取樣訊號；以及一互斥或閘，電性連接至該及閘，用以接收該資料取樣 訊號中的該第二資料取樣訊號與該邊緣取樣訊號中的一第一邊緣取樣訊號，其中該互斥或閘並聯於該反互斥或閘。
4. 如請求項3所述之失鎖偵測裝置，其中該計數值為一非負整數，當該計數值大於該門檻值時，該失鎖偵測裝置判定失鎖發生；當該計數值小於或等於該門檻值時，該失鎖偵測裝置判定失鎖未發生。
5. 如請求項1所述之失鎖偵測裝置，更包含：一抹除器，電性連接至該比較器，用以抹除該比較器所產生的該失鎖偵測結果。
6. 一種失鎖偵測方法，包含：接收一資料取樣訊號與一邊緣取樣訊號；依據該資料取樣訊號與該邊緣取樣訊號而進行校驗，據以產生複數校驗結果；依據該些校驗結果而進行計數，據以產生一計數值；以及將該計數值與一門檻值進行比較而產生一失鎖偵測結果。
7. 如請求項6所述之失鎖偵測方法，其中依據該資料取樣訊號與該邊緣取樣訊號而進行校驗，據以產生該些校驗結果包含：擷取該資料取樣訊號中的一第一資料取樣訊號與一第二 資料取樣訊號以及該邊緣取樣訊號中的一第一邊緣取樣訊號；依據該第一資料取樣訊號、該第一邊緣取樣訊號以及該第二資料取樣訊號而產生一第一輸出與一第二輸出；以及依據該第一輸出與該第二輸出而產生該些校驗結果。
8. 如請求項7所述之失鎖偵測方法，其中依據該資料取樣訊號與該邊緣取樣訊號而進行校驗，據以產生該些校驗結果更包含：對該第一資料取樣訊號與該第二資料取樣訊號進行反互斥或運算，據以產生該第一輸出；對該第二資料取樣訊號與該第一邊緣取樣訊號進行互斥或運算，據以產生該第二輸出；對該第一輸出與該第二輸出進行及運算，據此產生該些校驗結果。
9. 如請求項8所述之失鎖偵測方法，其中將該計數值與該門檻值進行比較而產生該失鎖偵測結果包含：當該計數值大於該門檻值時，判定失鎖發生；當該計數值小於或等於該門檻值時，判定失鎖未發生，其中該計數值為一非負整數。
10. 如請求項6所述之失鎖偵測方法，更包含：於該失鎖偵測結果產生後，若判定失鎖未發生則抹除該失鎖偵測結果。
11. 一種時脈資料回復電路，包含：一訊號取樣器，用以依據一資料訊號與一時脈訊號而產生一資料取樣訊號與一邊緣取樣訊號；一相位偵測器，用以依據該資料取樣訊號與該邊緣取樣訊號而產生一誤差訊號；一迴路濾波器，用以依據該誤差訊號而產生一調整訊號；一相位調整器，用以依據該調整訊號而產生一更新訊號；一時脈訊號產生器，用以產生該時脈資料，並依據該更新訊號而調整該時脈訊號；以及一失鎖偵測裝置，包含：一校驗器，包含複數校驗單元，用以接收該資料取樣訊號與該邊緣取樣訊號，並透過該些校驗單元分別對該資料取樣訊號與該邊緣取樣訊號進行校驗而產生複數校驗結果；一累加器，電性連接至該校驗器，用以依據該些校驗結果而進行計數，據以產生一計數值；以及一比較器，電性連接至該累加器，用以比較該計數值與一門檻值而產生一失鎖偵測結果。
12. 如請求項11所述之時脈資料回復電路，其中該校驗器中的每一該些校驗單元對該資料取樣訊號中的一第一資料取樣訊號與一第二資料取樣訊號進行反互斥或運算而產生一第一輸出，該校驗器中的每一該些校驗單元對該第二資料取樣訊號與該邊緣取樣訊號中的一第一邊緣取樣訊號 進行互斥或運算而產生一第二輸出，該校驗器中的每一該些校驗單元對該第一輸出與該第二輸出進行及運算，據此產生該些校驗結果。
13. 如請求項11所述之時脈資料回復電路，其中該校驗器中的每一該些校驗單元包含：一及閘，電性連接至該累加器；一反互斥或閘，電性連接至該及閘，用以接收該資料取樣訊號中的一第一資料取樣訊號與一第二資料取樣訊號；以及一互斥或閘，電性連接至該及閘，用以接收該資料取樣訊號中的該第二資料取樣訊號與該邊緣取樣訊號中的一第一邊緣取樣訊號，其中該互斥或閘並聯於該反互斥或閘。
14. 如請求項13所述之時脈資料回復電路，其中該計數值為一非負整數，當該計數值大於該門檻值時，該失鎖偵測裝置判定失鎖發生，且該時脈資料回復電路停止運作並修正失鎖狀態；當該計數值小於或等於該門檻值時，該失鎖偵測裝置判定失鎖未發生，且該時脈資料回復電路維持運作。
15. 如請求項11所述之時脈資料回復電路，其中該失鎖偵測裝置更包含：一抹除器，電性連接至該比較器，用以抹除該比較器 所產生的該失鎖偵測結果。