TWI619015B - 記憶體控制器以及記憶體控制方法 - Google Patents

Abstract

一種記憶體控制器，用來控制將一頁資料寫入至一記憶體的操作，其中該頁資料具有一邏輯位址，以及該記憶體控制器包含有一頁緩衝器、一資料型樣偵測器以及一邏輯實體位置對應表。其中該頁緩衝器係用來暫存該頁資料。該資料型樣偵測器係耦接至該頁緩衝器，用來偵測該頁資料是否為一特定型樣並產生一資料型樣旗標，並依據該資料型樣旗標來決定是否將該頁資料寫入至該記憶體的一實體位址。該邏輯實體位置對應表係耦接至該資料型樣偵測器，用來儲存該資料型樣旗標、該頁資料之該邏輯位址，以及選擇性地產生並儲存該實體位址。

Description

記憶體控制器以及記憶體控制方法

本發明所揭露的實施例係相關於記憶體控制器，尤其係相關於一種能夠減少記憶體操作次數的記憶體控制器以及相關記憶體控制方法。

隨著半導體製程的演進以及行動裝置對於容量、尺寸和功耗的要求，因此由反及閘快閃記憶體(NAND flash memory)所組成的固態硬碟(solid state disk,SSD)已成為時下的主流產品，並且其儲存單元的密度不斷上升。然而隨之而來的副作用就是固態硬碟的生命期逐漸下降，特別是單階儲存單元(single-level cell,SLC)以上的多階儲存單元(multi-level cell,MLC)甚至是三階儲存單元(triple-level cell,TLC)。

為了增加固態硬碟的使用壽命且不影響資料的正確性，習知的技術係針對資料管理的方式來達到減少反及閘快閃記憶體上的資料搬移或是儘量均勻的使用整體固態硬碟中的每一個儲存單元。亦或是利用壓縮的方式來達到減少資料量，從而降低反及閘快閃記憶體的使用率。然而，在硬體成本與存取時間亦同樣重要的情況下，習知的固態硬碟控制方法仍有改善空間。

本發明的目的之一係在於提供一種能夠減少記憶體操作次數的記憶體控制器以及相關記憶體控制方法，以解決上述問題。

依據本發明一示範性實施例，提出一種記憶體控制器，用來控制 將一頁資料寫入至一記憶體的操作，其中該頁資料具有一邏輯位址，以及該記憶體控制器包含有一頁緩衝器、一資料型樣偵測器以及一邏輯實體位置對應表。其中該頁緩衝器係用來暫存該頁資料。該資料型樣偵測器係耦接至該頁緩衝器，用來偵測該頁資料是否為一特定型樣並產生一資料型樣旗標，並依據該資料型樣旗標來決定是否將該頁資料寫入至該記憶體的一實體位址。該邏輯實體位置對應表係耦接至該資料型樣偵測器，用來儲存該資料型樣旗標、該頁資料之該邏輯位址，以及選擇性地產生並儲存該實體位址。

依據本發明另一示範性實施例，提出一種記憶體控制器，用來控制將一頁資料從一記憶體讀出的操作，其中該頁資料具有一邏輯位址，以及該記憶體控制器包含有一邏輯實體位置對應表、一資料型樣產生器以及一頁緩衝器。該邏輯實體位置對應表係用來依據該邏輯位址輸出所儲存的一資料型樣旗標，以及依據該邏輯位址選擇性地輸出所儲存的一實體位址，其中該資料型樣旗標係用來指示該頁資料是否為一特定型樣。該資料型樣產生器係耦接至該邏輯實體位置對應表，用來依據該資料型樣旗標來選擇性地產生該頁資料或是從該記憶體之該實體位址讀取該頁資料。該頁緩衝器係耦接至該資料型樣產生器，用來暫存並輸出該頁資料。

依據本發明又另一示範性實施例，提出一種記憶體控制方法，用來控制將一頁資料寫入至一記憶體的操作，其中該頁資料具有一邏輯位址，以及該記憶體控制方法包含有：暫存該頁資料；偵測該頁資料是否為一特定型樣並產生一資料型樣旗標，並依據該資料型樣旗標來決定是否將該頁資料寫入至該記憶體的一實體位址；以及儲存該資料型樣旗標、該頁資料之該邏輯位址，以及選擇性地產生並儲存該實體位址。

依據本發明再另一示範性實施例，提出一種記憶體控制方法，用 來控制將一頁資料從一記憶體讀出的操作，其中該頁資料具有一邏輯位址，以及該記憶體控制方法包含有：依據該邏輯位址輸出所儲存的一資料型樣旗標，以及依據該邏輯位址選擇性地輸出所儲存的一實體位址，其中該資料型樣旗標係用來指示該頁資料是否為一特定型樣；依據該資料型樣旗標來選擇性地產生該頁資料或是從該記憶體之該實體位址讀取該頁資料；以及暫存並輸出該頁資料。

相較於習知作法，本發明透過對頁緩衝器中的資料型樣進行簡單的編碼並記錄在邏輯實體位址對應表中，在部分情況下，可以完全地免除對記憶體的直接讀寫且不會增加錯誤率，同時達到延長記憶體壽命以及增加讀寫速度的最終目的。

100‧‧‧記憶體控制器

102‧‧‧頁緩衝器

104‧‧‧資料型樣偵測器

106‧‧‧資料型樣產生器

108‧‧‧邏輯實體位址對應表

110‧‧‧反及閘快閃記憶體

112‧‧‧處理器

200、300‧‧‧流程

S202~S212、S302~S312‧‧‧步驟

第1圖為本發明記憶體控制器的示範性實施例的示意圖。

第2圖為本發明記憶體控制方法200的示範性實施例的流程圖。

第3圖為本發明記憶體控制方法300的示範性實施例的流程圖。

在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地 電氣連接至該第二裝置。

第1圖為本發明記憶體控制器的示範性實施例的示意圖。第1圖中的一記憶體控制器100係用來控制一反及閘快閃記憶體(NAND flash memory)110的讀寫操作，其特徵在於，當資料中含有連續0或是連續1的內容時，透過簡單的編碼，即有可能可以避免直接對反及閘快閃記憶體110進行讀寫。記憶體控制器100和反及閘快閃記憶體110可以構成一記憶體模組，例如一固態硬碟模組、一隨身碟模組或是一可攜式固態硬碟模組等。此外，本發明所揭露的記憶體控制器並不限定用於控制反及閘快閃記憶體，在其它的實施例中，本發明所揭露的記憶體控制器亦可以用於控制其它種類的記憶體元件，也就是可以使用其它種類的記憶體元件來實現反及閘快閃記憶體110。此外，本發明所揭露的記憶體控制器與上層處理器之間的資料傳輸介面並不限定於第1圖中記憶體控制器100與一處理器112之間的輸入/輸出介面的形式，亦即任何能夠達到相同功效的其它介面規格與應用，都落入本發明的權利範圍之中，舉例來說，本發明所揭露的記憶體控制器與上層處理器之間的資料傳輸介面可以係一序列先進技術附件(Serial Advanced Technology Attachment,SATA)介面、一周邊元件快速互連(Peripheral Component Interconnect Express,PCIe)介面或是一第三代通用串列匯流排(Universal Serial Bus 3.0,USB 3.0)等。

記憶體控制器100包含有一頁緩衝器(page buffer)102、一資料型樣偵測器104、一資料型樣產生器106以及一邏輯實體位址對應表(logical-physical address mapping table)108。當處理器112欲對反及閘快閃記憶體110寫入一資料data_in時，會利用一訊號read/write來通知記憶體控制器100欲對反及閘快閃記憶體110寫入資料，同時將資料data_in的一相對應邏輯位址logical_address提供給記憶體控制器100。而記憶體控制器100會 先將資料data_in寫入至頁緩衝器102中，此處頁緩衝器102的尺寸可以如同習知的作法，即依據反及閘快閃記憶體110的尺寸和速度考量來作決定，因此，當資料data_in的資料量大於頁緩衝器102的尺寸時，可以分批來完成資料data_in的寫入。資料型樣偵測器104會對頁緩衝器102中所暫存的一頁資料data_page_in進行資料型樣的判斷，當頁資料data_page_in的邏輯值全為0時，資料型樣偵測器104會輸出一頁資料型樣data_type=2’b01，並將頁資料型樣data_type以及相對應的邏輯位址logical_address記錄在邏輯實體位址對應表108中，而頁資料data_page_in並不會被寫入至反及閘快閃記憶體110中；當頁資料data_page_in的邏輯值全為1時，資料型樣偵測器104會輸出頁資料型樣data_type=2’b10，並將頁資料型樣data_type以及相對應的邏輯位址logical_address記錄在邏輯實體位址對應表108中，而頁資料data_page_in同樣不會被寫入至反及閘快閃記憶體110中；當頁資料data_page_in為一般資料(非整頁全0或是全1)時，資料型樣偵測器104會輸出頁資料型樣data_type=2’b00，並將頁資料型樣data_type以及相對應的邏輯位址logical_address記錄在邏輯實體位址對應表108中，而頁資料data_page_in則會被寫入至反及閘快閃記憶體110中。

當處理器112欲讀取反及閘快閃記憶體110中的資料時，會利用訊號read/write來通知記憶體控制器100欲對反及閘快閃記憶體110讀取資料，同時將欲讀取出的一資料data_out的一相對應邏輯位址logical_address提供給記憶體控制器100。而記憶體控制器100中的邏輯實體位址對應表108會先依據邏輯位址logical_address來得到其中所包含的頁的頁資料型樣data_type，當頁資料型樣data_type為2’b01時，表示欲讀取的資料data_out中含有一頁資料其邏輯值全為0，由於整頁為0的資料在之前寫入操作時就從來沒有被寫入至反及閘快閃記憶體110，因此在讀取時也不需要從反及閘快閃記憶體110中讀取出來，而是通知資料型樣產生器106來依據頁資料型樣data_type 產生內容全為0的一頁資料data_page_out並傳送至頁緩衝器102；當頁資料型樣data_type為2’b10時，表示欲讀取的資料data_out中含有一頁資料其邏輯值全為1，同樣地，由於整頁為1的資料在之前寫入操作時就從來沒有被寫入至反及閘快閃記憶體110，因此在讀取時也不需要從反及閘快閃記憶體110中讀取出來，而是通知資料型樣產生器106來依據頁資料型樣data_type產生內容全為1的頁資料data_page_out並傳送至頁緩衝器102；當頁資料型樣data_type為2’b00時，表示欲讀取的資料data_out中含有一般資料頁(即並非一頁全0或是全1的資料)，由於一般資料頁在之前寫入操作時會被寫入至反及閘快閃記憶體110，因此在讀取時需要從反及閘快閃記憶體110中讀取出來，所以邏輯實體位址對應表108會將該頁的相對應邏輯位址logical_address轉換為實體位址，資料型樣產生器106會從反及閘快閃記憶體110中將頁資料data_page_out讀取出來，並傳送到頁緩衝器102中。

第2圖為本發明記憶體控制方法200的示範性實施例的流程圖，記憶體控制方法200係用來控制將一頁資料寫入至一反及閘快閃記憶體的操作，其中該頁資料具有一邏輯位址，且記憶體控制方法200可應用於上述的記憶體控制器100。倘若大體上可達到相同的結果，並不一定需要按照第2圖所示之流程中的步驟順序來進行，且第2圖所示之步驟不一定要連續進行，亦即其他步驟亦可插入其中。此外，第2圖中的某些步驟可根據不同實施例或設計需求省略之。詳細步驟如下：步驟S202：暫存該頁資料；步驟S204：該頁資料的邏輯值全為0或是全為1？若是，則進入步驟S206，否則進入步驟S208；步驟S206：儲存該頁資料的一資料型樣旗標、一邏輯位址，進入步驟S212； 步驟S208：儲存該頁資料的一邏輯位址，以及產生並儲存一實體位址；步驟S210：將該頁資料寫入至該反及閘快閃記憶體之該實體位址；以及步驟S212：結束。

熟習此領域者在閱讀過本說明書中對於第1圖的詳細說明之後，應能清楚地明瞭第2圖中的無線接收方法200的步驟202~步驟212，因此為簡潔起見，在此便不針對其中的細節作更進一步的說明。

第3圖為本發明記憶體控制方法300的示範性實施例的流程圖，記憶體控制方法300係用來控制將一頁資料從一反及閘快閃記憶體讀出的操作，其中該頁資料具有一邏輯位址，且記憶體控制方法300可應用於上述的記憶體控制器100。倘若大體上可達到相同的結果，並不一定需要按照第3圖所示之流程中的步驟順序來進行，且第3圖所示之步驟不一定要連續進行，亦即其他步驟亦可插入其中。此外，第3圖中的某些步驟可根據不同實施例或設計需求省略之。詳細步驟如下：步驟S302：依據一邏輯位址輸出所儲存的一資料型樣旗標步驟S304：該資料型樣旗標指示該頁資料的邏輯值全為0或是全為1？若是，則進入步驟306，否則進入步驟308；步驟S306：依據該資料型樣旗標產生該頁資料，進入步驟S310；步驟S308：依據該邏輯位址選擇性地輸出所儲存的一實體位址，以及從該反及閘快閃記憶體之該實體位址讀取該頁資料；步驟S310：暫存並輸出該頁資料；以及步驟S312：結束。

熟習此領域者在閱讀過本說明書中對於第1圖的詳細說明之後，應能清楚地明瞭第3圖中的無線接收方法300的步驟302~步驟312，因此為簡潔起見，在此便不針對其中的細節作更進一步的說明。

相較於習知作法，本發明透過對頁緩衝器中的資料型樣進行簡單的編碼並記錄在邏輯實體位址對應表中，在部分情況下，可以完全地免除對記憶體的直接讀寫且不會增加錯誤率，同時達到延長記憶體壽命以及增加讀寫速度的最終目的。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧記憶體控制器

102‧‧‧頁緩衝器

104‧‧‧資料型樣偵測器

106‧‧‧資料型樣產生器

108‧‧‧邏輯實體位址對應表

110‧‧‧反及閘快閃記憶體

112‧‧‧處理器

Claims (16)

1. 一種記憶體控制器，用來控制將一頁資料寫入至一快閃記憶體的操作，其中該頁資料具有一邏輯位址，以及該記憶體控制器包含有：一頁緩衝器，用來暫存該頁資料；一資料型樣偵測器，耦接至該頁緩衝器，用來偵測該頁資料是否為一特定型樣並產生一資料型樣旗標，並依據該資料型樣旗標來決定是否將該頁資料寫入至該快閃記憶體的一實體位址；以及一邏輯實體位置對應表，耦接至該資料型樣偵測器，用來儲存該資料型樣旗標、該頁資料之該邏輯位址，以及選擇性地產生並儲存該實體位址；其中，當該資料型樣旗標指示該頁資料為該特定型樣時，該記憶體控制器係依據該資料型樣旗標產生該頁資料。
2. 如申請專利範圍第1項所述的記憶體控制器，其中該快閃記憶體係一反及閘快閃記憶體。
3. 如申請專利範圍第1項所述的記憶體控制器，其中該特定型樣包含該頁資料的邏輯值全為0或是全為1。
4. 如申請專利範圍第1項所述的記憶體控制器，其中當該資料型樣旗標指示該頁資料為該特定型樣時，該資料型樣偵測器不將該頁資料寫入至該快閃記憶體。
5. 如申請專利範圍第1項所述的記憶體控制器，其中當該資料型樣旗標指示該頁資料為該特定型樣時，該邏輯實體位置對應表不產生且不儲存該實體位址。
6. 一種記憶體控制器，用來控制將一頁資料從一快閃記憶體讀出的操作，其中該頁資料具有一邏輯位址，以及該記憶體控制器包含有：一邏輯實體位置對應表，用來依據該邏輯位址輸出所儲存的一資料型樣旗標，以及依據該邏輯位址選擇性地輸出所儲存的一實體位址，其中該資料型樣旗標係用來指示該頁資料是否為一特定型樣；一資料型樣產生器，耦接至該邏輯實體位置對應表，用來依據該資料型樣旗標來選擇性地產生該頁資料或是從該快閃記憶體之該實體位址讀取該頁資料；以及一頁緩衝器，耦接至該資料型樣產生器，用來暫存並輸出該頁資料；其中，當該資料型樣旗標指示該頁資料為該特定型樣時，該記憶體控制器係依據該資料型樣旗標產生該頁資料。
7. 如申請專利範圍第6項所述的記憶體控制器，其中該快閃記憶體係一反及閘快閃記憶體。
8. 如申請專利範圍第6項所述的記憶體控制器，其中該特定型樣包含該頁資料的邏輯值全為0或是全為1。
9. 如申請專利範圍第6項所述的記憶體控制器，其中當該資料型樣旗標指示該頁資料為該特定型樣時，該邏輯實體位置對應表依據該邏輯位址輸出所儲存之該資料型樣旗標，以及不輸出該實體位址。
10. 如申請專利範圍第6項所述的記憶體控制器，其中當該資料型樣旗標指示該頁資料為該特定型樣時，該資料型樣產生器依據該資料型樣旗標產生該頁資料。
11. 一種記憶體控制方法，用來控制將一頁資料寫入至一快閃記憶體的操作，其中該頁資料具有一邏輯位址，以及該記憶體控制方法包含有：暫存該頁資料；偵測該頁資料是否為一特定型樣並產生一資料型樣旗標，並依據該資料型樣旗標來決定是否將該頁資料寫入至該快閃記憶體的一實體位址；以及儲存該資料型樣旗標、該頁資料之該邏輯位址，以及選擇性地產生並儲存該實體位址；其中，當該資料型樣旗標指示該頁資料為該特定型樣時，該記憶體方法係依據該資料型樣旗標產生該頁資料。
12. 如申請專利範圍第11項所述的記憶體控制方法，其中該快閃記憶體係一反及閘快閃記憶體。
13. 如申請專利範圍第11項所述的記憶體控制方法，其中該特定型樣包含該頁資料的邏輯值全為0或是全為1。
14. 如申請專利範圍第11項所述的記憶體控制方法，其中當該資料型樣旗標指示該頁資料為該特定型樣時，不將該頁資料寫入至該快閃記憶體。
15. 如申請專利範圍第11項所述的記憶體控制方法，其中當該資料型樣旗標指示該頁資料為該特定型樣時，不產生且不儲存該實體位址。
16. 一種記憶體控制方法，用來控制將一頁資料從一快閃記憶體讀出的操作，其中該頁資料具有一邏輯位址，以及該記憶體控制方法包含有：依據該邏輯位址輸出所儲存的一資料型樣旗標，以及依據該邏輯位址選 擇性地輸出所儲存的一實體位址，其中該資料型樣旗標係用來指示該頁資料是否為一特定型樣；依據該資料型樣旗標來選擇性地產生該頁資料或是從該快閃記憶體之該實體位址讀取該頁資料；以及暫存並輸出該頁資料；其中，當該資料型樣旗標指示該頁資料為該特定型樣時，該記憶體方法係依據該資料型樣旗標產生該頁資料。