TWI618218B - 半導體封裝結構 - Google Patents

Abstract

本揭露提供特殊熱耦晶圓之設計。特殊熱耦晶圓包括多種半導體封裝結構。半導體封裝結構包含第一重佈層、載板及感測器。第一重佈層具有第一表面及第二表面。載板設置於第一重佈層的第一表面。感測器設置於第一重佈層的第二表面，其中感測器不與第一重佈層電連接。

Description

半導體封裝結構

本揭露係關於一種熱耦晶圓，特定而言，係關於可量測溫度之熱耦晶圓。

在製造半導體裝置的過程中，需要反覆進行加熱或降溫的操作。一般而言，加熱係透過將半導體裝置置放於加熱台上以提供所需熱量。為生產之需要，可利用仿製(dummy)矽晶圓所形成的熱耦(thermal couple)晶圓來進行生產前測試操作，確認在加熱過程中熱量是否均勻傳導至熱耦晶圓。 然，現行熱耦晶圓係設置在加熱台上方，且熱耦晶圓未包含任何線路層及封裝元件，導致測試結果無法完全反映實際溫度分布。例如實際欲生產之半導體裝置，由於每個材料之間的CTE(coefficient of thermal expansion)不盡相同，因此於受熱時半導體裝置會產生翹曲(warpage)現象，使得半導體裝置的頂部及底部可能存在溫度差，即半導體裝置的頂部無法達到預設的加熱溫度，而影響加熱品質。

本揭露之一實施例提供一種半導體封裝結構，其包含一第一重佈層，其具有一第一表面及一第二表面；一載板，其設置於該第一重佈層的該第一表面；以及一感測器，其設置於該第一重佈層的該第二表面，其中該感測器不與該第一重佈層電連接。在一或多個實施例中，該第一重佈層具有一腔，該感測器部分地設置於該腔內。在一或多個實施例中，該感測器內埋於該第一重佈層。在一或多個實施例中，該感測器設置於該第一重佈層的該第二表面上。在一或多個實施例中，該載板包括選自玻璃、模製化合物、矽晶圓之其中之一。在一或多個實施例中，該載板包含一或多個組件，該一或多個組件包括由該載板包覆之至少一仿製組件。 本揭露之另一實施例提供一種半導體封裝結構的製造方法，包括：提供一第一重佈層，其具有一第一表面及一第二表面；提供一載板，其設置於該第一重佈層的該第一表面；以及提供一感測器，其設置於該第一重佈層的該第二表面，其中該感測器不與該第一重佈層電連接。在一或多個實施例中，製造方法包括提供一加熱裝置，對該半導體封裝結構進行加熱至ㄧ預設溫度。在一或多個實施例中，製造方法包括感測半導體封裝結構的一環境溫度；計算該預設溫度與該環境溫度之一溫度差；以及依據該溫度差調整該加熱裝置的該預設溫度。在一或多個實施例中，該感測溫度約小於該預設溫度。

本揭露提供了數個不同的實施方法或實施例，可用於實現本發明的不同特徵。為簡化說明起見，本揭露也同時描述了特定零組件與佈置的範例。請注意提供這些特定範例的目的僅在於示範，而非予以任何限制。舉例而言，在以下說明第一特徵如何在第二特徵上或上方的敘述中，可能會包括某些實施例，其中第一特徵與第二特徵為直接接觸，而敘述中也可能包括其他不同實施例，其中第一特徵與第二特徵中間另有其他特徵，以致於第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種範例可能使用重複的參考數字和/或文字註記，以使文件更加簡單化和明確，這些重複的參考數字與註記不代表不同的實施例與配置之間的關聯性。 另外，本揭露在使用與空間相關的敘述詞彙，如“在...之下”、“低”、“下”、“上方”、"上"、“在…之上”及類似詞彙時，為便於敘述，其用法均在於描述圖示中一個元件或特徵與另一個（或多個）元件或特徵的相對關係。除了圖示中所顯示的角度方向外，這些空間相對詞彙也用來描述該裝置在使用中以及操作時的可能角度和方向。該裝置的角度方向可能不同（旋轉90度或其它方位），而在本揭露所使用的這些空間相關敘述可以同樣方式加以解釋。 在本文中所使用的“第一”、“第二”、“第三”以及“第四”語詞係描述各種元件、組件、區域、層、以及/或區段，這些元件、組件、區域、層、以及/或區段應不受限於這些語詞。這些語詞可僅用於一元件、組件、區域、層、或區段與另一元件、組件、區域、層、或區段。除非內文中清楚指明，否則當於本文中使用例如“第一”、“第二”、“第三”以及“第四”語詞時，並非意指序列或順序。 本揭露所描述的特殊熱耦晶圓設計可以利用建構仿真實結構的方式，並於最上面絕緣層埋設感測器，藉由此設計可以準確的觀察真實結構的溫度分布，避免因量測工具溫度分布偏差而產生的製程問題。 參閱第1A圖。第1A圖為本揭露之一實施例之半導體封裝結構100的剖面圖。如第1A圖所示，載板101具有表面102。重佈層103設置於載板101之表面102上。重佈層103具有表面104。重佈層103可包括介電層103a及金屬層103b。介電層103a包覆金屬層103b。感測器105與表面104接觸。感測器105不與重佈層103電連接。感測器105不與金屬層103b連接。載板101形成於仿製組件106上。仿製組件106形成於球下冶金層(UBM)107上。UBM 107形成於載板108上。感測器105可與外部資訊收集器109通信。感測器105與外部資訊收集器109可經由實體線（未顯示）連接。感測器105與外部資訊收集器109可經由無線通信連接。 圖1B至1D繪示本揭露之一實施例之感測器的位置。參閱圖1B感測器105部分地設置於腔110內(如虛線所示)。腔110可部分地設置於重佈層103中。腔110可部分地設置於介電層103a中。參閱圖1C，感測器105內埋於該重佈層103。感測器105內埋於介電層103a。參閱圖1D，感測器105設置於重佈層103的表面104上。感測器105設置於介電層103a上。感測器105之長度可為約20毫米。感測器105之寬度可為約10毫米。感測器105之高度可為約1毫米。 在一或多個實施例中，載板101包括選自玻璃、模製化合物、矽晶圓之其中之一。載板101中並無主動電子元件。載板101可包含一或多個組件，該一或多個組件可包括矽通孔(TSV,through silicon via)111。載板108可包括選自玻璃、模製化合物、矽晶圓之其中之一。 參閱第2圖。第2圖為本揭露之另一實施例之半導體封裝結構200的剖面圖。如第2圖所示，載板201具有表面202。重佈層203設置於載板201之表面202上。重佈層203具有表面204。重佈層203可包括介電層203a及金屬層203b。介電層203a包覆金屬層203b。感測器205與表面204接觸。感測器205不與重佈層203電連接。感測器205不與金屬層203b連接。載板201可包括模製化合物。仿製晶粒206可形成在載板201中。連接部207可形成在表面202與仿製晶粒206之間。連接部207可使仿製晶粒206與重佈層203電連接。連接部207可為銅柱。感測器205與外部資訊收集器208可經由實體線（未顯示）連接。感測器205與外部資訊收集器208可經由無線通信連接。 類似地如同圖1B至1D所示，感測器205可部分地設置於一腔內、內埋於重佈層203或設置於重佈層203的表面204上。感測器205之長度可為約20毫米。感測器205之寬度可為約10毫米。感測器205之高度可為約1毫米。 參閱第3圖。第3圖為本揭露之另一實施例之半導體封裝結構300的剖面圖。如第3圖所示，載板301具有表面302。重佈層303設置於載板301之表面302上。重佈層303具有表面304。重佈層303可包括介電層303a及金屬層303b。介電層303a包覆金屬層303b。重佈層303可包括通孔與圖案化金屬層。感測器305與表面304接觸。感測器305不與重佈層303電連接。感測器305不與金屬層303b連接。晶粒306、307及308可形成在載板301中。晶粒306、307及308中之至少一者可為仿製晶粒。重佈層309可形成在載板301與載板310之間。重佈層309可使晶粒306、307及308之至少一者與載板310電連接。感測器305與外部資訊收集器311可經由實體線（未顯示）連接。感測器305與外部資訊收集器311可經由無線通信連接。 類似地如同圖1B至1D所示，感測器305可部分地設置於一腔內、內埋於重佈層303或設置於重佈層303的表面304上。感測器305之長度可為約20毫米。感測器305之寬度可為約10毫米。感測器305之高度可為約1毫米。 在一或多個實施例中，載板301可包括模製化合物。載板301中可包括穿透模製通孔(Through Mold Via,TMV)。載板301中可無主動電子元件。載板301可包含一或多個組件306、307及308，其等可包括由載板301包覆之至少一仿製組件。載板310可包括選自玻璃、模製化合物、矽晶圓之其中之一。 參閱第4圖。第4圖為本揭露之另一實施例之半導體封裝結構400的剖面圖。如第4圖所示，載板401具有表面402。重佈層403設置於載板401之表面402上。重佈層403具有表面404。重佈層403可包括介電層403a及金屬層403b。介電層403a包覆金屬層403b。重佈層403可包括通孔與圖案化金屬層。感測器405與表面404接觸。感測器405不與重佈層403電連接。感測器405不與金屬層403b連接。晶粒406及407可形成在載板401中。晶粒406及407中之至少一者可為仿製晶粒。載板401形成於載板408上。感測器405可與外部資訊收集器409通信。感測器405與外部資訊收集器409可經由實體線（未顯示）連接。感測器405與外部資訊收集器409可經由無線通信連接。 類似地如同圖1B至1D所示，感測器405可部分地設置於一腔內、內埋於重佈層403或設置於重佈層403的表面404上。感測器405之長度可為約20毫米。感測器405之寬度可為約10毫米。感測器405之高度可為約1毫米。 在一或多個實施例中，載板401可包括模製化合物。載板401中可包括TMV。載板401中可無主動電子元件。載板401可包含一或多個組件406及407，其等可包括由載板401包覆之至少一仿製組件。載板408可包括選自玻璃、模製化合物、矽晶圓之其中之一。 參閱第5圖。第5圖為加熱如圖1A之實施例之半導體封裝結構100的剖面示意圖。如第5圖所示，加熱裝置501與載板108接觸。加熱裝置501將半導體封裝結構100加熱至預設溫度，在此以第一預設溫度來說明。感測器105可與加熱裝置501通信。感測器105可感測半導體封裝結構100的環境溫度。之後可計算第一預設溫度與環境溫度之溫度差。在一或多個實施例中，感測溫度約小於預設溫度。會產生該溫度差之原因，舉例來說，半導體封裝結構100的表面104可為連接錫球(solder ball)之端面，錫球(solder ball)之回焊(reflow)溫度一般約在245 ^oC，倘若該半導體封裝結構100因受熱而產生翹曲(warpage)，則連接錫球(solder ball)之端面(即表面104)的實際受熱溫度(例如遠低於245 ^oC)可能低於加熱裝置501之加熱溫度(例如回焊溫度約245 ^oC)。最後可依據溫度差調整加熱裝置501的第一預設溫度為一第二預設溫度，並設定該第二預設溫度為加熱裝置501加熱實際之半導體封裝結構之加熱溫度，使實際之半導體封裝結構可被均勻加熱至至少該第一預設溫度，以符合加熱製程所需的溫度標準。舉例來說，當該第一預設溫度為245 ^oC，而該溫度差為20 ^oC時，則該第二預設溫度為第一預設溫度與該溫度差之總和，使得實際之半導體封裝結構在進行加熱製程時，係設置該加熱裝置501以第二預設溫度進行加熱，讓實際之半導體封裝結構的環境溫度皆能在至少245 ^oC。感測器105可為熱感測器。感測器105可感測表面104之溫度且較佳地反映表面104之溫度與加熱裝置501所提供之溫度的差異。在一或多個實施例中，感測器105可為光學感測器。感測器105可量測測試晶圓與加熱裝置501之間的距離以判斷測試晶圓的翹曲程度。在一或多個實施例中，感測器105可為其他性質的感測器。 參閱第6圖。第6圖為本揭露之一實施例之半導體封裝結構的俯視圖。晶圓600中可設置五個感測器，其等位置為晶圓600中心及四個邊緣。感測器601可設置在晶圓600中心。以晶圓中心為原點，感測器602可設置在(135,0)；感測器603可設置在(-135,0)；感測器604可設置在(0,135)；感測器605可設置在(0,-135)。在一或多個實施例中，晶圓600中可設置多於五個的感測器。在一或多個實施例中，晶圓600中可設置少於五個的感測器。 參閱第7圖。第7圖為製造本揭露之一實施例之半導體封裝結構的流程圖。在步驟701中，提供重佈層103，其具有表面102及表面104。在步驟702中，將載板101設置於重佈層103之表面102。在步驟703中，將感測器105設置於重佈層103之表面104，其中感測器105不與重佈層103電連接。在步驟704中，提供一加熱裝置501並對半導體封裝結構100進行加熱至一預設溫度。在步驟705中，感測器105感測半導體封裝結構100的一環境溫度。在步驟706中，感測器105計算預設溫度與環境溫度之溫度差。在步驟707中，依據溫度差調整加熱裝置501的預設溫度，調整後的預設溫度設定為加熱實際半導體裝置之加熱溫度，使實際之半導體裝置可被均勻加熱至至少該預設溫度。在一個或多個實施例中，感測器105可用來計算預設溫度與環境溫度之溫度差，也可依據該溫度差調整加熱裝置501的預設溫度。 晶圓之成本相對測試晶圓(例如前述之半導體封裝結構100、200、300或400)來的高，通常可能是4至5倍以上。在封裝製程中，若在加熱晶圓前沒有準確測得或預估實際封裝時晶圓表面的溫度，會造成晶圓實際承受的溫度與製程預定的溫度不同，進而造成晶圓各處有不同程度的翹曲。嚴重的晶圓翹曲可能會使晶圓壞片而造成大量損失(在大規模製造的情況下，損失可能達到數十或數百片晶圓)。藉由使用測試晶圓測試製程可避免成品晶圓產生大量壞片。包含本案之感測器及仿真線路(例如重佈層及仿製組件)的測試晶圓較能反映晶圓表面的真實溫度數據，確認晶圓是在製程所設計的溫度下進行，避免因量測工具溫度分布偏差而產生的製程問題。例如可避免晶圓周邊容易翹曲遠離加熱台而使得熱耦感測晶圓周邊的溫度與加熱裝置的加熱溫度有偏差，進而導致晶圓壞片。包含本案之感測器仿真線路的測試晶圓可改良實際加熱溫度與製程設計溫度不一致的問題且可節省採用實際晶圓作為測試晶圓所需的大量成本。值得說明的是，上述半導體封裝限制件的尺寸及類型等參數可視其它考量而加以調整，而不以上述實施例所揭示的數值為限。 如本文中所使用，詞語「近似地」、「實質上」、「實質的」及「約」用以描述及說明小變化。當與事件或情形結合使用時，該等詞語可指事件或情形明確發生之情況及事件或情形極近似於發生之情況。舉例而言，當結合數值使用時，該等詞語可指小於或等於彼數值之±10%的變化範圍，諸如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%、或小於或等於±0.05%。舉另一例來說，「實質正交」可指一變化範圍小於或等於90°的±10% (諸如，小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%、或小於或等於±0.05%)。 另外，有時在本文中按範圍格式呈現量、比率及其他數值。應理解，此類範圍格式係為便利及簡潔起見而使用，且應靈活地理解為不僅包括明確指定為範圍極限之數值，且亦包括涵蓋體於彼範圍內之所有個別數值或子範圍，就如同明確指定每一數值及子範圍一般。 儘管已參考本發明之特定實施例描述並說明本發明，但此等描述及說明並不限制本發明。熟習此項技術者應理解，在不脫離如由所附申請專利範圍界定的本發明之真實精神及範疇的情況下，可作出各種改變且可用等效物取代。說明可不一定按比例繪製。歸因於製程及容限，本發明中之藝術再現與實際裝置之間可存在區別。可存在並未特定說明的本發明之其他實施例。應將本說明書及圖式視為說明性而非限制性的。可作出修改，以使特定情形、材料、物質組成、方法或製程適應於本發明之目標、精神及範疇。所有該等修改均意欲處於此處隨附之申請專利範圍之範疇內。儘管已參看按特定次序執行之特定操作描述本文中所揭示之方法，但應理解，在不脫離本發明之教示的情況下，可組合、再分或重新定序此等操作以形成等效方法。因此，除非本文中具體指示，否則操作之次序及分組並非對本發明之限制。

100‧‧‧半導體封裝結構

101‧‧‧載板

102‧‧‧表面

103‧‧‧重佈層

104‧‧‧表面

105‧‧‧感測器

106‧‧‧仿製組件

107‧‧‧球下冶金層

108‧‧‧載板

109‧‧‧外部資訊收集器

110‧‧‧腔

111‧‧‧矽通孔

200‧‧‧半導體封裝結構

201‧‧‧載板

202‧‧‧表面

203‧‧‧重佈層

204‧‧‧表面

205‧‧‧感測器

206‧‧‧仿製組件

207‧‧‧連接部

208‧‧‧外部資訊收集器

300‧‧‧半導體封裝結構

301‧‧‧載板

302‧‧‧表面

303‧‧‧重佈層

304‧‧‧表面

305‧‧‧感測器

306‧‧‧組件

307‧‧‧組件

308‧‧‧組件

309‧‧‧重佈層

310‧‧‧載板

311‧‧‧外部資訊收集器

400‧‧‧半導體封裝結構

401‧‧‧載板

402‧‧‧表面

403‧‧‧重佈層

404‧‧‧表面

405‧‧‧感測器

406‧‧‧組件

407‧‧‧組件

408‧‧‧載板

409‧‧‧外部資訊收集器

501‧‧‧加熱裝置

600‧‧‧晶圓

601‧‧‧感測器

602‧‧‧感測器

603‧‧‧感測器

604‧‧‧感測器

605‧‧‧感測器

701‧‧‧步驟

702‧‧‧步驟

703‧‧‧步驟

704‧‧‧步驟

705‧‧‧步驟

706‧‧‧步驟

707‧‧‧步驟

由以下詳細說明與附隨圖式得以最佳了解本申請案揭示內容之各方面。注意，根據產業之標準實施方式，各種特徵並非依比例繪示。實際上，為了清楚討論，可任意增大或縮小各種特徵的尺寸。 第1A圖為本揭露之一實施例之半導體封裝結構的剖面圖。 第1B圖繪示本揭露之一實施例之感測器的位置。 第1C圖繪示本揭露之一實施例之感測器的位置。 第1D圖繪示本揭露之一實施例之感測器的位置。 第2圖為本揭露之另一實施例之半導體封裝結構的剖面圖。 第3圖為本揭露之另一實施例之半導體封裝結構的剖面圖。 第4圖為本揭露之另一實施例之半導體封裝結構的剖面圖。 第5圖為加熱如圖1A之實施例之半導體封裝結構的剖面示意圖。 第6圖為本揭露之一實施例之半導體封裝結構的俯視圖。 第7圖為製造本揭露之一實施例之半導體封裝結構的流程圖。

100‧‧‧半導體封裝結構

101‧‧‧載板

102‧‧‧表面

103‧‧‧重佈層

104‧‧‧表面

105‧‧‧感測器

106‧‧‧仿製組件

107‧‧‧球下冶金層(UBM)

108‧‧‧載板

109‧‧‧外部資訊收集器

111‧‧‧矽通孔

Claims (10)

1. 一種半導體封裝結構，包括：一第一重佈層，其具有一第一表面及一第二表面；一載板，其設置於該第一重佈層的該第一表面；以及一感測器，其設置於鄰近該第一重佈層的該第二表面且位於半導體封裝結構的最外側，其中該感測器不與該第一重佈層電連接。
2. 根據申請專利範圍第1項所述之半導體封裝結構，其中該第一重佈層具有一腔，該感測器部分地設置於該腔內。
3. 根據申請專利範圍第1項所述之半導體封裝結構，其中該感測器內埋於該第一重佈層。
4. 根據申請專利範圍第1項所述之半導體封裝結構，其中該感測器設置於該第一重佈層的該第二表面上。
5. 根據申請專利範圍第1項所述之半導體封裝結構，其中該載板包括選自玻璃、模製化合物、矽晶圓之其中之一。
6. 根據申請專利範圍第1項所述之半導體封裝結構，其中該載板包含一或多個組件，該一或多個組件包括由該載板包覆之至少一仿製組件。
7. 一種半導體封裝結構的製造方法，包括：提供一第一重佈層，其具有一第一表面及一第二表面；提供一載板，其設置於該第一重佈層的該第一表面；以及提供一感測器，其設置於該第一重佈層的該第二表面用以感測半導體封裝結構的一環境溫度，其中該感測器不與該第一重佈層電連接。
8. 根據申請專利範圍第7項所述之方法，其進一步包括：提供一加熱裝置，對該半導體封裝結構進行加熱至一預設溫度。
9. 根據申請專利範圍第8項所述之方法，其進一步包括：計算該預設溫度與該環境溫度之一溫度差；以及依據該溫度差調整該加熱裝置的該預設溫度。
10. 根據申請專利範圍第9項所述之方法，其中感測到之該環境溫度約小於該預設溫度。