TWI608986B - 半導體奈米層狀結構及其製作方法 - Google Patents

半導體奈米層狀結構及其製作方法 Download PDF

Info

Publication number
TWI608986B
TWI608986B TW102126930A TW102126930A TWI608986B TW I608986 B TWI608986 B TW I608986B TW 102126930 A TW102126930 A TW 102126930A TW 102126930 A TW102126930 A TW 102126930A TW I608986 B TWI608986 B TW I608986B
Authority
TW
Taiwan
Prior art keywords
semiconductor
substrate
nanolayer
layer
nanowires
Prior art date
Application number
TW102126930A
Other languages
English (en)
Other versions
TW201504135A (zh
Inventor
蕭錫鍊
Original Assignee
東海大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東海大學 filed Critical 東海大學
Priority to TW102126930A priority Critical patent/TWI608986B/zh
Priority to US14/335,994 priority patent/US9142410B2/en
Publication of TW201504135A publication Critical patent/TW201504135A/zh
Application granted granted Critical
Publication of TWI608986B publication Critical patent/TWI608986B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Photovoltaic Devices (AREA)
  • Thin Film Transistor (AREA)

Description

半導體奈米層狀結構及其製作方法
一種奈米層狀結構及其製作方法，特別是指一種由半導體奈米線膜組成之半導體奈米層狀結構及其製作方法。
隨著對電子器件的小型化要求，現今之研究人員莫不汲汲於想辦法縮減電子元件的尺度，以便能在同一晶片內置入數量更多的元件，使效能更好。再者，當電子元件的大小減縮至奈米尺度時，將因表面及量子效應的影響，致材料特性產生相當大程度的改變。此外，高效能、低成本、大面積、可捲曲的顯示或光電轉換裝置在能源及行動資訊科技應用上有迫切需求，使得傳統晶圓式高效能、高成本的積體電路製作方法與玻璃基板低效能、低成本的顯示器、薄膜太陽能電池製作工藝必須尋求突破，才有可能滿足下一世代能源及行動資訊科技應用上的需求。
近來，一維半導體奈米結構由於其獨特的機械、傳導、光學、熱力學、化學性質，使其成為下一世代電子、光電、感測器及能源轉換裝置的基本構成要件；雖然已有各式各樣的半導體奈米結構被合成，同時也有許多研究團隊利用這些奈米 結構製作各種功能的器件，但目前相關技術發展所面臨的最大挑戰是如何大規模、大面積、精密控制、均勻、可重複的將各式各樣的半導體一維奈米結構轉移(transfer)、組裝(assembly)、加工(processing)、集成(integrate)形成具特定功能的電子裝置。而製作奈米電子裝置方法之一，即為利用半導體奈米線(nanowire)排列而製作一層狀陣列。例如有學者曾於論文期刊中發表，在一基板上製作一有機高分子膜，然後再浸泡於具有半導體奈米線的懸浮液中，藉此令半導體奈米線排列於基板上，而製作一半導體奈米線膜。
無論如何，目前多種以半導體奈米線排列而製作奈米線膜的方法皆遭逢到諸多的困難，最根本的問題在於難以控制半導體奈米線排列的對位、堆疊方向達到製作一大面積之層狀陣列。再者，以往奈米線成膜必須排列附著於一基板上，此會造成後續加工、製造處理上的侷限，因此亟需開發能以半導體奈米線製作出獨立之大面積奈米層狀結構的方法。
本發明提供一種半導體奈米層狀結構及其製作方法。半導體奈米層狀結構可由半導體奈米線膜排列或逐層堆疊而形成，而半導體奈米線膜由半導體奈米線交織排列而成。本發明並提供一種半導體奈米層狀結構之製作方法，由一第一基板及一第二基板配合滾壓印方法離膜後製作成獨立之半導體奈米層狀結構，並配合局部焦耳熱鍵結熔合法將半導體奈米層狀結構中的半導體奈米線鍵結熔合或將兩半導體奈米層狀結構之間鍵結熔合。
本發明之一態樣在提供一種半導體奈米層狀結構，半導體奈米層狀結構包含至少一半導體奈米線膜，各半導體奈米線膜由多數獨立成形之半導體奈米線彼此以特定或任意角度交織排列而形成。
在一實施例中，半導體奈米線彼此形成規則或不規則排列，且角度為90度、一銳角或一鈍角。此外，由多數半導體奈米線膜逐層堆疊或連接而形成多層之半導體奈米層狀結構。半導體奈米線膜由多數獨立成形之半導體奈米線彼此平躺於X-Y平面或延Z軸方向交織排列而成。另外，各半導體奈米線長度介於1到500微米。
本發明另一態樣在提供一種半導體奈米元件，半導體奈米元件包含至少一半導體奈米線膜摻雜層以及至少一電極層。電極層形成於半導體奈米線膜摻雜層上。
在一實施例中，半導體奈米線膜摻雜層包含至少一P型半導體奈米線膜或一N型半導體奈米線膜。
本發明又一態樣在提供一種半導體奈米層狀結構的製作方法，包含：提供一第一基板；在第一基板上合成多數個獨立成形之半導體奈米線，半導體奈米線彼此互不交纏或以任意角度交織排列於第一基板而形成至少一半導體奈米線陣列；提供一第二基板，第二基板具有一吸附表面；令第一基板或第二基板固定在一圓柱滾筒上；滾動壓合第一基板及第二基板，令半導體奈米線斷裂、轉移及吸附在第二基板上；在第二基板上形成一半導體奈米層狀結構；進行離膜程序，令半導體奈米層狀結構脫離第二基板；以及進行一局部電焦耳熱鍵結熔合程序，令半導體奈米層狀結構之各半導體奈米線彼此熔接或各半導體奈米層狀結構彼此 熔接。
在一實施例中，第二基板之吸附表面為一靜電吸附層、一高分子聚合物層或一於加熱或照光產生吸附作用之黏性層。此外，令半導體奈米層狀結構之各半導體奈米線彼此熔接或各半導體奈米層狀結構彼此熔接可使用一直接鍵結熔合法、一中間介質層鍵結熔合法或一黏接法。
本發明再一態樣在提供一種半導體奈米層狀結構的製作方法，包含：提供一包含多數半導體奈米線的化學溶液；令化學溶液形成流動狀態；提供一層析膜片，將層析膜片浸泡於化學溶液中；提供一篩選膜片，令篩選膜片相對層析膜片作動，並令半導體奈米線透過篩選膜片彼此以特定或任意角度交織排列於層析膜片上；令層析膜片上之半導體奈米線交織排列形成至少一半導體奈米線膜，並令各半導體奈米線膜堆疊或連接形成一半導體奈米層狀結構；進行一乾燥程序，以去除水分及化學溶液；進行一離膜程序，將半導體奈米層狀結構剝離層析膜片；以及進行一局部電焦耳熱鍵結熔合程序，令半導體奈米層狀結構之各半導體奈米線彼此熔接或各半導體奈米層狀結構彼此熔接。
在一實施例中，令半導體奈米層狀結構之各半導體奈米線彼此熔接或各半導體奈米層狀結構彼此熔接可使用一直接鍵結熔合法、一中間介質層鍵結熔合法或一黏接法。此外，可包含一摻雜程序，摻雜程序為加入一奈米線、一奈米管、一奈米顆粒或一高分子纖維於化學溶液中。另外，篩選膜片相對層析膜片作動係指篩選膜片相對層析膜片靜止、移動或轉動。
100‧‧‧半導體奈米層狀結構
101‧‧‧半導體奈米線膜
102‧‧‧半導體奈米線
201‧‧‧第一基板
202‧‧‧第二基板
300‧‧‧發光二極體
301‧‧‧電極層
302‧‧‧P-型半導體奈米線膜摻雜層
303‧‧‧N-型半導體奈米線膜摻雜層
202a‧‧‧吸附表面
203‧‧‧黏附層
204‧‧‧圓柱滾筒
205‧‧‧化學溶液
A、B‧‧‧角度
501~507‧‧‧步驟
601~608‧‧‧步驟
第1圖為本發明之半導體奈米層狀結構之一實施例示意圖。
第2圖為本發明之半導體奈米層狀結構之另一實施例示意圖。
第3圖為本發明之半導體奈米層狀結構之再一實施例示意圖。
第4A圖為半導體奈米線連接方式之一實施例示意圖。
第4B圖為半導體奈米線連接方式另一實施例示意圖。
第5圖為本發明之半導體奈米層狀結構製作方法之一實施例流程示意圖。
第6圖為本發明之半導體奈米層狀結構製作方法之另一實施例流程示意圖。
第7A圖至第7E圖為本發明之半導體奈米層狀結構製作方法之一實施例步驟圖。
第8圖為依據第7C圖中圓柱滾筒之另一使用方式示意圖。
第9圖為在一基板上所合成筆直豎立半導體奈米線陣列之掃描電子顯微鏡側視圖。
第10圖為在一基板上所合成交織排列之半導體奈米線陣列之掃描電子顯微鏡側視圖。
第11圖為依據本發明一實施例的半導體奈米元件示意圖。
以下將結合圖式對本發明之實施例作進一步說明。
請參照第1圖，第1圖為本發明之半導體奈米層狀結構100之一實施例示意圖。第1圖中，半導體奈米層狀結構100包含至少一奈米線膜101，奈米線膜101由多數半導 體奈米線102交織排列而成。各半導體奈米線102之間可規則或不規則排列，其長度可為1微米至500微米。在第1圖中，各半導體奈米線102之間彼此垂直交錯排列而形成半導體奈米線膜101，可重複延伸接續半導體奈米線膜101而形成半導體奈米層狀結構100，亦可將半導體奈米線膜101堆疊排列而形成半導體奈米層狀結構100。本發明之半導體奈米線膜101與習知之奈米線膜有一不同點，在於本發明之半導體奈米線膜101可獨立成形一單膜，無需依附於任何支撐結構。習知奈米線膜必須附著在基板上，此將造成後續加工、製造以及應用上之侷限。
請參照第2圖，第2圖為本發明之半導體奈米層狀結構100之另一實施例示意圖。半導體奈米線膜101中，各半導體奈米線102彼此可以一預設角度A交錯排列。上述第1圖中，角度A為90度，而在第2圖中，角度A為一鈍角。在其他情況中，角度A亦可為銳角，使用何種角度A端視實際狀況所需。且半導體奈米線102並可於X-Y平面上互相交織，或沿Z軸互相交織。
請參照第3圖，第3圖為本發明之半導體奈米層狀結構100之再一實施例示意圖。第3圖中，半導體奈米線膜101由半導體奈米線102交織形成。此種交織的形式係以半導體奈米線102之間彼此以特定或任意角度交織排列而形成，藉此可增加支撐強度。
請參照第4A圖及第4B圖，第4A圖為半導體奈米線102連接方式之一實施例示意圖，而第4B圖為半導體奈米線102連接方式另一實施例示意圖。第4A圖中，各半導體奈米線102彼此以一角度B交錯排列並延伸連接成長條 狀，角度B可以是90度、銳角或鈍角。第4B圖中，各半導體奈米線102則彼此互相頭尾相連而形成長條狀。藉由第4A圖及第4B圖的連接方式，半導體奈米線102可重複延伸連接而形成前述圖中的半導體奈米線膜101。且由於半導體奈米線102彼此可具有複雜型式的交織排列，使得由半導體奈米線102形成的半導體奈米線膜101支撐強度更強，結構更為穩固。
請參照第5圖，第5圖為本發明之半導體奈米層狀結構100製作方法之一實施例流程示意圖。包含：步驟501，準備一第一基板；步驟502，在第一基板上合成多數個獨立成形之半導體奈米線102，半導體奈米線102彼此互不交纏或以任意角度交織排列於第一基板上而形成至少一半導體奈米線陣列；步驟503，準備一第二基板，第二基板具有一吸附表面；步驟504，令第一基板或第二基板固定於圓柱滾筒上，並令第一基板上的半導體奈米線陣列面對第二基板吸附表面；步驟505，滾動壓合第一基板及第二基板，令多數半導體奈米線102斷裂、轉移及吸附在第二基板上，並在第二基板上形成一半導體奈米層狀結構100；步驟506，進行離膜程序，令半導體奈米層狀結構100脫離第二基板；以及步驟507，進行一局部電焦耳熱鍵結熔合程序，令半導體奈米層狀結構之各半導體奈米線102彼此熔接或各半導體奈米層狀結構100彼此熔接。
步驟502中，合成半導體奈米線102的方法需藉由金屬觸媒催化反應控制半導體奈米線102的形貌，因此必須先在第一基板上形成觸媒金屬薄膜。催化奈米線成長所需的 觸媒金屬薄膜，其材質可選自鋅(Zn)、鋁(Al)、鎵(Ga)、銦(In)、金(Au)、銀(Ag)、銅(Cu)、鉑(Pt)、鐵(Fe)、鈷(Co)、鎳(Ni)等元素或含有上述元素成分的合金、化合物、奈米顆粒或多層薄膜結構(如Au/Ga雙層、Au/Ga/Au三層薄膜結構)。其厚度可介於一奈米至數十奈米之間。
觸媒金屬薄膜可以透過蒸鍍(vacuum evaporation)、濺鍍(sputtering)、電鍍(electroplating)、壓印(imprint)、塗佈(dip coating)、印刷(screen printing)或噴墨(ink jet)等方法形成於第一基板上。也可以先合成觸媒金屬的奈米顆粒，形成奈米顆粒溶液，再利用塗佈或噴墨方式轉移到基板表面，也可以直接將基板浸入含有觸媒金屬奈米顆粒溶液中，在基板上形成均勻覆蓋的奈米金屬顆粒薄膜。
合成半導體奈米線陣列可使用電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition)、熱燈絲輔助化學氣相沉積(hot-wire assisted chemical vapor deposition)、化學氣相沉積(chemical vapor deposition)及氣相傳輸合成(vapor phase transport deposition)等方法。在上述方法中控制製程參數，可形成本質或具有P或N型摻雜等特性的半導體奈米線102。
步驟503中，吸附表面可為一靜電吸附層、一高分子聚合物層或一於加熱或照光產生吸附作用之黏性層。
步驟505中，壓合第一基板及第二基板可使用滾輪或其他壓合機構。
步驟506中的離膜程序可使用化學蝕刻或機械剝離等方法。
步驟507為一相當重要的步驟，因為經由此步驟可使各半導體奈米線102之間、各半導體奈米線膜101之間或各半導體奈米層狀結構100之間穩固接續，使支撐強度更強，並形成各種更為廣闊的應用，其中關鍵，在於局部焦耳熱鍵結熔合法。
所謂局部焦耳熱鍵結熔合是指在半導體奈米層狀結構100上下各用一點狀或條狀或平面金屬電極接觸，在電極兩端施加一適當電壓，形成一或多個導電迴路，產生電流，並藉由半導體奈米線102與半導體奈米線102間具有較高接觸電阻的特性，產生局部的焦耳熱(local joule heating)，使半導體奈米線102與半導體奈米線102之間鍵結熔合，或使半導體奈米線膜101與半導體奈米線膜101之間鍵結熔合，或使由半導體奈米線膜101排列或堆疊而成的半導體奈米層狀結構100彼此熔合。除局部焦耳熱鍵結熔合法之外，亦可使用如直接鍵結熔合法、中間介質層鍵結熔合法或黏接法等各種方法。
步驟507的主要功能列示如下：透過局部焦耳熱鍵結熔合，將製作完成之半導體奈米線膜101中各分散的半導體奈米線102鍵結熔合形成一相連網狀陣列；將具有相同特性的半導體奈米線膜101結合在一起，增加其厚度、或使其具有交叉排列的結構，增強其機械強度或達到二維均勻導電的特性；將具有不同特性的半導體奈米線膜101結合在一起，使其具有特定功能，或形成特殊的接面(junction)；以及將具有不同功能的半導體奈米線膜101結合在一起，使其具有多功能應用。
在應用上述方法後，由半導體奈米線膜101的連接或堆疊即可形成一單獨之半導體奈米層狀結構100，無須再依附於其他支撐結構上。
請參照第6圖，第6圖為本發明之半導體奈米層狀結構100製作方法之另一實施例流程示意圖。包含：步驟601，提供一包含多數半導體奈米線102的化學溶液；步驟602，令化學溶液形成流動狀態；步驟603，提供一層析膜片，並將層析膜片浸泡於化學溶液中；步驟604，提供一篩選膜片，令篩選膜片相對層析膜片作動，並令半導體奈米線102透過篩選膜片彼此以特定或任意角度交織排列於層析膜片上；步驟605，令層析膜片上之半導體奈米線102交織排列形成至少一半導體奈米線膜101，並令各半導體奈米線膜101堆疊或連接形成一半導體奈米層狀結構100；步驟606，進行一乾燥程序去除水分及化學溶液；步驟607，進行一離膜程序，將半導體奈米層狀結構100剝離層析膜片；以及步驟608，進行一局部電焦耳熱鍵結熔合程序，令半導體奈米層狀結構100之各半導體奈米線102彼此熔接或各半導體奈米層狀結構100彼此熔接。
步驟602中，係利用壓力推擠(apply pressure to pull)或真空吸引(vacuum pull)，使包含有半導體奈米線102的溶液形成流動狀態。在上述的方法中，可進行一摻雜程序，將一奈米線、一奈米管、一奈米顆粒或一高分子纖維添加於化學溶液中。
步驟604中，通過一層析膜片(filter)，使半導體奈米線102散布在層析膜片上，並交織排列堆疊形成半導體奈 米線膜101。層析膜片具有孔徑大小為0.1微米至5微米的多個孔洞，其材質可為玻璃、金屬箔片(不銹鋼、鋁等)、玻璃纖維(glass fiber)、鐵氟龍(PTFE)、塑膠、橡膠或紙等。層析膜片面對流體方向，可以加入一篩選膜片(screening membrane/mask)。篩選膜片具有長條狀孔洞，孔洞的窄邊小於10微米，長邊大於50微米，可用來控制半導體奈米線102分散在層析膜片上的方位，使其形成規則或不規則排列，藉此加強半導體奈米線膜101之機械強度。篩選膜片孔洞可透過雷射切割或顯影蝕刻形成，其材質可以是玻璃或金屬箔片(不銹鋼、鋁)等。篩選膜片相對於層析膜片可以靜止不動，也可以轉動或移動。
步驟607中之離膜程序及步驟608中之局部電焦耳熱鍵結熔合程序同於前述第5圖中所揭示之方法，特不再贅述。
上述第5圖及第6圖中之半導體奈米層狀結構100的製作方法可以是各自獨立的製作方法，亦可互相搭配，例如先以第5圖所揭示之方法形成一半導體奈米層狀結構100，再將此半導體奈米層狀結構100製作成如步驟601的包含多數半導體奈米線102的化學溶液。
為使本發明之半導體奈米層狀結構100的製作方法 能更為清楚了解，以下以圖式揭示半導體奈米層狀結構100的製造步驟之一實施例。
請參照第7A至7E圖，第7A圖至第7E圖為本發明之半導體奈米層狀結構製作方法之一實施例步驟圖。其步驟流程如下：第7A圖中，準備一第一基板201，先在一第一基板 201上製作多數半導體奈米線102。第一基板201材質可為半導體、金屬箔片或玻璃，如矽基板、不銹鋼片、鋁片、玻璃，或使用其他材質。
第7B圖中，準備一第二基板202，第二基板202為一表面塗佈有高分子聚合物之可撓曲基板。第二基板202材質可為紡織品、紙、塑膠、玻璃、橡膠、高分子聚合物或金屬箔片。本實施例中，第二基板202之一吸附表面202a塗佈有一黏附層203。另外一種方式為選擇表面具有黏性之高分子聚合物。
第7C圖中，將第一基板201或第二基板202固定於圓柱滾筒204上，並令第一基板201上的半導體奈米線102陣列面對第二基板202之吸附表面202a；滾動壓合第一基板201及第二基板202，令多數半導體奈米線102斷裂、轉移及吸附在第二基板202上，在第二基板202上形成一半導體奈米層狀結構100。
第7D圖中，進行離膜程序，使半導體奈米層狀結構100脫離第二基板202。離膜程序其中一種方式為將第7C圖製作之結構浸泡於一化學溶液205中，使半導體奈米層狀結構100與黏附層203脫離。或是亦可使用機械方式使半導體奈米層狀結構100與黏附層203脫離。
第8圖為依據第7C圖中圓柱滾筒之另一使用方式示意圖。上述第7C圖中，第一基板201及第二基板202皆可使用可撓曲基板，因此於製程步驟上，可先將第一基板201纏繞於圓柱滾筒204上，或先將第二基板202纏繞於圓柱滾筒204上。
第7E圖中，形成一半導體奈米層狀結構100。
本發明之特點在於以本發明提供之製作方法所形成之半導體奈米層狀結構100具有一般半導體晶圓(如矽晶圓、鍺晶圓、砷化鎵晶圓)所具有的優異半導體特性，又可克服目前半導體晶圓技術發展所遇到瓶頸(如薄化困難、不可撓曲、易碎、大面積晶圓長晶困難、部分半導體材料難以長晶製成晶圓)，可獨立存在，有助於半導體奈米線102的後續加工處理，如氧化、蝕刻、摻雜、光阻塗佈；且可直接在半導體奈米線102合成的過程中，直接合成具特定功能多層或多節半導體奈米線102結構，不需複雜製程，即可形成完整的元件結構。
請參照第9圖及第10圖。第9圖為在一基板上所合成筆直豎立半導體奈米線陣列之掃描電子顯微鏡側視圖。第10圖為在一基板上所合成交織排列之半導體奈米線陣列之掃描電子顯微鏡側視圖。從第9圖及第10圖中，可看出未進行上述壓合程序前，半導體奈米線102排列於基板上形成半導體奈米線陣列的狀況，半導體奈米線102可以是規則的筆直豎立排列(第9圖)或不規則的交織排列(第10圖)。
第11圖為依據本發明一實施例的半導體奈米元件示意圖。本發明揭示之半導體奈米層狀結構100的製作方法具有多種應用，可以製成不同的半導體奈米元件。值得一提的是，由於本發明的半導體奈米層狀結構100為獨立存在，無需任何支撐結構，因此在製作時，即可以本身的結構為基板，此可解決習知以奈米膜或奈米紙為主要結構的奈米元件中基板匹配的問題。第11圖所揭示為一簡單形式的發光二極體300，在此結構中，發光二極體300包含二電極層301、一 P-型半導體奈米線膜摻雜層302及一N-型半導體奈米線膜摻雜層303。此發光二極體300揭示了本發明之一特點，即無需使用基板，直接以本身之結構即可以構成一完整半導體奈米元件。
綜上所述，本發明提供一種半導體奈米層狀結100構及其製作方法。基於半導體奈米層狀結構100可單獨成形無需支撐結構的特性，使本發明之半導體奈米層狀結構100具有應用上的彈性，並且可根據半導體奈米線102本身材料特性任意組合，而能使用於各種光電元件或器械上，可獲致良好的表現。
100‧‧‧半導體奈米層狀結構
101‧‧‧半導體奈米線膜
102‧‧‧半導體奈米線
A‧‧‧角度

Claims (6)

  1. 一種半導體奈米層狀結構的製作方法，包含：提供一第一基板；在該第一基板上合成多數個獨立成形之半導體奈米線，該些半導體奈米線彼此互不交纏或以任意角度交織排列於該第一基板上形成至少一半導體奈米線膜；提供一第二基板，該第二基板具有一吸附表面；令該第一基板或該第二基板固定在一圓柱滾筒上，令該第一基板上之半導體奈米線膜面對該第二基板之該吸附表面；滾動壓合該第一基板及該第二基板，令該些半導體奈米線斷裂、轉移及吸附在該第二基板上，並在該第二基板上形成一半導體奈米層狀結構；進行一離膜程序，令該半導體奈米層狀結構脫離該第二基板；以及進行一局部電焦耳熱鍵結熔合程序，令該半導體奈米層狀結構之各該半導體奈米線彼此熔接或各該半導體奈米層狀結構彼此熔接。
  2. 如請求項1之半導體奈米層狀結構的製作方法，其中該第二基板之該吸附表面為一靜電吸附層、一高分子聚合物層或一於加熱或照光產生吸附作用之黏性層。
  3. 如請求項1之半導體奈米層狀結構的製作方法，其中令該半導體奈米層狀結構之各半導體奈米線彼此熔接或各該半導體奈 米層狀結構彼此熔接係使用一直接鍵結熔合法、一中間介質層鍵結熔合法或一黏接法。
  4. 一種半導體奈米層狀結構，以請求項1的半導體奈米層狀結構的製作方法所製成，該半導體奈米層狀結構包含至少一半導體奈米線膜，各該半導體奈米線膜由多數獨立成形之半導體奈米線彼此以特定或任意角度交織排列而形成。
  5. 如請求項4之半導體奈米層狀結構，其中由多數該半導體奈米線膜逐層堆疊或連接而形成多層之該半導體奈米層狀結構。
  6. 如請求項4之半導體奈米層狀結構，其中各該半導體奈米線長度介於1到500微米。
TW102126930A 2013-07-26 2013-07-26 半導體奈米層狀結構及其製作方法 TWI608986B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102126930A TWI608986B (zh) 2013-07-26 2013-07-26 半導體奈米層狀結構及其製作方法
US14/335,994 US9142410B2 (en) 2013-07-26 2014-07-21 Semiconductor nano layer structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102126930A TWI608986B (zh) 2013-07-26 2013-07-26 半導體奈米層狀結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201504135A TW201504135A (zh) 2015-02-01
TWI608986B true TWI608986B (zh) 2017-12-21

Family

ID=52389716

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126930A TWI608986B (zh) 2013-07-26 2013-07-26 半導體奈米層狀結構及其製作方法

Country Status (2)

Country Link
US (1) US9142410B2 (zh)
TW (1) TWI608986B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100112373A1 (en) * 2008-10-10 2010-05-06 Nano Terra Inc. Anti-Reflective Coatings Comprising Ordered Layers of Nanowires and Methods of Making and Using the Same
US20110242731A1 (en) * 2010-03-02 2011-10-06 Applied Nanostructured Solutions, Llc Spiral wound electrical devices containing carbon nanotube-infused electrode materials and methods and apparatuses for production thereof
US20130129465A1 (en) * 2010-07-02 2013-05-23 Fujifilm Corporation Electroconductive layer-transferring material and touch panel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7744793B2 (en) * 2005-09-06 2010-06-29 Lemaire Alexander B Apparatus and method for growing fullerene nanotube forests, and forming nanotube films, threads and composite structures therefrom
US8758717B2 (en) * 2006-10-19 2014-06-24 Rensselaer Polytechnic Institute Electrical current-induced structural changes and chemical functionalization of carbon nanotubes
CN101192492B (zh) * 2006-11-22 2010-09-29 清华大学 透明导电膜的制备方法
CN101508432A (zh) * 2008-02-14 2009-08-19 索尼株式会社 制造碳纳米管膜的方法,具有夹层结构的碳纳米管膜,阳极,有机发光二极管和碳纳米管元件
US20120126181A1 (en) * 2010-11-22 2012-05-24 Whitcomb David R Nanowire preparation methods, compositions, and articles

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100112373A1 (en) * 2008-10-10 2010-05-06 Nano Terra Inc. Anti-Reflective Coatings Comprising Ordered Layers of Nanowires and Methods of Making and Using the Same
US20110242731A1 (en) * 2010-03-02 2011-10-06 Applied Nanostructured Solutions, Llc Spiral wound electrical devices containing carbon nanotube-infused electrode materials and methods and apparatuses for production thereof
US20130129465A1 (en) * 2010-07-02 2013-05-23 Fujifilm Corporation Electroconductive layer-transferring material and touch panel

Also Published As

Publication number Publication date
US9142410B2 (en) 2015-09-22
TW201504135A (zh) 2015-02-01
US20150028285A1 (en) 2015-01-29

Similar Documents

Publication Publication Date Title
Sharma et al. A review of silver nanowire-based composites for flexible electronic applications
Ge et al. Direct room temperature welding and chemical protection of silver nanowire thin films for high performance transparent conductors
Liu et al. Flexible electronics based on inorganic nanowires
An et al. Self-Junctioned Copper Nanofiber Transparent Flexible Conducting Film via Electrospinning and Electroplating.
Yang et al. Large-scale stretchable semiembedded copper nanowire transparent conductive films by an electrospinning template
Rana et al. A graphene-based transparent electrode for use in flexible optoelectronic devices
Le Xie et al. Construction of one-dimensional nanostructures on graphene for efficient energy conversion and storage
Lin et al. Graphene/semiconductor heterojunction solar cells with modulated antireflection and graphene work function
TWI587527B (zh) 二維設備陣列
Zhou et al. Fabrication of silver mesh/grid and its applications in electronics
US20120285673A1 (en) Nanostructured composite polymer thermal/electrical interface material and method for making the same
KR102677739B1 (ko) 도전체, 그 제조 방법, 및 이를 포함하는 소자
JP5290926B2 (ja) 導電性構造体を利用した導電性フィルム製造方法
Bano et al. Reduced graphene oxide nanocomposites for optoelectronics applications
Mathews et al. Oxide nanowire networks and their electronic and optoelectronic characteristics
Kim et al. Highly deformable transparent Au film electrodes and their uses in deformable displays
Kathalingam et al. Shape-dependent electrical property of solution synthesized ZnO nanorods
KR20140143337A (ko) 하이브리드 나노 소재를 포함하는 투명 전도성 필름 및 이것의 제조방법
Fakharan et al. Metal grid technologies for flexible transparent conductors in large-area optoelectronics
CN107564948B (zh) 纳米异质结构及纳米晶体管的制备方法
Kumar et al. Recent development of morphology‐controlled hybrid nanomaterials for triboelectric nanogenerator: A review
Nair et al. Photoresponse of a printed transparent silver nanowire-zinc oxide nanocomposite
Gao et al. Encapsulate-and-peel: fabricating carbon nanotube CMOS integrated circuits in a flexible ultra-thin plastic film
Yip et al. Recent advances in flexible photodetectors based on 1D nanostructures
KR20160095068A (ko) 그래핀 및 금속 나노와이어를 포함하는 전도성 박막의 제조

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees