TWI599875B - 節流裝置電力之技術 - Google Patents

節流裝置電力之技術 Download PDF

Info

Publication number
TWI599875B
TWI599875B TW103132773A TW103132773A TWI599875B TW I599875 B TWI599875 B TW I599875B TW 103132773 A TW103132773 A TW 103132773A TW 103132773 A TW103132773 A TW 103132773A TW I599875 B TWI599875 B TW I599875B
Authority
TW
Taiwan
Prior art keywords
power
obff
critical
peripheral
buffer
Prior art date
Application number
TW103132773A
Other languages
English (en)
Other versions
TW201527948A (zh
Inventor
亞努許 尤爾斯基
羅伯特 史溫森
阿尼爾 庫瑪
馬尤許 歐爾尤爾
華爾達米爾 彼翠維茲
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201527948A publication Critical patent/TW201527948A/zh
Application granted granted Critical
Publication of TWI599875B publication Critical patent/TWI599875B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/329Power saving characterised by the action undertaken by task scheduling
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Control By Computers (AREA)

Description

節流裝置電力之技術 發明領域
本發明大致上有關在關鍵性電力事件期間用以節流裝置來節省電力之技術。
發明背景
一用於電腦系統的標準系統設計參數,其為在交流電力輸入的一周期之電力損失,例如,對於一60赫茲之電力供應大約17毫秒,將不會中斷該系統之操作。為了要維持此參數,現有電力供應器時常具有大電容器被用來供應電力給該系統,當該交流輸入是過低之時。此外,電力供應器是以某些定額安全係數(rating margin)之總量而被設計,其需要處理該系統上較差的負載條件。負載條件在實際使用上是比較低得多且較高的負載只會出現在一短暫期間。
多種系統被使用以減少在關鍵性電力事件期間之電力需求,像是電力不足、熱歷程、平台電力限制、網路電力限制、以及類似者。然而,目前對於需要顯現時,沒有用於節流周邊組件界面(PCI)裝置之電力使用的機制。PCI裝置時常消耗高達總電力的15%。再者,PCI及輸入/輸 出電力作為該總伺服器電力之百分比會隨著更多高電力裝置,像是一般用途(GP)中央處理器(CPUs)、圖形處理器(GPUs)、網路為基卸載處理器等等被安裝在伺服器中而增加。如果一平台包括許多這些較高電力之裝置,這些裝置的電力消耗可能構成對該平台所需求之總電力多於50%。
依據本發明之一實施例,係特地提出一種用於在關鍵性電力事件期間節流裝置電力之方法,其包含有:偵測一關鍵性電力事件;及發送一訊號至系統裝置以延緩在該關鍵性電力事件期間可選擇的異動。
100‧‧‧電腦系統
102‧‧‧平台控制中樞/PCH
104‧‧‧中央處理器/CPU
106‧‧‧直接媒體介面/DMI
108‧‧‧第二中央處理器/第二CPU
110‧‧‧整合式控制器
112‧‧‧USB控制器
114‧‧‧十億位元乙太網路介面
116‧‧‧網路
118‧‧‧序列先進技術附件/陣列ATA
120‧‧‧PCIe
122‧‧‧局部PCIe匯流排/外部PCIe匯流排
124‧‧‧光纖通道轉接器
126、142、158‧‧‧百億位元乙太網路卡/10GbE卡
128、208、516、530‧‧‧節點管理器
130、206‧‧‧訊號線
132‧‧‧外部訊號線
134‧‧‧電力偵測系統/電力錯誤偵測系統
136‧‧‧局部PCIe匯流排
138‧‧‧局部PCIe介面
140‧‧‧圖形處理單元
144、156‧‧‧網際網路小型計算機系統介面卡/iSCSI卡
146‧‧‧雙行記憶體模組
148‧‧‧雙行記憶體模組/DIMM
150‧‧‧內部PCIe介面
152‧‧‧局部PCIe匯流排
154‧‧‧處理器卡
200‧‧‧系統
202‧‧‧管理引擎/ME
204‧‧‧輸入輸出裝置/I/O裝置
210‧‧‧儲存系統
212‧‧‧處理器
214‧‧‧偵測器模組
216‧‧‧OBFF模組
300‧‧‧圖表
302‧‧‧閒置狀態/閒置條件
304、404‧‧‧OBFF狀態
306、406‧‧‧CPU主動狀態
400‧‧‧轉變圖
402‧‧‧節流週期
408‧‧‧正常操作
410‧‧‧間距
412‧‧‧長度
414‧‧‧關鍵性異動
500‧‧‧系統/網路
502‧‧‧主要系統
504、522‧‧‧開關
506、508‧‧‧網路
510、512、524、526‧‧‧端點
514‧‧‧網路連結
518、532‧‧‧訊號線/控制線
520‧‧‧電力偵測模組
528‧‧‧網路線
600‧‧‧方法
602、604、606、608‧‧‧方塊
圖1為使用一訊號系統之一電腦系統的示意圖,像是一機會式緩衝區清空與填寫(OBFF),用以在關鍵性電力事件期間節流裝置的電力需求。
圖2為另一系統之例示圖,其中一管理引擎(ME)正發送一OBFF命令至輸入/輸出裝置在一訊號線之上。
圖3為在一OBFF線上的狀態轉變之圖表,該OBFF線可被使用來通訊操作狀態到裝置。
圖4為一顯示在一輸入/輸出節流週期期間的資料及電力使用的節流之轉變圖。
圖5為一系統其作用可使用一OBFF訊號經由互連開關以節流輔助裝置之方塊圖。
圖6為一對於使用一OBFF訊號以節流電力需求之方法。
相同數字被使用遍及全部揭露內容及圖式用來提到相似組件及特徵。在100序列中的數字參照至原本在圖1中發現之特徵;在200序列中的數字參照至原本在圖2中發現之特徵;以此類推。
較佳實施例之詳細說明
一些實施例可能被實行在任一硬體、韌體及軟體或一組合中。一些實施例可能也被實行作為儲存在一機器可讀媒體上之指令,其可能藉由一計算平台被讀取及被執行以完成於此所描述之操作。一機器可讀媒體可能包含任意機制以藉由一機器可讀的形式來儲存或傳送訊息,例如,一電腦。舉例來說,一機器可讀媒體可能包含唯讀記憶體(ROM);隨機存取記憶體(RAM);磁片儲存媒體;光學儲存媒體;快閃記憶體裝置;或電學、光學、聲學或其他形式之傳播訊號,例如,載波、紅外線訊號、數位訊號或其他傳送且/或接收訊號之介面,諸如此類。
一實施例為一實行或範例。於說明書中參照至”一實施例”、”一個實施例”、”一些實施例”、”多種實施例”、或”其他實施例”意指其一特定功能、結構、或特徵描述係有關包括在至少一些實施例中之實施例,但未必是對本技術介紹之全部實施例。對於”一實施例”、”一個實施例”、或”一些實施例”的多次出現未必都意指同一實施例。來自一實施例之元件或觀點可以被與其他實施例之元件或觀點組合。
並非於此所描述及說明之所有組件、功能、結構、特徵等等需要被包括在一特定實施例或多個實施例中。假如說明書陳述一組件、功能、結構、或特徵”可能”、”可能會”、”能”或”可以”被包括,舉例來說,其特定組件、功能、結構、或特徵是不需要被包括的。假如說明書或申請專利範圍提到”一個(a)”或”一個(an)”元件,其不表示會只有一個該元件。假如說明書或申請專利範圍提到”一附加”元件,其不排除會有多於一個的附加元件。
要注意到,儘管一些實施例已經被描述參照至特定實行,根據一些實施例之其他實行是有可能的。此外,在圖式中例示且/或於此所描述之電路元件的配置且/或安排或是其他特徵不需要以所例示與描述的特定方式來配置。根據一些實施例之許多其他配置是有可能的。
於一個圖中所呈現之各個系統,在一些情況下之元件可能各自具有一相同參照編號或一不同參照編號以指出該等元件代表可能是不同的且/或類似的。然而,一元件可能是足夠有彈性以具有不同實行方式以及與於此所呈現或描述的該等系統中之一些或全部一起作業。各種元件呈現在圖之中可能是相同的或不同的。其中一者被提及作為一第一元件以及何者被稱為一第二元件是任意的。
各種技術可能被使用來暫時地減少在一關鍵性電力錯誤期間之系統電力消耗,例如一交流電喪失事件、一熱歷程、或一最壞情況負載情境。舉例來說,假如一系統電力供應為過載,該系統為了減少該負載,可能藉由減 少可用頻寬來節流記憶體或處理器。舉例來說,一可得自英特爾(Intel®)公司之於加州聖克拉拉名為閉合迴路系統節流器(CLST®)可能於系統中被實行。同樣地,於一交流電電力至電力供給暫時地喪失的情況下,於一稱為智慧型穿越(SmaRT®)之技術中,該系統可能減少可用頻寬以對電力需求作節流。有關電容在電力供應裡的位置,這些技術能夠使該系統來承受電力干擾,其可能避免一關鍵性電力喪失導致一系統停機。
類似地,系統電力可能藉由一控制系統而被管理,像是一節點管理器,其實行幾個類型之工作平台電力最高限度策略(capping policy)來限制總工作平台電力消耗至一定義的位準。為了達到此,該節點管理器技術使用可用之處理器及記憶體硬體節流機制並且與該主機操作系統合作。
然而,這些技術沒有一個能夠直接節流該頻寬,且因此,週邊裝置之電力需求在關鍵性電力事件期間,通過一系統匯流排線附接至該系統。對於電力管理裝置之實行現況能夠使用一稱為機會式清空與填寫(OBFF)之技術來管理全部電力需求。OBFF是一藉由一訊號或命令所指示之系統狀態,其通知週邊裝置在該系統狀態期間可選擇性的異動應該要被延緩。如本文所使用者,一異動是一週邊裝置使用來實行一通訊操作之一通訊,像是一個中斷或是一個直接記憶體存取(DMA)。在這些操作期間,在一匯流排或網路上當數據經過單元之間時系統電力使用會增加。在 操作期間一異動被使用當一裝置請求要獲得數據或分享結果。假如週邊裝置包括一緩衝器,該異動可能被認為是可選擇的只要該緩衝器持續保持該週邊裝置所使用之數據,或是有一空間來儲存結果或進來的數據。假如該緩衝器在一OBFF狀態期間失去數據,一關鍵性異動可能會被需要以避免該週邊裝置進入一閒置狀態。該OBFF狀態是當週邊需要數據來繼續運行時,藉由只開放該系統匯流排來操作而輔助系統電力管理。
該OBFF狀態其後之目的是要校準藉由各種支援此技術之系統裝置所初始化的系統流量,並且藉由允許長時間處於閒置狀態來節省電力。參與之內部及外部裝置自一工作平台控制器接收週期性之OBFF指示,當該路徑、或匯流排是開放給中斷訊號及DMA(直接記憶體存取)流量時。當該路徑是關閉時,參與之裝置是被要求延緩機會式週期,典型地藉由盡可能地操作出於本身之緩衝器。最後,當該路徑重新開放或者當該裝置具有跨越一內部臨界值及必須存取記憶體或該CPU以維持一期望之服務品質,該裝置發出它的需求。
於此所描述之實施例中,該OBFF傳訊是藉由一系統管理引擎而被使用,像是透過一節點管理器,來快速地節流週邊裝置在關鍵性電力限制期間,以確保該系統能防止一災難性之停機。能注意到該節點管理者,或其他型態之類似控制器,可以為任何其他系統或載板控制器之部分,包括來自加州聖克拉拉英特爾(Intel®)公司之管理引擎 (Management Engine®)。這些關鍵性事件包括像是交流電喪失、短暫負載超過電力供應之容量、電力供應器之熱過載、及類似之電力事件。再者,假如一定義之策略極限被達到,則該節點管理能夠快速地節流週邊裝置以一OBFF狀態來降低電力消耗。
圖1為使用一訊號系統,像是一機會式緩衝區清空與填寫(OBFF),以在關鍵性電力事件期間節流電力需求之電腦系統100的示意圖。呈現在圖1中之該電腦系統100僅為一範例,像是任意數量之其他週邊裝置可能除了那些已呈現者而被使用。再者,並非所有呈現在圖1之週邊設備或裝置都需要存在於電腦系統100內。而且,雖然該匯流排時常被描述為一PCIe匯流排,任意數量之其他匯流排及通訊網路可以被使用在於此所描述的技術中,包括直接媒體介面(DMI)、乙太網路、光纖通道、以及PCI,等許多者。
該電腦系統100具有一平台控制中樞(PCH)102來控制用於該電腦系統100之其他節點及基本輸入/輸出(I/O)功能。一第一中央處理器(CPU)104能夠透過像是一直接媒體介面(DMI)106的一匯流排被耦接到該PCH102,允許與該PCH102之高速通訊。一第二CPU 108,與隨後之CPUs,也能夠透過該DMI 106被耦接到該PCH 102。該等系統裝置102、104及106的各者可以具有內部裝置,舉例來說,裝載在一局部卡上。再者。該等系統裝置102、104及106的各者可以具有透過局部匯流排介面而附接之週邊裝置。
該PCH 102時常被使用作為對於該電腦系統102 之核心介面,且能提供一些功能。舉例來說,該PCH 102可以包括整合式控制器110,像是一USB控制器112,諸如此類。一十億位元乙太網路(GbE)介面114能夠被使用來提供存取到該網路116。一序列先進技術附件(SATA)118控制器能夠被使用來與一些儲存裝置120界接。該PCH 102也可包括一PCIe 120介面用以存取一局部PCIe匯流排122。各種裝置能夠被耦接到該PCIe匯流排122,像是一光纖通道轉接器124,一百億位元乙太網路(GbE)卡126,及其他。
該PCH 102也能包括一節點管理器128,其在一管理引擎的控制下能夠被使用來實行電力策略及緊急電力節流,如本文中所描述。該節點管理器128能夠為一管理引擎或其他型態之載板控制器的部分,使用來控制一系統之電力需求。再者,該節點管理器128可包括內部儲存器,像唯讀記憶體(ROM)、可程式化唯讀記憶體(PROM)等等用以保持組配以指引一處理器完成於此所描述之功能的代碼,舉例來說,像是關於圖6之描述。該節點管理器128能夠被耦接至一內部訊號線130,其傳達一OBFF狀態之態樣至內部控制器110。假如一OBFF狀態是被標誌,舉例來說,在一SmaRT或CLST情況下,該內部控制器110運轉使用內部緩衝記憶體來儲存輸入及輸出之數據。
在一實施例中,該節點管理器128亦耦接至一外部訊號線132,其能被耦接至各種PCIe裝置以傳播OBFF訊號至那些裝置。該節點管理器128也能發送出一OBFF命令作為一命令串於該DMI 106與該局部PCIe匯流排122之上。 在正常操作中,該節點管理器128能發送出一有規律間歇性訊號至首先開啟然後關閉一時域窗口,於其間裝置能實行可選擇性異動,像是關於圖2和圖3所討論者。
該節點管理器128也能被通信地耦接至一電力偵測系統134。該電力錯誤偵測系統134能偵測關鍵性電力事件,像是電壓不足情況、高電力引出情況、熱歷程等等。舉例來說,該電力錯誤偵測系統134能被與一用來監控電壓及電流輸入及輸出之電力供應器作整合。在一實施例中,假如該電力錯誤偵測系統134傳送一關鍵性電力事件至該節點管理器128,該節點管理器128維持該系統在一OBFF狀態下以節流裝置,降低電力消耗。這會在圖4被進一步討論。
該外部訊號線132能被連接至在局部PCIe匯流排122上之裝置及連接至耦接到其他單元之局部PCIe匯流排之裝置。舉例來說,如圖1所示,該外部訊號線132被耦接至一附接在該局部PCIe匯流排122的10GbE卡126。而且,其亦耦接至該第一CPU 104,且耦接至透過由在該第一CPU 104卡上之一局部PCIe介面138所驅動之局部PCIe匯流排136而附接在該第一CPU 104的三個裝置。在這個例子中,該等局部裝置為一圖形處理單元(GPU)140、一10GbE卡142、及一iSCSI卡144。將被理解的是,該局部裝置可能被連接到沒有呈現出之其他裝置,像是一顯示器、一網路、一磁碟陣列等等。
該外部訊號線132是被使用來通知該第一CPU 104,以及所有於該OBFF狀態下之附接裝置140、142及 144,例如,當一窗口開啟或關閉供可選擇的異動用。當該外部訊號線132指出一OBFF情況的出現,該等裝置會延緩可選擇的異動,舉例來說,包括閒置記憶體存取自該第一CPU 104到附接雙行記憶體模組(DIMMs)146,諸如此類。然而,正在接近一關鍵性狀況之裝置,例如,一緩衝區滿溢或不足,可能會繼續進行一中斷或DMA以維持服務之品質。
在一些情況中,該PCIe裝置可能不包括一系統來監控該外部訊號線132之狀態。於此範例中,該節點管理器128可能會發布一OBFF狀態命令至整個耦接匯流排,像是該DMI 106及該外部PCUe匯流排122。舉例來說,該光纖通道轉接器124可能會藉由一命令被發送至整個該局部PCIe匯流排122而被節流,其關閉任何開啟之窗口。將能被理解的是這也對應到不開啟一窗口供可選擇的異動用,如關於圖4所討論者。同樣地,一命令可能被發送至整個其他匯流排通知附接裝置,其對於可選擇的異動之窗口已經開啟或關閉。
舉例來說,該第二CPU 108及它的局部控制裝置並未附接到該外部訊號線132。該節點管理器128能在該DMI 106之上發送命令至該第二CPU 108來通知該第二CPU 108,何時該窗口是對可選擇的異動為開啟或關閉。當該窗口為關閉時,或一閒置之命令被接收,該第二CPU 108會限制至該附接DIMM 148之異動。再者,該第二CPU 108會使用該內部PCIe介面150以發布OBFF命令至附接到一局部 PCIe匯流排152之裝置。在此範例中,這可能會包括一處理器卡154、一iSCSI卡156、及一10GbE卡158,諸如此類。
關於所提出之解決辦法之優點為較高之效率及電力最高限度範圍,對於該SmaRT與CLST技術在關鍵性電力狀況期間,潛在地預防一災難性電力供給失效。此將會協助該節點管理器128來維持該電力在定義之預算內,並且降低該系統之最壞情況電力引出。再者,增進的控制將會降低該電力供應之成本及尺寸對於利用該技術之平台。
圖2為一系統200之另一例示圖,其中一管理引擎(ME)202正發布一OBFF命令至輸入/輸出裝置204於一訊號線206之上。在此簡化的範例中,沒有呈現匯流排。該電壓位準及轉變在該訊號線206上能被使用來指出何時該窗口係開啟為了可選擇的異動,何時該窗口係關閉,以及是否一附接CPU是在一閒置狀況中。這是關於在圖3中被進一步討論者。
如圖2所示,該管理引擎202能包括一節點管理器208,其能包括或利用一儲存系統210及一處理器212。該節點管理器208可能沒有一專用之處理器212,但可能為一執行於該管理引擎202內之程序。同樣地,該儲存系統210可能包括屬於該管理引擎202且係於該節點管理器208外部的其他功能。該儲存系統210能包括任意數量的非暫態儲存器,像是唯讀記憶體(ROM)、可程式化唯讀記憶體(PROM)、電寫式唯讀記憶體(EPROM)、硬碟機、光學驅動機、固態硬碟等等。該儲存系統210能包括一偵測器模組214 其包含代碼組配以指引該處理器212來判定是否像是一熱歷程、及電力不足、或一電力限制之一關鍵性電力事件已經發生。該儲存系統210也能夠包括一模組,像是一OBFF模組216,組配以指引該處理器來指示其他裝置,舉例來說,輸入/輸出裝置204,來延緩在該關鍵性電力事件期間可選擇的異動。在該OBFF模組216內之代碼的指引之下,該節點管理器208可管理一OBFF與其他單元之通信系統,舉例來說,在該訊號線206之上或透過匯流排通訊。
在電流系統中,該ME並未具有任何機制以直接控制輸入/輸出裝置的電力消耗。此能力係使ME能夠控制由該輸入/輸出子系統所消耗電力之關鍵,舉例來說,附接至對於平台控制中樞外部的匯流排。於一些實施例中,OBFF傳訊將會藉由大部分的標準PCIe裝置所支援,允許對於整個系統之電力消耗要被控制。
圖3為在一OBFF線上的狀態轉變之圖表,該OBFF線可被使用來通訊操作狀態到裝置。於此表內指出之轉變假設三個狀態:一閒置狀態302,其中該系統是在一閒置、低電力模式中;一OBFF狀態304,其中該系統匯流排及記憶體路徑只對關鍵性異動為有效的;及一CPU主動狀態306,其中該系統對所有異動都是有效的。
於圖3所呈現之實施例中,於該訊號線上之一高位準指出一閒置狀況302,而一低位準則指出一OBFF狀態或是一CPU主動狀態。假如該訊號線是在一低電壓狀態上,一狀態改變可藉由一些連續性狀態改變而被指出。於 此範例中,兩個連續性向下轉變使該線處於一低電壓狀態指出一CPU主動306狀態,而單一向下轉變使該線處於一低電壓狀態指出一OBFF狀態。然而,該等轉變及狀態呈現於圖3僅僅為範例,因為任意數量的不同轉變能夠被使用以指出該等狀態。
假如該裝置並非為了該訊號線做配備,一OBFF命令能夠被使用以指出該狀態。該命令可由一初始位元序列跟隨著一位元序列所組成,該初始位元序列識別該命令作為一OBFF命令及判定路由安排,跟隨之該位元序列用以指出所欲之狀態的型態。舉例說明,一四位元序列”1111”可被使用以指出該CPU主動306狀態,而該四位元序列”0001”可被使用以指出該OBFF狀態304。同樣地,該四位元序列”0000”可被使用以指出已經進入該閒置狀態。
圖4為一顯示在一輸入/輸出節流週期402期間之資料及電力使用的節流之轉變圖。該轉變圖400假設於兩個狀態間做切換:該OBFF狀態404,其中該窗口係對可選擇的異動關閉;及一CPU主動狀態406,其中該窗口係對可選擇的異動開啟。關鍵性異動仍然能在任何時候發生,但將會增加系統電力需求。
在正常操作408期間,該OBFF狀態404通常是主動的,延緩關鍵性異動。在規則間距下,進入如關於圖3所描述之一CPU主動狀態406。該CPU主動狀態406係持續開啟達一充足間距410以允許所有輸入/輸出及週邊單元以完成DMA異動。該OBFF狀態404然後再重新進入,減少電力 需求。該OBFF狀態404之長度412能夠藉由該輸入/輸出單元以最短之潛伏時間而被決定,例如,為了資料存取之最高需求。通常地,在正常操作408期間,額外中斷將是罕見的並且將會由不尋常事件所引起,舉例來說,一大量資料之轉移,諸如此類。
假如一關鍵性電力錯誤被偵測到,該輸入/輸出節流週期402可藉由使該系統處在該OBFF狀態404下被實行並且不開啟用於中斷及DMA運輸之路徑。偶發的關鍵性異動414可能會來自具有一短潛伏週期的裝置,但大部分的中斷及運輸將會被抑制,降低電力消耗。
於此所描述之技術並非限制到所呈現之週期410及412。其他改變對於該OBFF狀態404及該CPU主動狀態406之長度及頻率能被做為調節該在該輸入/輸出節流週期402或正常操作408期間之電力消耗。舉例來說,該輸入/輸出節流週期402可能不會完全地停止可選擇的異動,但作為替代,可能減少該CPU主動狀態406之頻率,舉例來說,藉由增加該OBFF狀態404之長度412。再者,該節流可能會逐漸被減弱藉由增加該OBFF狀態404在該輸入/輸出節流週期402的起始或結束時之長度兩者。這些改變可能被進行至少部分地,在該偶發的關鍵性異動414之頻率上。
圖5為一系統500之方塊圖,其作用可使用一OBFF訊號以透過互連開關來節流輔助裝置。於此所描述之技術並非限制至單一系統,但可能被使用來控制在更大之系統中的電力之節流。舉例來說,在系統之一叢集中之一 關鍵性電力事件可能指出對於節流整個叢集之需要。
作為一範例,一主要系統502可能透過一網路506被耦接至一開關A 504,像是一乙太網路連接。一第二網路508可能耦接該主要系統502至各種其他端點,像是A 510。這些端點能包括其他系統、處理器、輸入/輸出裝置、儲存裝置等等。開關A 504能耦接該主要系統502至其他像是B 512之端點,透過附加網路連結514。該主要系統502能包括一節點管理器516控制一訊號線518,其能傳達一OBFF訊號至該開關A 504與該端點A 510和B 512。該OBFF訊號能在一關鍵性電力錯誤的情況下被使用來節流該等網路單元,舉例來說,當藉由一耦接至該主要系統502之電力偵測模組520所偵測。
該開關可能耦接另外的網路單元,像是另一開關B 522。開關B 522可能透過網路線528提供通訊至其他像是C 524和D 526之端點。開關B 522也可能包括一局部節點管理器530,其能控制一訊號線532來傳達一OBFF狀態至該等端點C 524和D 526。然而,開關B 522可能遠距地設置在該主動系統502,舉例來說,在一數據中心的相反側之機櫃中。
假如一寬的OBFF狀態改變是需要的,舉例來說,由於供給至一數據中心之電力錯誤,該主要系統502能改變該控制線518之狀態來對該等局部裝置指出該OBFF狀態,並且透過開關A 504來發送一OBFF訊息534至開關B 522。然後開關B 522能透過該局部控制線532來指示該OBFF狀態。
將被理解的是圖5提供了一簡化範例。更大的系統並不會限制到所示之單元,但往往會有更多單元。此外,系統不需要具有全部所示之單元。舉例來說,該主要系統502可能透過開關專門地通訊,並且沒有直接連結的端點,像是A 510。再者,多層次之開關可能會呈現在一更大的系統中。也將被注意到此組構可能會被使用於實行在該主系統502的控制下之一網路500之某些區域作節流,而沒有節流整個網路500。此可藉由只發送命令到具有電力問題之區域而被執行。
圖6為一對於使用一OBFF訊號以節流電力需求之方法600。該方法600能被實行,舉例來說,藉由以上討論之系統100或500。該方法開始於方塊602以在正常操作下之電腦系統。於方塊604,一電力錯誤被偵測到。此可能藉由輪詢一電力錯誤偵測系統,或藉由一來自在一電力監測器中之處理器之中斷而被執行。假如沒有錯誤被偵測到,處理流程會繼續以正常操作在方塊602中。
假如一電力錯誤被偵測到,在方塊606中該OBFF狀態被改變以指示可選擇的異動能被延緩,舉例來說,藉由改變或保持於一OBFF狀態內之一狀態線的狀態。處理流程會前進到方塊608以發送OBFF信息至沒有連接到一狀態線之單元。處理流程可能接著重返至方塊604來判定是否該電力錯誤或問題已經結束。一旦該電力錯誤結束,處理流程以正常操作重返到方塊602。
該方法600不需要具有以上所示之全部方塊。舉 例來說,假如所有單元被耦接至一訊號線,方塊608可能被去除。同樣地,假如一較舊之網路並未具有實體硬體來實行一訊號線,方塊606可能被去除。
範例一
在一範例中,一運算裝置包括一用於在關鍵性電力事件期間節流裝置電力需求之方法,其包含有:偵測一關鍵性電力事件;及發送一訊號至系統裝置以延緩可選擇的異動。
範例二
在另一個範例中,一用於控制電力使用之系統包括一電力錯誤偵測系統、複數之週邊裝置、及一控制系統。該控制系統係組配以接收來自該電力錯誤偵測系統指示一電力錯誤之訊號,並且傳送一訊號至該等複數之週邊裝置以延緩可選擇的異動。
範例三
在另一範例中,一系統其節流在一電腦系統中之週邊裝置的反向電力使用(back power usage),該電腦系統包括一含有一電力偵測系統與一機會式緩衝區清空與填寫(OBFF)控制器之系統管理引擎。一訊號線耦接該OBFF控制器至一週邊裝置及一通訊匯流排耦接該OBFF控制器至一第二週邊裝置。一模組包括組配以指引該系統管理引擎來偵測一電力錯誤及發布一OBFF命令到一耦接週邊裝置之代碼。
將被理解的是於上述提及之範例中之細項可能 被使用在一或多個實施例中任何地方。例如,所有以上所描述之運算裝置之可選擇的特徵也可能以關於任一於此所描述之方法或電腦可讀媒體而被實行。此外,儘管流程圖及/或狀態圖可能有被使用於此以描述實施例,所呈現之技術並未被限制在那些圖示或限制在相對應之描述中。舉例來說,流程不需要以確切地相同順序移動通過各個例示盒或狀態,如於此所例示及描述者。
所呈現之技術並未被約束至列舉在此之特殊細節。更確切地,那些熟習此技者在具有此揭露內容之得益下,將領會到許多其他變化來自前面之描述及圖式可能被做出而在所呈現技術之範圍內。因此,它是隨附之申請專利範圍所包括任何對其之修改界定出所呈現技術之範圍。
100‧‧‧電腦系統
102‧‧‧平台控制中樞/PCH
104‧‧‧中央處理器/CPU
106‧‧‧直接媒體介面/DMI
108‧‧‧第二中央處理器/第二CPU
110‧‧‧整合式控制器
112‧‧‧USB控制器
114‧‧‧十億位元乙太網路介面
116‧‧‧網路
118‧‧‧序列先進技術附件/陣列ATA
120‧‧‧PCIe
122‧‧‧局部PCIe匯流排/外部PCIe匯流排
124‧‧‧光纖通道轉接器
126‧‧‧百億位元乙太網路卡/10GbE卡
128‧‧‧節點管理器
130‧‧‧訊號線
132‧‧‧外部訊號線
134‧‧‧電力偵測系統/電力錯誤偵測系統
136‧‧‧局部PCIe匯流排
138‧‧‧局部PCIe介面
140‧‧‧圖形處理單元
142‧‧‧百億位元乙太網路卡/10GbE卡
144‧‧‧網際網路小型計算機系統介面卡/iSCSI卡
146‧‧‧雙行記憶體模組
148‧‧‧雙行記憶體模組/DIMM
150‧‧‧內部PCIe介面
152‧‧‧局部PCIe匯流排
154‧‧‧處理器卡
156‧‧‧網際網路小型計算機系統見面卡/iSCSI卡
158‧‧‧百億位元乙太網路卡/10GbE卡

Claims (24)

  1. 一種用於在關鍵性電力事件期間節流裝置電力需求之方法,其包含有:偵測一關鍵性電力事件;及發送一訊號至一系統裝置以延緩在該關鍵性電力事件期間可選擇的異動,用以指示一機會式緩衝區清空與填寫(OBFF)之情況,以及用以操作出於該系統裝置之一局部緩衝器,其中該系統裝置回應於一正在接近之局部緩衝區不足(underflow)而執行一關鍵性中斷,並且其中該系統裝置回應於該關鍵性中斷而執行從一主要系統記憶體的一直接記憶體存取。
  2. 如請求項第1項之方法,其包含有:判定是否該關鍵性電力事件已結束,並且,如果是的話,恢復正常操作。
  3. 如請求項第1項之方法,其包含有偵測一電力不足事件。
  4. 如請求項第1項之方法,其包含有偵測一電力供應的一熱歷程(thermal excursion)。
  5. 如請求項第1項之方法,其包含有改變一訊號線之一狀態以對該等系統裝置指示一機會式緩衝區清空與填寫(OBFF)之情況。
  6. 如請求項第1項之方法,其包含有延緩來自該系統裝置之非關鍵性中斷。
  7. 如請求項第1項之方法,其包含有延緩來自該系統裝置之非關鍵性動態記憶體存取。
  8. 如請求項第1項之方法,其包含有允許來自該系統裝置之關鍵性中斷。
  9. 一種非暫態電腦可讀媒體,包含代碼組配來控制一節點管理器以在關鍵性電力事件期間用以節流裝置電力需求,其包含有:組配用以偵測一關鍵性電力事件之代碼;及用以指引該節點管理器來發送一訊號至一系統裝置以延緩在該關鍵性電力事件期間可選擇的異動之代碼,在一匯流排上發送一命令以指示一機會式緩衝區清空與填寫(OBFF)之情況,以及用以操作出於該系統裝置之一局部緩衝器,其中被傳送至該系統裝置之該訊號引起該系統裝置回應於一正在接近之局部緩衝區不足而執行一關鍵性中斷,並且回應於該關鍵性中斷而執行從該系統之一主要系統記憶體的一直接記憶體存取。
  10. 如請求項第9項之非暫態電腦可讀媒體,其包含有:用以指引該節點管理器來判定是否該關鍵性電力事件已結束之代碼,並且,如果是的話,用以指引該節點管理器恢復正常操作之代碼。
  11. 如請求項第9項之非暫態電腦可讀媒體,包含指引節點管理器偵測電力不足事件之代碼。
  12. 如請求項第9項之非暫態電腦可讀媒體,包含指引節點管理器偵測一電力供應的一熱歷程之代碼。
  13. 一種用於控制電力使用之系統,其包含有:一電力錯誤偵測系統;及一控制系統,其中該控制系統係組配以:接收來自該電力錯誤偵測系統指示一電力錯誤之訊號,並且傳送一訊號至對該系統為周邊的一裝置以延緩可選擇的異動,用以指示一機會式緩衝區清空與填寫(OBFF)之情況,以及用以操作出於對該系統為周邊的該裝置之一局部緩衝器,其中被傳送至對該系統為周邊的該裝置之該訊號引起對該系統為周邊的該裝置回應於一正在接近之局部緩衝區不足而執行一關鍵性中斷,並且回應於該關鍵性中斷而執行從該系統之一主要系統記憶體的一直接記憶體存取。
  14. 如請求項第13項之系統,其中該電力錯誤偵測系統包含一電力供應用以偵測一熱歷程。
  15. 如請求項第13項之系統,其中該電力錯誤偵測系統組配用以偵測低電力情況。
  16. 如請求項第13項之系統,包含一PCIe匯流排。
  17. 如請求項第13項之系統,包含一訊號線被耦接到該控制系統及周邊裝置,其中該訊號線指示一機會式緩衝區清空與填寫(OBFF)情況之狀態。
  18. 如請求項第13項之系統,包含一周邊裝置被耦接到一訊號線,其中該周邊裝置被組配用以至少部分地基於被施加至該訊號線上的電壓位準而延緩可選擇的異動。
  19. 如請求項第18項之系統,其中該周邊裝置包含有一圖形處理器(GPU)、一十億位元乙太網路卡(GbE)、一小型電腦系統介面(SCSI)、一中央處理器(CPU)、一記憶裝置、一開關、或其等之任意組合。
  20. 如請求項第13項之系統,包含一開關被組配用以透過一通信匯流排接收一節流訊息並且回應於該節流訊息而改變在一訊號線上之電壓。
  21. 一種節流於一電腦系統中在周邊裝置內的反向電力使用之系統,其包含有:一系統管理引擎,包含有:一電力偵測系統;及一機會式緩衝區清空與填寫(OBFF)控制器;一將該OBFF控制器耦接到一周邊裝置的訊號線;一將該OBFF控制器耦接到一第二周邊裝置的通信匯流排;以及一包含代碼的模組,其組配用以指引該系統管理引擎來偵測一電力錯誤並發送一OBFF命令至對該系統為周邊的一裝置用以操作出於對該系統為周邊的該裝置之一局部緩衝器,其中被傳送至對該系統為周邊的該裝置之一訊號引起對該系統為周邊的該裝置回應於一正在接近之局部緩衝區不足而執行一關鍵性中斷,並且回應於該關鍵性中斷而執行從該系統之一主要系統記憶體的一直接記憶體存取。
  22. 如請求項第21項之系統,其中該OBFF命令包含於該訊 號線上一電壓位準內的一改變。
  23. 如請求項第21項之系統,其中該OBFF命令包含於該通信匯流排之上發送的一命令。
  24. 如請求項第21項之系統,其中該通信匯流排為一PCIe匯流排。
TW103132773A 2013-09-26 2014-09-23 節流裝置電力之技術 TWI599875B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/038,347 US9891686B2 (en) 2013-09-26 2013-09-26 Throttling device power

Publications (2)

Publication Number Publication Date
TW201527948A TW201527948A (zh) 2015-07-16
TWI599875B true TWI599875B (zh) 2017-09-21

Family

ID=52692110

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103132773A TWI599875B (zh) 2013-09-26 2014-09-23 節流裝置電力之技術

Country Status (3)

Country Link
US (1) US9891686B2 (zh)
CN (1) CN104516478B (zh)
TW (1) TWI599875B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10144527B2 (en) * 2015-03-25 2018-12-04 Skyfront Corp. Flight controller with generator control
US10496448B2 (en) * 2017-04-01 2019-12-03 Intel Corporation De-centralized load-balancing at processors
US10725532B1 (en) * 2018-04-18 2020-07-28 EMC IP Holding Company LLC Data storage system power shedding for vault
US11789512B2 (en) * 2019-01-08 2023-10-17 International Business Machines Corporation Increased data storage throttling during power failure
JP2021056550A (ja) * 2019-09-26 2021-04-08 キオクシア株式会社 メモリシステム、メモリシステムの制御方法、および情報処理システム
EP4270152A1 (en) * 2022-04-27 2023-11-01 DC Systems B.V. Computer power consumption management based on the state of the power supplying electrical grid

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434562A (en) * 1991-09-06 1995-07-18 Reardon; David C. Method for limiting computer access to peripheral devices
US7340325B2 (en) 2005-08-03 2008-03-04 Texas Instruments Incorporated Priority powerdown system and method for power distribution systems
US7412570B2 (en) * 2005-11-15 2008-08-12 Sun Microsystems, Inc. Small and power-efficient cache that can provide data for background DNA devices while the processor is in a low-power state
JP4252593B2 (ja) 2006-09-19 2009-04-08 株式会社ソニー・コンピュータエンタテインメント オーディオ処理装置、入出力処理装置および情報処理装置
US8832416B2 (en) * 2007-05-24 2014-09-09 International Business Machines Corporation Method and apparatus for instruction completion stall identification in an information handling system
TW200917006A (en) 2007-10-01 2009-04-16 Inventec Corp Apparatus and method for power management
JP4973490B2 (ja) * 2007-12-26 2012-07-11 富士通株式会社 消費電力監視プログラム
US8612998B2 (en) 2010-09-23 2013-12-17 Intel Corporation Coordinating device and application break events for platform power saving
US8495423B2 (en) * 2009-08-11 2013-07-23 International Business Machines Corporation Flash-based memory system with robust backup and restart features and removable modules
US8700925B2 (en) 2009-09-01 2014-04-15 Nvidia Corporation Regulating power using a fuzzy logic control system
US8478451B2 (en) 2009-12-14 2013-07-02 Intel Corporation Method and apparatus for dynamically allocating power in a data center
CA2716646C (en) * 2010-10-14 2020-04-07 Ibm Canada Limited - Ibm Canada Limitee Coordinated approach between middleware application and sub-systems
US10817421B2 (en) * 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent data structures
US20120213118A1 (en) 2011-02-18 2012-08-23 Lindsay Steven B Method and system for network interface controller (nic) address resolution protocol (arp) batching
US8650427B2 (en) 2011-03-31 2014-02-11 Intel Corporation Activity alignment algorithm by masking traffic flows
TW201335739A (zh) 2012-02-29 2013-09-01 Quanta Comp Inc 伺服器系統
US9046570B2 (en) * 2012-08-03 2015-06-02 Freescale Semiconductor, Inc. Method and apparatus for limiting access to an integrated circuit (IC)
US9239601B2 (en) * 2013-04-10 2016-01-19 Dell Products, L.P. Power supply unit (PSU) right-sizing that supports power transients, with mechanism for dynamic curtailment of power transients during a PSU failure
US9223664B1 (en) * 2013-04-22 2015-12-29 Amazon Technologies, Inc. Energy storage for memory protection during power event
US9213633B2 (en) * 2013-04-30 2015-12-15 Seagate Technology Llc Flash translation layer with lower write amplification

Also Published As

Publication number Publication date
CN104516478B (zh) 2017-12-12
CN104516478A (zh) 2015-04-15
TW201527948A (zh) 2015-07-16
US20150089255A1 (en) 2015-03-26
US9891686B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
TWI599875B (zh) 節流裝置電力之技術
EP3242185B1 (en) Server rack power management
US7584375B2 (en) Active state link power management
US7971074B2 (en) Method, system, and apparatus for a core activity detector to facilitate dynamic power management in a distributed system
US8601304B2 (en) Method, apparatus and system to transition system power state of a computer platform
US8549329B2 (en) System power management using memory throttle signal
US8539260B2 (en) Method, apparatus, and system for enabling platform power states
US9390010B2 (en) Cache management
US8806244B1 (en) Systems and methods for energy proportional multiprocessor networks
KR20140025556A (ko) 플랫폼에서 유휴 링크 전력을 감소시키는 방법 및 장치
US20090327773A1 (en) Serial ata (sata) power optimization through automatic deeper power state transition
US20180181186A1 (en) Buffering data from high-speed i/o to enable longer reduced power consumption state residency
US8295290B2 (en) Energy efficient control of data link groups
US10659376B2 (en) Throttling backbone computing regarding completion operations
US20160162421A1 (en) Ltr/obff design scheme for ethernet adapter application
US9292468B2 (en) Performing frequency coordination in a multiprocessor system based on response timing optimization
US12052153B2 (en) Dynamic fine grain link control
US9270555B2 (en) Power mangement techniques for an input/output (I/O) subsystem
US20140258498A1 (en) Implementing an Energy Proportional Network Architecture from Desired Network Criteria
KR20160147453A (ko) 파워게이팅시 도메인간 전환 지연시간 감소 장치 및 방법