TWI590043B - 用於高速串列互連的具有錯誤更正同位元支援之成框技術 - Google Patents

用於高速串列互連的具有錯誤更正同位元支援之成框技術 Download PDF

Info

Publication number
TWI590043B
TWI590043B TW104144490A TW104144490A TWI590043B TW I590043 B TWI590043 B TW I590043B TW 104144490 A TW104144490 A TW 104144490A TW 104144490 A TW104144490 A TW 104144490A TW I590043 B TWI590043 B TW I590043B
Authority
TW
Taiwan
Prior art keywords
message
component
frames
interconnect
header
Prior art date
Application number
TW104144490A
Other languages
English (en)
Other versions
TW201638782A (zh
Inventor
埃胡德 修爾
爾安 賈里
爾發曼 庫曼
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201638782A publication Critical patent/TW201638782A/zh
Application granted granted Critical
Publication of TWI590043B publication Critical patent/TWI590043B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

用於高速串列互連的具有錯誤更正同位元支援之成框技術
本發明的實施例通常關於高速串列互連,並且特別是關於用於高速串列互連的成框技術。
串列互連提供用於將位元流從一個元件傳送到另一個元件的機制。隨著現代計算裝置,高速串列互連通常用於將各種元件通訊地耦接在一起。例如,計算裝置可以經由一或多個高速互連被耦接到多個周邊裝置(例如,顯示器、乙太網路集線器、輔助儲存裝置等)。這種互連的範例是顯示埠(DisplayPort)、霹靂(Thunderbolt)、USB等。
一般來說,高速串列互連提供用於將訊息從一個元件傳送到另一個元件。訊息首先被編碼成數位字組(“符號”)並在發射器側組織成訊框,接著經由互連媒體被傳送到接收器側。接收器接收該訊框,在該訊框中同步 該符號,並解碼該符號。例如,使用現代的高速串列互連的兩種常見成框技術(也被稱為“行代碼”)是64b/66b行代碼和128b/132b行代碼。64b/66b行代碼以廣泛的應用範圍被實現,例如,10G乙太網路、霹靂10G等。128b/132b的行代碼也以廣泛的應用範圍被實現,諸如,例如,USB 3.1。
一般來說,這兩種成框技術包括資料部分(例如,64位元或128位元)和標頭部分(例如,2位元或4位元)。例如,對於64b/66b成框技術,資料部分為64位元並且標頭部分是2位元,而對於128b/132b成框技術,資料部分是128位元並且標頭部分是4位元。標頭部分用於指示該訊框是否是資料訊框或控制訊框,並用以利於訊框的同步。例如,對於64b/66b成框技術,標頭可以是“01”以指示資料訊框以及'10'以指示控制訊框,而對於128b/132b成框技術,標頭可以是“0011”以指示資料訊框以及'1100'以指示控制訊框。作為另一個範例,對於128b/132b成框技術,標頭可以是“0101”以指示資料訊框以及“1010”以指示控制訊框。
如可以理解的,成框方案是理想地“高效”。換句話說,符號的訊框應在必須被輸送的實際訊息之上包含盡可能小的負擔。因此,為了實現具有上述行代碼的錯誤更正,額外的位元(例如,同位位元等)將需要被添加到訊框,從而增加每個訊框的大小並且降低效率。
本發明是關於上述情況。
1000‧‧‧系統
100‧‧‧發射器
110‧‧‧處理器電路
120‧‧‧記憶體單元
200‧‧‧接收器
210‧‧‧處理器電路
220‧‧‧記憶體單元
300‧‧‧互連
400‧‧‧訊框
400-S‧‧‧同步訊框
410‧‧‧標頭訊息元件
420‧‧‧錯誤更正訊息元件
430‧‧‧資料訊息元件
440‧‧‧同步標頭訊息元件
500‧‧‧區塊
501-1‧‧‧資料訊息元件
501-N‧‧‧資料訊息元件
502‧‧‧標頭訊息元件
503‧‧‧錯誤更正訊息元件
600‧‧‧區塊
611-1‧‧‧組合的標頭/資料訊息元件
611-2‧‧‧組合的標頭/資料訊息元件
611-N‧‧‧組合的標頭/資料訊息元件
612‧‧‧錯誤更正訊息元件
700‧‧‧FEC傳輸技術
701‧‧‧訓練狀態
703‧‧‧錯誤更正狀態
800‧‧‧裝置
810‧‧‧處理器電路
820‧‧‧記憶體單元
830‧‧‧互連管理器
832‧‧‧互連元件
834‧‧‧同步元件
836‧‧‧訊框封裝元件
838‧‧‧錯誤更正元件
2000‧‧‧儲存媒體
2002‧‧‧電腦可執行指令
3000‧‧‧裝置
3002‧‧‧通訊介面
3004‧‧‧電路
3006‧‧‧接收器
3008‧‧‧發射器
3010‧‧‧頻率合成器
3011-f‧‧‧天線
3012‧‧‧類比-數位轉換器(ADC)
3014‧‧‧數位-類比轉換器(DAC)
3016‧‧‧實體層(PHY)處理電路
3018‧‧‧媒體存取控制(MAC)處理電路
3020‧‧‧記憶體控制器
3022‧‧‧介面
3024‧‧‧儲存媒體
3026‧‧‧邏輯電路
3028‧‧‧計算平台
3030‧‧‧處理元件
3032‧‧‧其他平台元件
4000‧‧‧系統
4100‧‧‧計算裝置
4111‧‧‧周邊裝置
4112‧‧‧周邊裝置
4116‧‧‧周邊裝置
4120‧‧‧顯示器
4130‧‧‧互連
4140‧‧‧互連
4150‧‧‧通道
4160‧‧‧通道
圖1顯示根據實施例進行通訊的系統。
圖2A和2B顯示根據實施例的行代碼的訊框。
圖3~4顯示根據各種實施例的封裝訊框的區塊。
圖5顯示FEC傳輸技術。
圖6顯示根據實施例的裝置。
圖7顯示根據實施例的電腦可讀媒體。
圖8顯示根據實施例的另一裝置。
圖9顯示根據實施例的又一裝置。
【發明內容及實施方式】
各種實施例一般可以關於對於串列互連的成框技術並且特別是現代高速串列互連。特別是,本發明可以被實現以提供用於高速串列互連資料傳輸的錯誤更正技術。在一些範例中,本發明可以被實現為顯示埠互連的一部分。特別是,本發明可以根據由視頻電子標準協會(VESA)發佈的一或多個標準來實現,諸如,發表於2014年9月15日的顯示埠標準V 1.3。在一些範例中,本發明可以被實現為霹靂互連的一部分。特別是,本發明可以根據由英特爾和/或蘋果發佈的一或多個技術來實現,諸如,霹靂。
一般來說,本發明提供利用128位元的訊框的資料部分、1位元的訊框的標頭部分,以及3位元的錯誤更正訊息(例如,同位位元等)的成框技術。此外,本發明提供一種傳送機制,從而使訊框可被同步。一般來說,訊框可以藉由最初發送包括具有4位元的同步標頭的同步訊框來同步。一旦訊框被同步,被發送的訊框如上所述(例如,1標頭位元、3同位位元,和128資料位元)。
圖1顯示根據本發明用於使用成框技術來發送資料的系統1000的方塊圖。如圖所示,系統1000包括發射器100和接收器200,藉由互連300通訊地耦接。要注意的是,儘管互連300被描繪為有線的,在一些範例中,它可以是無線的。在一些範例中,互連300可以是高速串列互連,諸如,例如,顯示埠、霹靂等。要注意的是,系統被描繪,包括“發送器”和“接收器”。然而,在一些範例中,發射器100可以發送和接收資料並且接收器200可以接收和發送資料。此外,在一些範例中,系統1000可以被實現為單一裝置(例如,可能是在同一殼體等),而在其它實施例;複數個裝置可以被用來實現系統1000。
如圖1所示,發射器100可包括處理器電路110和記憶體單元120,而接收器200可包括處理器電路210和記憶體單元220。
處理器電路110和/或210可以使用任何處理 器或邏輯裝置來實現,諸如複雜指令集電腦(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字組(VLIW)微處理器、x86指令集相容處理器、實現指令集的組合之處理器、多核心處理器(諸如雙核處理器或雙核行動處理器)或任何其它微處理器或中央處理單元(CPU)。處理器電路310也可以被實現為專用處理器,諸如控制器、微控制器、嵌入式處理器、晶片多處理器(CMP)、協同處理器、數位訊號處理器(DSP)、網路處理器、媒體處理器、輸入/輸出(I/O)處理器、媒體存取控制(MAC)處理器、無線基頻處理器、特殊應用積體電路(ASIC)、現場可程式化閘陣列(FPGA)、可程式化邏輯裝置(PLD)等。在一個實施例中,例如,處理器電路310可以實現為通用處理器,諸如由加州聖克拉拉市的英特爾公司製造的處理器。實施例不限於此情境。
在各種實施例中,處理器電路110和/或處理器電路210可以包含或被佈置以通訊地與記憶體單元120和/或220個別地耦接。記憶體單元120和/或220可以使用能夠儲存資料的,包括揮發性和非揮發性記憶體的任何機器可讀或電腦可讀媒體來實現。例如,記憶體單元312可包含唯讀記憶體(ROM)、隨機存取記憶體(RAM)、動態RAM(DRAM)、雙資料率DRAM(DDRAM)、同步DRAM(SDRAM)、靜態RAM(SRAM)、可程式化ROM(PROM)、可抹除可程式化ROM(EPROM)、電可抹除可程式化ROM (EEPROM)、快閃記憶體、聚合物記憶體(如鐵電聚合物記憶體、奧氏記憶體、相變或鐵電記憶體)、矽-氧化物-氮化物-氧化物-矽(SONOS)記憶體、磁卡或光卡,或任何其它類型的適於儲存訊息的媒體。值得注意的是,某些部分的或所有的記憶體單元120和/或220可被個別地包括在與處理器電路110和/或210相同的積體電路。可替代地,某些部分的或所有的記憶體單元120和/或220可以配置在積體電路或其他媒體上,例如硬碟,即處理器電路110和/或210的積體電路的外部。雖然記憶體單元120和220被包含在裝置100和/或200之內或作為其一部分,記憶體單元120和/或220可以是個別裝置100和200的外部。實施例不限於此情境。
一般來說,處理器元件110可以藉由編碼訊息(例如,資料、顯示資料等)經由互連300傳輸到接收器200以產生訊框(例如,參照圖2~4)。處理器元件210可解碼訊框以恢復訊息(例如,資料、顯示資料等)。
圖2A~2B和圖3~4顯示可以被實現以經由互連300發送資料的訊框和訊框封裝方案。例如,發送器100和接收器200可經由互連300藉由編碼和解碼在圖2A~2B和圖3~4中所描繪的訊框中傳輸的符號來傳達資料。一般來說,圖2A描繪包括錯誤更正(“同位”訊息)的單一訊框,而圖2B描繪可在訓練階段期間被使用(參照圖5)以將在該訊框中的符號同步的單一同步訊框。圖 3~4描繪被“封裝”成區塊以提供該訊框錯誤更正的多個訊框。更具體地,圖3~4描繪包含在圖2A中所描繪的訊框中的多個的區塊。
更具體地轉向圖2A,訊框400被顯示。訊框400可以根據本發明的成框技術被產生(例如,藉由發射器100等)。訊框400可以藉由發射器100經由互連300被傳送至接收器200。例如,發射器100的處理器電路110可以產生訊框400經由互連300以進行通訊。在一些範例中,該訊框可包括各種訊息元件以包括訊框的開始和/或結束的指示、錯誤更正訊息的指示,和資料的指示(例如,編碼符號等)。例如,訊框400可包括標頭訊息元件410、錯誤更正訊息元件420,和資料訊息元件430。應當理解,在一些範例中,該訊息元件(例如,410、420、430等)可以被連續地定位在訊框400。
在一些範例中,標頭訊息元件410可以僅使用1位元。標頭訊息元件可被設置為“1”以指示訊框400為控制訊框以及為“0”以指示訊框400為資料訊框。在一些範例中,錯誤更正訊息元件使用3位元。錯誤更正訊息元件可包括“同位”位元以提供機制以更正在接收的訊框中的錯誤。這在下面更詳細地描述。在一些範例中,資料訊息元件可以是128位元。該資料訊息元件可包括或被“編碼”以表示用來傳送訊息或資料的一或多個符號。
更具體地轉向圖2B,同步訊框400-S被描繪。如上所述,在操作期間,同步訊框可被傳達以同步於 經由互連300傳達的訊息(例如,位元流)。換句話說,多個訊框400-S可為了訊框400的同步發送和接收的目的而產生。具體地,發射器100的處理器電路110可以產生和經由互連300傳達同步訊框400-S以同步於經由互連300進行通訊的後續訊框400的開始和結束。如所描繪的,同步訊框400-S可包括可以是4位元的同步標頭訊息元件440,以及可以是128位元的資料訊息元件430。在一些範例中,同步標頭訊息元件440可被設置為“0011”以指示資料訊框以及“1100”以指示控制訊框。在以下參考圖5更詳細地描述此同步訊框在傳輸技術中的使用。
在一些範例中,訊框400可被實現以符合66位元/64位元行編碼。在這樣的範例中,單一標頭位元可以表示兩個符號。更具體地,根據顯示埠協定,控制標頭指示的含義可以是只有64位元是有效的,或發送兩個控制符號,或假定第二部分始終攜帶資料。
更具體地轉向圖3~4,區塊500和600被顯示。根據本發明的成框技術,區塊500和600可被產生(例如,藉由發射器100等)。具體地,發射器100的處理元件110可以藉由組合(被稱為封裝)多個訊框(例如,具有訊框400的格式的多個訊框)成區塊來產生區塊500和/或600。區塊500和/或600可以藉由發射器100經由互連300傳達給接收器200。重要的是需注意,利用區塊(例如,區塊500、區塊600等)提供區塊錯誤更正碼的實現。這些區塊錯誤更正碼可提供前向錯誤更正 (FEC)到在互連300上的資料的傳輸。例如區塊500和/或600可被實現以提供里德所羅門(Reed Solomon)錯誤更正、漢明(Hamming)錯誤更正等。重要的是需注意,該錯誤更正訊息元件(例如,訊息元件420)被移動到該區塊的後面。更具體地,同位位元(例如,如在錯誤更正訊息元件中指示地)在區塊的結尾被引入。因此,該同位位元的單一位元410可以被用於判斷在資料訊息元件中的資料(例如,資料訊息元件430等)是否被正確地接收。
在一些範例中,區塊500和/或600可以在GF(28)上實現著名的RS(198,194)里德-所羅門(RS)錯誤更正方案。換句話說,區塊500和/或600各可以包含8位元的198個符號,其中194個符號是資料符號(例如,在資料訊息元件430中指示的)以及4個符號是同位符號(例如,在錯誤更正訊息元件410中指示的)。
更具體地轉向圖3,區塊500被描繪。如圖所示,區塊500包含多個資料訊息元件501-a,其中“a”是正整數。例如,區塊500被描繪包括資料訊息元件501-1、501-2至501-N,其中N是正整數(例如,3、9、12、15、50等)。此外,區塊500包括標頭訊息元件502和錯誤更正訊息元件503。一般來說,區塊500包括在多個(例如,N)訊框中指示的訊息。更具體地,資料訊息元件501-a可包括或“編碼”以表示用來傳送訊息或資料的一或多個符號。在一些範例中,資料訊息元件可以是128位元。此外,在一些範例中,資料訊息元件中的一個501-a 可以對應於訊框400的資料訊息元件430。
標頭訊息元件502可以是N位元,其中N對應於區塊500中資料訊息元件501-N的數目。標頭位元的每一個可以被配置以指示資料訊息元件501-a的對應的一個是否為控制訊框或資料訊框。錯誤更正訊息元件503可以是3xN位元。例如,如果有三個(3)資料訊息元件501-a(例如,N=3),則錯誤更正訊息元件503可以是9位元。錯誤更正訊息元件503可包括“同位”位元以提供用以更正在接收的訊框(例如,區塊碼、漢明碼、里德所羅門碼等)中的錯誤的機制。
更具體地轉向圖4,區塊600被描繪。如圖所示,區塊600包括多個組合的標頭/資料訊息元件611-a,其中“a”是正整數。例如,區塊600被描繪包括組合的標頭/資料訊息元件611-1、611-2至611-N,其中N是正整數(例如,3、9、12、15、50等)。此外,區塊600包括錯誤更正訊息元件612。在一般情況下,區塊600包括多個(例如,N)訊框中指示的訊息。更具體地,合併的標頭/資料訊息元件611-a可包括或“編碼”以表示用於傳遞訊息或資料的一或多個符號,以及標頭以指示該符號是否對應於控制訊框或資料訊框。在一些範例中,組合的標頭/資料訊息元件可以是129位元。尤其是,組合的標頭/資料訊息元件611-a可包括第一標頭位元和128資料位元。此外,在一些實施例中,資料訊息元件501-a中的一個可以對應於訊框400的標頭訊息元件410和資料訊息元件 430。
錯誤更正訊息元件612可以是3xN位元。例如,如果有三個(3)資料訊息元件611-a(例如,N=3),則錯誤更正訊息元件612可以是9位元。錯誤更正訊息元件612可包括“同位”位元以提供用以更正在接收的訊框(例如,區塊碼、漢明碼、里德所羅門碼等)中的錯誤的機制。
圖5顯示根據本發明配置的FEC傳輸技術700的流程圖。技術700可以由系統1000來實現,以經由互連300提供FEC通訊。特別是,發射器100和接收器200可實現技術700。
一般來說,技術700可包括同步(“訓練”)狀態701和錯誤更正狀態703。在操作期間,訓練狀態701可以被實現以將位元流對準或同步,而錯誤更正狀態703可被實現以使用如本文所述的錯誤更正方案進行通訊。例如,在訓練狀態701期間,同步訊框400-S可經由互連300進行通訊而在錯誤更正狀態703期間,訊框400可經由互連300進行通訊。更具體地,技術700可以使用成框格式(例如,基於同步訊框400-S)開始在訓練狀態來使訊框同步和通道對齊(例如,支援超過一個通道的聚合的互連,如顯示埠、乙太網和其它互連,例如,那些需在不同通道之間的延遲同步以在資料流合併期間補償)。一旦訊框被同步,技術700使用本文描述的成框格式以實現FEC。
技術700可以開始於步驟7.1。在步驟7.1,發射器可以產生一或多個同步訊框400-S。特別是,發射器100的處理器電路110可以產生同步訊框400-S。如上所述,同步訊框(例如,400-S)可包括同步標頭訊息元件440。繼續到步驟7.2,同步訊框400-S可經由互連300進行通訊。例如,發射器100的處理器電路110可以使同步訊框400-S經由互連300進行通訊。應當理解的是,在步驟7.1產生和在步驟7.2傳送的同步訊框的數目400-S可以取決於實現。
一般來說,步驟7.1和7.2可以被稱為訓練狀態701。繼續到步驟7.3,基於同步訊框400-S的同步標頭訊息元件440,接收器200可同步經由互連300傳遞的資料(例如,位元流)。在一些範例中,發射器100可以藉由經由互連300與已知的訊息元件進行通訊來指示接收器200,該技術是從訓練狀態701轉換到錯誤保護狀態703。例如,一些實施例中,發射器100的處理器電路110可產生包括具有已知邏輯值和單一編碼符號的4位元標頭的轉換訊息元件,以指示從訓練狀態701(例如,步驟7.1和7.2)到錯誤保護狀態703的轉換。例如,標頭可以具有邏輯值'0000'或'1111'以指示從訓練狀態701到錯誤保護狀態703的轉換。發射器100可以經由互連300將轉換訊息元件傳遞至接收器200。
值得注意的是,在發射器100從訓練狀態701切換到錯誤保護狀態703時,足夠的同步訊框400-S應已 藉由互連300傳遞,以使接收器200已對準接收的訊框的符號,以確保轉換訊息元件的標頭正確地由接收器200解譯。
從訓練狀態701轉換到錯誤更正狀態703,技術700可以繼續至步驟7.4。在步驟7.4,發射器100可以產生區塊,例如,區塊500和/或600之一。如上所述,該些區塊可包括多個封裝訊框。換句話說,這些區塊可包括包含編碼的符號,以及錯誤更正訊息(例如,同位位元等)的指示的訊息元件。繼續到步驟7.5中,區塊500和/或600可以經由互連300進行通訊。例如,發送器100的處理器電路110可以產生區塊500和/或600,並導致區塊500和/或600經由互連300傳遞到接收器200。
繼續到步驟7.6,接收器200可以從區塊500和/或600解碼該符號,並且可以用區塊(例如,503、612等)的錯誤更正訊息元件來驗證接收的資料(例如,應用FEC)。例如,接收器200的電路210可基於區塊的錯誤更正訊息元件來判斷在區塊的資料訊息元件中所指示的符號是否被正確地被接收。
在操作期間,如果檢測到錯誤(例如,由於高雜訊程度等),一側(例如,發射器、接收器等)可轉換到訓練狀態701。這將導致另一側(“鏈路夥伴”)也檢測錯誤並藉由切換到訓練狀態701反應。
圖6顯示裝置800的方塊圖。一般來說,裝置800可被配置以經由使用本發明的成框技術(例如,技 術700)的高速串列互連進行通訊。在一些範例中,裝置800可以藉由發射器100和/或接收器200來實現。裝置可包括處理器電路810(例如,處理器電路110、210等)和記憶體單元820(例如,記憶體單元120、220等)。另外,裝置800可包括互連管理器元件830。互連管理器元件830可以被實現為邏輯和/或處理器電路810的特性和/或作為儲存在記憶體單元820並可由處理器電路810執行的指令。
互連管理器830可包括互連元件832、同步元件834、訊框封裝元件836,以及錯誤更正元件838。
互連元件832可包含邏輯、電路和/或指令(例如,能夠由處理器電路810執行的指令),以可操作地連接到互連300。特別地,互連元件832可以是將裝置800通訊地耦接到互連300的介面。
同步元件834可包含邏輯、電路和/或指令(例如,能夠由處理器電路810執行的指令),以使裝置800用以產生若干同步訊框(例如,同步訊框400-S)並用以發送控制訊號到互連元件832,以使互連元件832經由互連300與同步訊框400-S進行通訊。此外,同步元件834可被配置以基於標頭訊息元件來判斷順序或同步藉由互連元件832經由互連300接收的位元流。例如,同步元件834可以被配置以基於該區塊的標頭訊息元件來判斷符號的起始和結束位元(例如,指示在資料訊息元件等中)。
訊框封裝元件836可包含邏輯、電路和/或指令(例如,能夠由處理器電路810執行的指令)來產生區塊500和/或600,並發送控制訊號到互連元件832以使互連元件832經由互連300以傳輸區塊。此外,訊框封裝元件836可被配置以分解經由互連830藉由互連元件832接收的區塊以解碼區塊的符號(例如,如在資料訊息元件等指示的)。
錯誤更正元件838可包含邏輯、電路和/或指令(例如,能夠由處理器電路810執行的指令),以基於在錯誤更正訊息元件中指示的訊息來判斷接收的符號是否正確(例如,正確地接收等)。具體地,錯誤更正元件838可以被配置以判斷來自錯誤更正訊息元件(例如,502、612等)的同位位元(例如,錯誤更正碼等),並用以應用FEC方案到在資料訊息元件中的訊息。
圖7顯示儲存媒體2000的實施例。儲存媒體2000可包含一種製品。在一些範例中,儲存媒體2000可包括任何非暫態電腦可讀媒體或機器可讀媒體,諸如光、磁或半導體儲存。儲存媒體2000可以儲存各種類型的電腦可執行指令,例如,2002。例如,儲存媒體2000可儲存各種類型的電腦可執行指令來實現技術700。
電腦可讀或機器可讀儲存媒體的範例可包括能夠儲存電子資料的任何有形媒體,包括揮發性記憶體或非揮發性記憶體、可移除或不可移除記憶體、可抹除或不可抹除記憶體、可寫或可重寫記憶體等。電腦可執行指令 的範例可包括任何合適類型的代碼,諸如源代碼、編譯代碼、解譯代碼、可執行代碼、靜態代碼、動態代碼、物件導向代碼、可視代碼等。這些範例並不侷限於此情境。
圖8顯示可實現圖1的裝置100或200、或其任何部分、或圖6的裝置800、或其任何部分中的一或多個的裝置3000的實施例。如圖8所示,裝置300可包括儲存媒體3024。儲存媒體3024可包含任何非暫態電腦可讀儲存媒體或機器可讀儲存媒體,諸如光、磁或半導體儲存媒體。在各種實施例中,儲存媒體3024可包含一種製品。在一些實施例中,儲存媒體3024可以儲存電腦可執行指令,諸如,用以實現關於發射器100、接收器200、裝置800和/或儲存媒體2000描述的一或多個操作的電腦可執行指令。電腦可讀儲存媒體或機器可讀儲存媒體的範例可包括能夠儲存電子資料的任何有形媒體,包括揮發性記憶體或非揮發性記憶體、可移除或不可移除記憶體、可抹除或不可抹除記憶體、可寫或可重寫記憶體等。電腦可執行指令的範例可包括任何合適類型的代碼,諸如源代碼、編譯代碼、解譯代碼、可執行代碼、靜態代碼、動態代碼、物件導向代碼、可視代碼等。這些範例並不侷限於此情境。
在各種實施例中,裝置3000可包含邏輯電路3026。邏輯電路3026可包括實體電路來執行針對發射器100、接收器200和/或裝置800描述的操作。在一些範例中,邏輯電路3026可實現邏輯以執行技術700。如圖8 所示,裝置3000可包括通訊介面3002、電路3004以及計算平台3028,雖然實施例並不限於此配置。
裝置3000可實現一或多個裝置100、200和/或800、儲存媒體3024和/或在單一計算實體,如完全在單一裝置內的邏輯電路3026的一些或全部結構和/或操作。可替換地,裝置3000可以使用分散式系統架構,諸如使用者端-伺服器架構、3層式架構、N層式架構、緊密耦接或集群架構、對等架構、主從式架構、共享資料庫架構和其他類型的分散式系統來分配一或多個裝置100、200和/或800、儲存媒體3024和/或橫跨多個計算實體的邏輯電路3026的結構和/或操作的一部分。實施例不限於此情境。
在各種實施例中,通訊介面3002可包括適於根據一或多個通訊標準協定,如無線行動寬頻技術,在一或多個有線或無線介面上發送和接收通訊訊息的元件或元件的組合。例如,各種實施例可以根據一或多種第三代合作夥伴計劃(3GPP)、3GPP長期演進(LTE)和/或3GPP LTE進階(LTE-A)技術和/或標準,包括其修訂、後代和變體而關於藉由通訊介面3002在一或多個無線連接上的傳輸和/或接收。各種實施例可以額外地或替代地根據一或多種行動通訊的全球系統(GSM)/GSM增強型資料速率演進(EDGE)、通用行動電信系統(UMTS)/高速封包存取(HSPA)和/或具有通用封包無線電服務(GPRS)系統的GSM(GSM/GPRS)技術和/或標準, 包括其修訂、後代和變體而關於傳輸。
無線行動寬頻技術和/或標準的範例也可包括,但不限於,任何電子電機工程師協會(IEEE)802.16無線寬頻標準,如IEEE 802.16m和/或802.16p、國際行動電信進階(IMT-ADV)、全球互聯微波存取(WiMAX)和/或WiMAX II、碼分多重存取(CDMA)2000(例如,CDMA2000 1xRTT、CDMA2000 EV-DO、CDMA EV-DV等)、高性能無線電城域網路(HIPERMAN)、無線寬頻(WiBro)、高速下行鏈路封包存取(HSDPA)、高速正交頻分多工(OFDM)封包存取(HSOPA)、高速上行鏈路封包存取(HSUPA)技術和/或標準,包括其修訂、後代和變體。
一些實施例可以額外地或替代地根據其它無線通訊技術和/或標準關於無線通訊。可在各種實施例中使用的其他無線通訊技術和/或標準的範例可包括,但不限於,其他IEEE無線通訊標準,如IEEE 802.11、IEEE 802.11a、IEEE 802.11b、IEEE 802.11g、IEEE 802.11n、IEEE 802.11u、IEEE 802.11ac、IEEE 802.11ad、IEEE 802.11af和/或IEEE 802.11ah標準、由IEEE 802.11高效率WLAN(HEW)研究組開發的高效率Wi-Fi標準、Wi-Fi聯盟(WFA)無線通訊標準,如Wi-Fi、Wi-Fi直連、Wi-Fi直連服務、無線千兆位元(WiGig)、WiGig顯示擴展(WDE)、WiGig匯流排擴展(WBE)、WiGig串列擴展(WSE)標準和/或由WFA鄰居意識網路(NAN)任 務組開發的標準、機器類型的通訊(MTC)標準,如那些體現在3GPP技術報告(TR)23.887、3GPP技術規範(TS)22.368、和/或3GPP TS 23.682和/或近場通訊(NFC)標準,如由NFC論壇制定的標準,包括任何上述的任何修訂、後代和/或變體。實施例並不侷限於這些範例。
除了在一或多個無線連接上傳輸和/或接收,各種實施例可以關於經由一或多個有線通訊媒體在一或多個有線連接上藉由通訊介面3002傳輸和/或接收。有線通訊媒體的範例可包括電線、電纜、金屬引線、印刷電路板(PCB)、背板、交換結構、半導體材料、雙絞線、同軸電纜、光纖等。實施例不限於此情境。
作為一個範例,通訊介面3002可以是具有一或多個RF收發器的無線電介面(例如,射頻無線電介面)。作為RF介面,通訊介面3002可包括元件或元件的組合,其適用於發射和/或接收單載波或多載波調變訊號(例如,包括互補碼鍵控(CCK)、正交頻分多工(OFDM)和/或單載波頻分多重存取(SC-FDMA)符號),儘管實施例不限於任何特定的無線介面或調變方案。通訊介面3002可包括,例如,接收器3006和發射器3008。接收器3006和發射器3008可以一起被視為是收發器並且可適於在如上所述的無線和/或有線通訊介面上通訊。作為無線電介面,該通訊介面3002也可包括頻率合成器3010。作為無線電介面,通訊介面3002可包括偏壓 控制、晶體振盪器和/或一或多個天線3011-f。在另一個實施例中,作為無線電介面,通訊介面3002可以根據需要使用外部壓控振盪器(VCO)、表面聲波濾波器、中頻(IF)濾波器和/或RF濾波器。由於各種潛在的RF介面設計,其廣闊的描述被省略。
電路3004可與通訊介面3002進行通訊以處理、接收和/或傳輸訊號。電路3004可包括類比-數位轉換器(ADC)3012和數位-類比轉換器(DAC)3014。在通訊介面3002實現為無線電介面的一些實施例中,ADC 3012可以用於向下轉換接收的訊號並且DAC 3014可用於向上轉換用於傳輸的訊號。電路3004可包括用於處理個別接收/發送訊號的PHY鏈路層的基頻或實體層(PHY)處理電路3016。電路3004可包括,例如,用於MAC/資料鏈路層處理的媒體存取控制(MAC)處理電路3018。電路3004可包括用於與MAC處理電路3018和/或計算平台3028通訊的記憶體控制器3020,例如,經由一或多個介面3022。
在一些實施例中,PHY處理電路3016可包括訊框結構和/或檢測模組,結合額外的電路,諸如緩衝記憶體,以建構和/或解構通訊訊框。替代地或額外地,MAC處理電路3018可以共享用於某些這些功能的處理或獨立於PHY處理電路3016執行這些處理。在一些實施例中,MAC和PHY處理也可以整合到單一電路中。
計算平台3028可提供用於裝置3000的計算 功能。如圖所示,計算平台3028可包括處理元件3030。此外,或可選的電路3004,裝置3000可以使用處理元件3030執行用於一或多個裝置100、200和/或800、儲存媒體3024、邏輯電路3026的處理操作或邏輯。
處理元件3030(和/或PHY 3016和/或MAC 3018)可包括各種硬體元件、軟體元件或兩者的組合。硬體元件的範例可包括裝置、邏輯裝置、元件、處理器、微處理器、電路、處理器電路、電路元件(例如,電晶體、電阻器、電容器、電感器等)、積體電路、特殊應用積體電路(ASIC)、可程式化邏輯裝置(PLD)、數位訊號處理器(DSP)、現場可程式化閘陣列(FPGA)、記憶體單元、邏輯閘、暫存器、半導體裝置、晶片、微晶片、晶片組等。軟體元件的範例可包括軟體元件、程式、應用程式、電腦程式、應用程式、系統程式、軟體開發程式、機器程式、作業系統軟體、中介軟體、韌體、軟體模組、常式、子常式、函數、方法、程序、軟體介面、應用程式介面(API)、指令集、計算代碼、電腦代碼、代碼段、電腦代碼段、字組、值、符號,或其任意組合。判斷實施例是否使用硬體元件和/或軟體元件來實現可以根據任何數量的因素,如所希望的計算速率、功率程度、耐熱性、處理週期餘裕、輸入資料速率、輸出資料速率、記憶體資源、資料匯流排速度以及其它設計或性能約束,如給定實現所需。
計算平台3028可進一步包括其他平台元件 3032。其它平台元件3032包括通用計算元件,諸如一或多個處理器、多核心處理器、協同處理器、記憶體單元、晶片組、控制器、周邊裝置、介面、振盪器、計時裝置、視頻卡、音頻卡、多媒體輸入/輸出(I/O)元件(例如,數位顯示器)、電源供應器等。記憶體單元的範例可包括但不限於以一或多個較高速度儲存單元的形式的各種類型的電腦可讀和機器可讀儲存媒體,諸如唯讀記憶體(ROM)、隨機存取記憶體(RAM)、動態RAM(DRAM)、雙資料率DRAM(DDRAM)、同步DRAM(SDRAM)、靜態RAM(SRAM)、可程式化ROM(PROM)、可抹除可程式化ROM(EPROM)、電可抹除可程式化ROM(EEPROM)、快閃記憶體、聚合物記憶體,如鐵電聚合物記憶體、奧氏記憶體、相變或鐵電記憶體、矽-氧化物-氮化物-氧化物-矽(SONOS)記憶體、磁卡或光卡、裝置的陣列,諸如獨立磁碟冗餘陣列(RAID)硬碟、固態記憶體裝置(例如,USB記憶體、固態硬碟(SSD))和適於儲存訊息的任何其它類型的儲存媒體。
裝置3000可以是,例如,極致行動裝置、行動裝置、固定裝置、機器對機器(M2M)裝置、個人數位助理(PDA)、行動計算裝置、智慧手機、電話、數位電話、蜂巢式電話、數位相機或攝影機、使用者裝置、電子書閱讀器、手機、單向呼叫器、雙向呼叫器、簡訊裝置、電腦、個人電腦(PC)、桌上型電腦、膝上型電腦、筆記 型電腦、小筆電、手持式電腦、平板電腦、伺服器、伺服器陣列或伺服器場、web伺服器、網路伺服器、網際網路伺服器、工作站、微型電腦、主訊框電腦、超級電腦、網路裝置、web裝置、分散式計算系統、多處理器系統、基於處理器的系統、消費電子產品、可程式化消費電子產品、遊戲裝置、顯示器、電視、數位電視、機上盒、無線存取點、基地台、節點B、eNB、PDN-GW、TW AG、eDPG、用戶站、行動用戶中心、無線電網路控制器、路由器、集線器、閘道器、橋接器、交換機、機器,或其組合。因此,本文描述的裝置3000的功能和/或具體配置,在裝置3000的各種實施例中可以被包括或省略,如適於所希望的。
裝置3000的實施例可以使用單一輸入單一輸出(SISO)架構來實現。然而,某些實現可包括使用波束形成或分區多重存取(SDMA)和/或使用MIMO通訊技術的自適應天線技術用於傳輸和/或接收的多個天線(例如,天線3011-f)。
裝置3000的元件和特徵可以使用獨立電路、特殊應用積體電路(ASIC)、邏輯閘和/或單晶片架構的任何組合來實現。此外,裝置3000的特徵可以使用微控制器、可程式化邏輯陣列和/或微處理器或前述適當的任何組合來實現。應注意的是,硬體、韌體和/或軟體元件可以共同地或單獨地在此稱為“邏輯”或“電路”。
應理解的是,顯示於圖8的方塊圖中的示範 性裝置3000可以表示許多潛在實現的一種功能描述性範例。因此,在附圖中所描繪的區塊功能的分割、省略或包括並非推斷用於實現這些功能的硬體元件、電路、軟體和/或元件將在實施例中必然被分割、省略或包括。
圖9顯示包括計算裝置4100的範例系統4000。系統可以是系統1000的示範性實現。此外,計算裝置4100可以是裝置100、裝置200和/或裝置800的示範性實現。作為範例,計算裝置4100可以是行動電話、智慧手機、平板電腦、筆記型電腦、小筆電、或極致行動電腦,或其它手持式裝置。計算裝置4100被描繪可操作地和/或通訊地藉由互連4130耦接到周邊裝置4111~4116和顯示器4120。
周邊裝置4111~4116可以是任何各種計算裝置,諸如,例如,資料儲存裝置、媒體存取裝置(例如,光碟機等)、互連集線器、網路介面卡等。計算裝置4100可以經由互連4130可操作地連接到周邊裝置4111~4116。特別是,計算裝置4100可以被配置以如上述經由互連4130與周邊裝置進行通訊(例如,發送資料流、音頻流,和/或視頻流等)。例如,計算裝置可實現關於圖5描述的技術700。
顯示器4120的範例可包括電視、監視器、投影儀,以及電腦螢幕。在一個實施例中,例如,顯示器4004可以由液晶顯示器(LCD)、發光二極管(LED)或其它類型的合適視覺介面來實現。顯示器4120可包括, 例如,觸敏顯示螢幕(“觸控螢幕”)。在一些實現中,顯示器4120可包括一或多個薄膜電晶體(TFT)LCD,其包括嵌入式電晶體。顯示器可以經由互連4140可操作地耦接到周邊裝置中的一個。在一些實施例中,互連4130和4140可以是不同的(例如,霹靂(Thunderbolt)和顯示埠(DisplayPort))。在一些範例中,互連4130和4140可以是相同的。然而,實施例並不限於這些範例。
在一些範例中,一或多個周邊裝置可以如本文所述被配置以接收資料流並且如本文所述也發送資料流。此外,周邊裝置可以被配置以經由第一互連接收資料流並且經由第二互連傳輸資料流。例如周邊4116被描繪經由互連4130與計算裝置4100進行通訊,並經由互連4140與顯示器4120進行通訊。例如,這可以藉由針對位元流的一部分(例如,資料)利用互連4130(例如,PCI-E通道等)的通道4150並且針對位元流的其他部分(例如,顯示資料)利用互連4140的另一通道4160(例如,顯示埠通道等)來推動。
各種實施例可使用硬體元件、軟體元件或兩者的組合來實現。硬體元件的範例可包括處理器、微處理器、電路、電路元件(例如,電晶體、電阻器、電容器、電感器等)、積體電路、特殊應用積體電路(ASIC)、可程式化邏輯裝置(PLD)、數位訊號處理器(DSP)、現場可程式化閘陣列(FPGA)、邏輯閘、暫存器、半導體裝置、晶片、微晶片、晶片組等。軟體的範例可包括軟 體元件、程式、應用程式、電腦程式、應用程式、系統程式、機器程式、作業系統軟體、中介軟體、韌體、軟體模組、常式、子常式、函數、方法、程序、軟體介面、應用程式介面(API)、指令集、計算代碼、電腦代碼、代碼段、電腦代碼段、字組、值、符號,或其任意組合。判斷實施例是否使用硬體元件和/或軟體元件來實現可以根據任何數量的因素,如所希望的計算速率、功率程度、耐熱性、處理週期餘裕、輸入資料速率、輸出資料速率、記憶體資源、資料匯流排速度以及其它設計或性能約束而變化。
至少一個實施例的一或多個觀點可以由儲存在代表處理器內的各種邏輯的機器可讀媒體上的代表指令來實現,其中,當由機器讀取時,致使該機器用以製造邏輯以執行本文描述的技術。這樣的表示,被稱為“IP核心”,可以被儲存在有形的機器可讀媒體並且供給到各種客戶或生產設施以載入到實際上製造邏輯或處理器的製造機器。一些實施例可以被實現,例如,使用可以儲存指令或者一組指令的機器可讀媒體或製品,如果由機器執行,可使機器用以執行根據實施例的方法和/或操作。這樣的機器可包括,例如,任何合適的處理平台、計算平台、計算裝置、處理裝置、計算系統、處理系統、電腦、處理器等,並且可以使用任何適當的硬體和/或軟體組合來實現。機器可讀媒體或製品可包括,例如,任何合適類型的記憶體單元、記憶體裝置、記憶體製品、記憶體媒體、儲 存裝置、儲存製品、儲存媒體和/或儲存單元,例如,記憶體、可移除的或不可移除媒體、可抹除或不可抹除媒體、可寫或可重寫媒體、數位或類比媒體、硬碟、軟碟、唯讀光碟(CD-ROM)、可寫入光碟(CD-R)、可重寫光碟(CD-RW)、光碟、磁媒體、磁光媒體、可移除記憶卡或碟、各種類型的數位多功能光碟(DVD)、磁帶,盒式磁帶等。該指令可包括使用任何合適的高階、低階、物件導向、可視、編譯和/或解譯的程式化語言實現的任何合適類型的代碼,諸如源代碼、編譯代碼、解譯代碼、可執行代碼、靜態代碼、動態代碼、加密代碼等。
一些實施例可使用表述“一個實施例”或“實施例”以及其衍生來描述。這些用語意味著與實施例相關描述的特定特徵、結構或特性被包括在至少一個實施例中。在說明書各處中用語“在一個實施例中”的出現不一定全部指的是同一實施例。此外,一些實施例可以使用表述“耦接”和“連接”以及其衍生來描述。這些用語不一定是意於作為彼此的同義詞。例如,一些實施例可使用用語“連接”和/或“耦接”來描述以表示兩個或多個元件彼此直接實體或電性接觸。然而,用語“耦接”也可以指兩個或多個元件沒有彼此直接接觸,但仍協同操作或彼此互動。此外,來自不同實施例的觀點或元件可以被組合。
需要強調的是,本發明的摘要被提供以允許讀者快速地查明本技術揭露的本質。該摘要的提出係基於理解該摘要不會被用來解讀或限制申請專利範圍的範圍或 含義。另外,在前述詳細說明中,可以看出,各種特徵在單一實施例中被組合在一起,用於簡化本發明的目的。這種揭露方法不應被解讀為反映所請實施例比在每個申請專利範圍中明確陳述的需要更多特徵的意圖。相反地,如以下申請專利範圍所反映的,發明申請標的在於少於單一揭露實施例的所有特徵。因此,下面的申請專利範圍由此被結合到詳細說明中,每個申請專利範圍獨立地作為單獨實施例。在所附的申請專利範圍中,用語“包括”以及“其中”被用作純英語分別為用語“包含”和“其中”的等同物。此外,用語“第一”、“第二”、“第三”等只被用作標記,並且不意於強加數值要求於其物件。
以上所描述的包括所揭露架構的範例。當然,不可能描述元件和/或方法的每個可想像的組合,但本領域通常技術人員可理解許多進一步的組合和置換是可能的。因此,該新穎架構意於涵蓋落入所附申請專利範圍的精神和範圍內的所有此類變更、修改和變化。詳細揭露現在轉向用以提供關於進一步實施例的範例。下面提供的範例並不意於進行限制。
範例1. 一種裝置,其包含:處理器電路;以及互連管理器元件,其用於藉由該處理器電路執行,該互連管理器元件包含:訊框封裝元件,其用以產生區塊,該區塊包含複數個訊框,該複數個訊框各包含標頭訊息元件、錯誤更正訊息元件和資料訊息元件;以及互連元件,其用以經由串列互連以傳輸該區塊。
範例2. 如範例1的裝置,該互連管理器元件包含同步元件,以產生一或多個同步訊框,該等同步訊框各包含同步標頭訊息元件和資料訊息元件,該互連元件用以經由該串列互連以傳輸該等同步訊框以將該區塊中的該複數個訊框同步。
範例3. 如範例2的裝置,該互連管理器元件用以在傳輸該區塊之前,經由該串列互連傳輸該等同步訊框,以將該區塊中的該複數個訊框同步。
範例4. 如範例1的裝置,該訊框封裝元件用以產生包含複數個組合資料和標頭訊息元件和同位訊息元件的該區塊,該等組合資料和標頭訊息元件各用以包含該等標頭訊息元件之一和該等資料訊息元件之相應的一個,該同位訊息元件用以包含該複數個錯誤更正訊息元件。
範例5. 如範例1的裝置,該訊框封裝元件用以產生包含同位訊息元件和組合標頭訊息元件的該區塊,該組合標頭訊息元件用以包含該複數個標頭訊息元件和該複數個同位訊息元件以包含該複數個錯誤更正訊息元件。
範例6. 如範例1的裝置,該等標頭訊息元件各用以包含該等訊框是否對應於資料訊框或控制訊框的指示。
範例7. 如範例6的裝置,該等同步標頭訊息元件各用以包含該等同步訊框是否對應於資料訊框或控制訊框的指示。
範例8. 如範例1的裝置,該等標頭訊息元件 各用以包含一個位元。
範例9. 如範例1的裝置,該等標頭訊息元件各用以包含四個位元。
範例10. 如範例1的裝置,該等錯誤更正訊息元件各用以包含對應於該資料訊息元件的同位訊息的指示。
範例11. 如範例1的裝置,該等錯誤更正訊息元件各用以包含三個位元。
範例12. 如範例1的裝置,該等資料訊息元件各用以包含編碼符號的指示。
範例13. 如範例1的裝置,該資料訊息元件用以包含128位元。
範例14. 如範例1的裝置,該串列互連用以包含顯示埠(DisplayPort)互連、霹靂(Thunderbolt)互連或小型顯示埠互連。
範例15. 一種裝置,其包含:處理器電路;以及互連管理器元件,其用於藉由該處理器電路執行,該互連管理器元件包含:互連元件,其用以經由串列互連接收區塊,該區塊包含複數個訊框,該複數個訊框各包含標頭訊息元件、錯誤更正訊息元件和資料訊息元件,該資料訊息元件包含編碼符號的指示以及該錯誤更正訊息元件用以包含對應於該編碼符號的同位訊息的指示;以及錯誤更正元件,其用以部分根據該同位訊息來判斷該編碼符號是否被正確地接收。
範例16.如範例15的裝置,該互連元件用以接收一或多個同步訊框,該等同步訊框各包含同步標頭訊息元件和資料訊息元件,該互連管理器元件包含同步元件以基於該等同步訊框將該區塊的該複數個訊框同步化。
範例17.如範例16的裝置,該等標頭訊息元件各用以包含該等訊框是否對應於資料訊框或控制訊框的指示,該等同步標頭訊息元件各用以包含該等同步訊框是否對應於資料訊框或控制訊框的指示。
範例18.如範例17的裝置,該等標頭訊息元件各用以包含一個位元,以及該等同步標頭訊息元件各用以包含四個位元。
範例19.如範例15的裝置,該區塊包含複數個組合資料和標頭訊息元件和同位訊息元件,該等組合資料和標頭訊息元件各用以包含該等標頭訊息元件之一和該等資料訊息元件之相應的一個,該同位訊息元件用以包含該複數個錯誤更正訊息元件。
範例20.如範例15的裝置,該區塊包含同位訊息元件和組合標頭訊息元件,該等組合標頭訊息元件用以包含該複數個標頭訊息元件和該同位訊息元件以包含該複數個錯誤更正訊息元件。
範例21.如範例15的裝置,該等錯誤更正訊息元件各用以包含三個位元。
範例22.如範例15的裝置,該資料訊息元件用以包含128位元。
範例23.如範例15的裝置,該串列互連用以包含顯示埠(DisplayPort)互連、霹靂(Thunderbolt)互連或小型顯示埠互連。
範例24.如範例15的裝置,包含顯示器和可由該處理器電路執行的顯示器元件,該顯示器元件用以基於該等編碼符號發送控制訊號到該顯示器。
範例25.至少一種機器可讀儲存媒體,其包含指令,當由系統執行該指令時,導致該系統用以:產生區塊,該區塊包含複數個訊框,該複數個訊框各包含標頭訊息元件、錯誤更正訊息元件和資料訊息元件;以及經由串列互連傳輸該區塊。
範例26.如範例25的至少一種機器可讀儲存媒體,其包含指令,當由系統執行該指令時,導致該系統用以:產生一或多個同步訊框,該等同步訊框各包含同步標頭訊息元件和資料訊息元件;以及經由該串列互連傳輸該等同步訊框以將該區塊中的該複數個訊框同步。
範例27.如範例26的至少一種機器可讀儲存媒體,其包含指令,當由系統執行該指令時,導致該系統用以在傳輸該區塊之前,經由該串列互連傳輸該等同步訊框,以將該區塊中的該複數個訊框同步。
範例28.如範例25的至少一種機器可讀儲存媒體,其包含指令,當由系統執行該指令時,導致該系統用以產生包含複數個組合資料和標頭訊息元件和同位訊息元件的該區塊,該等組合資料和標頭訊息元件各用以包含 該等標頭訊息元件之一和該等資料訊息元件之相應的一個,該同位訊息元件用以包含該複數個錯誤更正訊息元件。
範例29.如範例25的至少一種機器可讀儲存媒體,其包含指令,當由系統執行該指令時,導致該系統用以產生包含同位訊息元件和組合標頭訊息元件的該區塊,該組合標頭訊息元件用以包含該複數個標頭訊息元件和該同位訊息元件以包含該複數個錯誤更正訊息元件。
範例30.如範例25的至少一種機器可讀儲存媒體,該等標頭訊息元件各用以包含該等訊框是否對應於資料訊框或控制訊框的指示。
範例31.如範例30的至少一種機器可讀儲存媒體,該等同步標頭訊息元件各用以包含該等同步訊框是否對應於資料訊框或控制訊框的指示。
範例32.如範例25的至少一種機器可讀儲存媒體,該等標頭訊息元件各用以包含一個位元。
範例33.如範例25的至少一種機器可讀儲存媒體,該等同步標頭訊息元件各用以包含四個位元。
範例34.如範例25的至少一種機器可讀儲存媒體,該等錯誤更正訊息元件各用以包含對應於該資料訊息元件的同位訊息的指示。
範例35.如範例25的至少一種機器可讀儲存媒體,該等錯誤更正訊息元件各用以包含三個位元。
範例36.如範例25的至少一種機器可讀儲存 媒體,該等資料訊息元件各用以包含編碼符號的指示。
範例37.如範例25的至少一種機器可讀儲存媒體,該資料訊息元件用以包含128位元。
範例38.如範例25的至少一種機器可讀儲存媒體,該串列互連用以包含顯示埠(DisplayPort)互連、霹靂(Thunderbolt)互連或小型顯示埠互連。
範例39.至少一種機器可讀儲存媒體,其包含指令,當由系統執行該指令時,導致該系統用以:經由串列互連接收區塊,該區塊包含複數個訊框,該複數個訊框各包含標頭訊息元件、錯誤更正訊息元件和資料訊息元件,該等資料訊息元件包含編碼符號的指示以及該等錯誤更正訊息元件用以包含對應於該等編碼符號的同位訊息的指示;以及部分根據該同位訊息來判斷該等編碼符號是否被正確地接收。
範例40.如範例39的至少一種機器可讀儲存媒體,其包含指令,當由該系統執行該指令時,導致該系統用以:接收一或多個同步訊框,該等同步訊框各包含同步標頭訊息元件和資料訊息元件;以及基於該等同步訊框將該區塊的該複數個訊框同步化。
範例41.如範例40的至少一種機器可讀儲存媒體,該等標頭訊息元件各用以包含該等訊框是否對應於資料訊框或控制訊框的指示,該等同步標頭訊息元件各用以包含該等同步訊框是否對應於資料訊框或控制訊框的指示。
範例42.如範例41的至少一種機器可讀儲存媒體,該等標頭訊息元件各用以包含一個位元,以及該等同步標頭訊息元件各用以包含四個位元。
範例43.如範例39的至少一種機器可讀儲存媒體,該區塊包含複數個組合資料和標頭訊息元件和同位訊息元件,該等組合資料和標頭訊息元件各用以包含該等標頭訊息元件之一和該等資料訊息元件之相應的一個,該同位訊息元件用以包含該複數個錯誤更正訊息元件。
範例44.如範例39的至少一種機器可讀儲存媒體,該區塊包含同位訊息元件和組合標頭訊息元件,該等組合標頭訊息元件用以包含該複數個標頭訊息元件和該同位訊息元件以包含該複數個錯誤更正訊息元件。
範例45.如範例39的至少一種機器可讀儲存媒體,該等錯誤更正訊息元件各用以包含三個位元。
範例46.如範例39的至少一種機器可讀儲存媒體,該資料訊息元件用以包含128位元。
範例47.如範例39的至少一種機器可讀儲存媒體,該串列互連用以包含顯示埠(DisplayPort)互連、霹靂(Thunderbolt)互連或小型顯示埠互連。
範例48.如範例39的至少一種機器可讀儲存媒體,該系統用以包含顯示器,該至少一種機器可讀儲存媒體,其包含指令,當由系統執行該指令時,導致該系統用以基於該等編碼符號發送控制訊號到顯示器。
範例49.一種電腦實現的方法,其包含:產 生區塊,該區塊包含複數個訊框,該複數個訊框各包含標頭訊息元件、錯誤更正訊息元件和資料訊息元件;以及經由串列互連傳輸該區塊。
範例50.如範例49的電腦實現的方法,其包含:產生一或多個同步訊框,該等同步訊框各包含同步標頭訊息元件和資料訊息元件;以及經由該串列互連傳輸該等同步訊框以將該區塊中的該複數個訊框同步。
範例51.如範例50的電腦實現的方法,其包含在傳輸該區塊之前,經由該串列互連傳輸該等同步訊框,以將該區塊中的該複數個訊框同步。
範例52.如範例49的電腦實現的方法,其包含產生包含複數個組合資料和標頭訊息元件和同位訊息元件的該區塊,該等組合資料和標頭訊息元件各用以包含該等標頭訊息元件之一和該等資料訊息元件之相應的一個,該同位訊息元件用以包含該複數個錯誤更正訊息元件。
範例53.如範例49的電腦實現的方法,其包含產生包含同位訊息元件和組合標頭訊息元件的該區塊,該等組合標頭訊息元件用以包含該複數個標頭訊息元件和該同位訊息元件以包含該複數個錯誤更正訊息元件。
範例54.如範例49的電腦實現的方法,該等標頭訊息元件各用以包含該等訊框是否對應於資料訊框或控制訊框的指示。
範例55.如範例54的電腦實現的方法,該等同步標頭訊息元件各用以包含該等同步訊框是否對應於資 料訊框或控制訊框的指示。
範例56.如範例49的電腦實現的方法,該等標頭訊息元件各用以包含一個位元。
範例57.如範例49的電腦實現的方法,該等同步標頭訊息元件各用以包含四個位元。
範例58.如範例49的電腦實現的方法,該等錯誤更正訊息元件各用以包含對應於該資料訊息元件的同位訊息的指示。
範例59.如範例49的電腦實現的方法,該等錯誤更正訊息元件各用以包含三個位元。
範例60.如範例49的電腦實現的方法,該等資料訊息元件各用以包含編碼符號的指示。
範例61.如範例49的電腦實現的方法,該資料訊息元件用以包含128位元。
範例62.如範例49的電腦實現的方法,該串列互連用以包含顯示埠(DisplayPort)互連、霹靂(Thunderbolt)互連或小型顯示埠互連。
範例63.一種電腦實現的方法,其包含:經由串列互連接收區塊,該區塊包含複數個訊框,該複數個訊框各包含標頭訊息元件、錯誤更正訊息元件和資料訊息元件,該等資料訊息元件包含編碼符號的指示以及該等錯誤更正訊息元件用以包含對應於該等編碼符號的同位訊息的指示;以及部分根據該同位訊息來判斷該等編碼符號是否被正確地接收。
範例64.如範例63的電腦實現的方法,其包含:接收一或多個同步訊框,該等同步訊框各包含同步標頭訊息元件和資料訊息元件;以及基於該等同步訊框將該區塊的該複數個訊框同步化。
範例65.如範例64的電腦實現的方法,該等標頭訊息元件各用以包含該等訊框是否對應於資料訊框或控制訊框的指示,該等同步標頭訊息元件各用以包含該等同步訊框是否對應於資料訊框或控制訊框的指示。
範例66.如範例65的電腦實現的方法,該等標頭訊息元件各用以包含一個位元,以及該等同步標頭訊息元件各用以包含四個位元。
範例67.如範例63的電腦實現的方法,該區塊包含複數個組合資料和標頭訊息元件和同位訊息元件,該等組合資料和標頭訊息元件各用以包含該等標頭訊息元件之一和該等資料訊息元件之相應的一個,該同位訊息元件用以包含該複數個錯誤更正訊息元件。
範例68.如範例63的電腦實現的方法,該區塊包含同位訊息元件和組合標頭訊息元件,該等組合標頭訊息元件用以包含該複數個標頭訊息元件和該同位訊息元件以包含該複數個錯誤更正訊息元件。
範例69.如範例63的電腦實現的方法,該等錯誤更正訊息元件各用以包含三個位元。
範例70.如範例63的電腦實現的方法,該資料訊息元件用以包含128位元。
範例71. 如範例63的電腦實現的方法,該串列互連用以包含顯示埠(DisplayPort)互連、霹靂(Thunderbolt)互連或小型顯示埠互連。
範例72. 如範例63的電腦實現的方法,其包含:基於該等編碼符號發送控制訊號到顯示器。
範例73. 一種用於裝置的裝置,該裝置包含用於執行的範例49至72中任一項的方法的機制。
1000‧‧‧系統
100‧‧‧發射器
110‧‧‧處理器電路
120‧‧‧記憶體單元
200‧‧‧接收器
210‧‧‧處理器電路
220‧‧‧記憶體單元
300‧‧‧互連

Claims (25)

  1. 一種裝置,其包含:處理器電路;以及互連管理器元件,其用於藉由該處理器電路執行,該互連管理器元件包含:訊框封裝元件,其用以產生包含複數個訊框之區塊,該複數個訊框各包含標頭訊息元件、錯誤更正訊息元件和資料訊息元件;以及互連元件,其用以經由串列互連傳輸該區塊。
  2. 如申請專利範圍第1項的裝置,該互連管理器元件包含同步元件,以產生一或多個同步訊框,該等同步訊框各包含同步標頭訊息元件和資料訊息元件,該互連元件用以經由該串列互連傳輸該等同步訊框以將該區塊中的該複數個訊框同步。
  3. 如申請專利範圍第2項的裝置,該互連管理器元件用以在傳輸該區塊之前,經由該串列互連傳輸該等同步訊框,以將該區塊中的該複數個訊框同步。
  4. 如申請專利範圍第1項的裝置,該訊框封裝元件用以產生包含複數個組合資料和標頭訊息元件和同位訊息元件的該區塊,該等組合資料和標頭訊息元件各用以包含該等標頭訊息元件之一和該等資料訊息元件之相應的一個,該同位訊息元件用以包含該複數個錯誤更正訊息元件。
  5. 如申請專利範圍第1項的裝置,該訊框封裝元件 用以產生包含同位訊息元件和組合標頭訊息元件的該區塊,該組合標頭訊息元件用以包含該複數個標頭訊息元件和該同位訊息元件以包含該複數個錯誤更正訊息元件。
  6. 如申請專利範圍第1項的裝置,該等標頭訊息元件各用以包含該等訊框是否對應於資料訊框或控制訊框的指示。
  7. 如申請專利範圍第6項的裝置,該等同步標頭訊息元件各用以包含該等同步訊框是否對應於資料訊框或控制訊框的指示。
  8. 如申請專利範圍第1項的裝置,該等標頭訊息元件各用以包含一個位元,該等錯誤更正訊息元件各用以包含三個位元,以及該等資料訊息元件各用以包含128位元。
  9. 如申請專利範圍第1項的裝置,該串列互連用以包含顯示埠(DisplayPort)互連、霹靂(Thunderbolt)互連或小型顯示埠互連。
  10. 一種裝置,其包含:處理器電路;以及互連管理器元件,其用於藉由該處理器電路執行,該互連管理器元件包含:互連元件,其用以經由串列互連接收區塊,該區塊包含複數個訊框,該複數個訊框各包含標頭訊息元件、錯誤更正訊息元件和資料訊息元件,該資料訊息元件包含編碼符號的指示以及該等錯誤更正訊息元件用以包含對應 於該等編碼符號的同位訊息的指示;以及錯誤更正元件,其用以部分根據該同位訊息來判斷該等編碼符號是否被正確地接收。
  11. 如申請專利範圍第10項的裝置,該互連元件用以接收一或多個同步訊框,該等同步訊框各包含同步標頭訊息元件和資料訊息元件,該互連管理器元件包含同步元件以基於該等同步訊框將該區塊的該複數個訊框同步化。
  12. 如申請專利範圍第10項的裝置,該串列互連用以包含顯示埠(DisplayPort)互連、霹靂(Thunderbolt)互連或小型顯示埠互連。
  13. 如申請專利範圍第10項的裝置,其包含顯示器和可由該處理器電路執行的顯示器元件,該顯示器元件用以基於該等編碼符號發送控制訊號到該顯示器。
  14. 一種機器可讀儲存媒體,其包含指令,當由系統執行該指令時,導致該系統用以:產生區塊,該區塊包含複數個訊框,該複數個訊框各包含標頭訊息元件、錯誤更正訊息元件和資料訊息元件;以及經由串列互連傳輸該區塊。
  15. 如申請專利範圍第14項的機器可讀儲存媒體,其包含指令,當由該系統執行該指令時,導致該系統用以:產生一或多個同步訊框,該等同步訊框各包含同步標頭訊息元件和資料訊息元件;以及 經由該串列互連傳輸該等同步訊框以將該區塊中的該複數個訊框同步。
  16. 如申請專利範圍第15項的機器可讀儲存媒體,其包含指令,當由該系統執行該指令時,導致該系統用以在傳輸該區塊之前,經由該串列互連傳輸該等同步訊框,以將該區塊中的該複數個訊框同步。
  17. 如申請專利範圍第14項的機器可讀儲存媒體,其包含指令,當由該系統執行該指令時,導致該系統用以產生包含複數個組合資料和標頭訊息元件和同位訊息元件的該區塊,該等組合資料和標頭訊息元件各用以包含該等標頭訊息元件之一和該等資料訊息元件之相應的一個,該同位訊息元件用以包含該複數個錯誤更正訊息元件。
  18. 如申請專利範圍第14項的機器可讀儲存媒體,其包含指令,當由該系統執行該指令時,導致該系統用以產生包含同位訊息元件和組合標頭訊息元件的該區塊,該等組合標頭訊息元件用以包含該複數個標頭訊息元件和該同位訊息元件以包含該複數個錯誤更正訊息元件。
  19. 如申請專利範圍第14項的機器可讀儲存媒體,該等錯誤更正訊息元件各用以包含對應於該資料訊息元件的同位訊息的指示。
  20. 如申請專利範圍第14項的機器可讀儲存媒體,該等錯誤更正訊息元件各用以包含三個位元。
  21. 一種電腦實現的方法,其包含:經由串列互連接收區塊,該區塊包含複數個訊框,該 複數個訊框各包含標頭訊息元件、錯誤更正訊息元件和資料訊息元件,該等資料訊息元件包含編碼符號的指示以及該等錯誤更正訊息元件用以包含對應於該等編碼符號的同位訊息的指示;以及根據在該同位訊息上的一部分來判斷該等編碼符號是否被正確地接收。
  22. 如申請專利範圍第21項的電腦實現的方法,其包含:接收一或多個同步訊框,該等同步訊框各包含同步標頭訊息元件和資料訊息元件;以及基於該等同步訊框將該區塊的該複數個訊框同步化。
  23. 如申請專利範圍第22項的電腦實現的方法,該等標頭訊息元件各用以包含該等訊框是否對應於資料訊框或控制訊框的指示,該等同步標頭訊息元件各用以包含該等同步訊框是否對應於資料訊框或控制訊框的指示。
  24. 如申請專利範圍第21項的電腦實現的方法,該等標頭訊息元件各用以包含一個位元,以及該等同步標頭訊息元件各用以包含四個位元。
  25. 如申請專利範圍第21項的電腦實現的方法,該區塊包含複數個組合資料和標頭訊息元件和同位訊息元件,該等組合資料和標頭訊息元件各用以包含該等標頭訊息元件之一和該等資料訊息元件之相應的一個,該同位訊息元件用以包含該複數個錯誤更正訊息元件。
TW104144490A 2015-02-04 2015-12-30 用於高速串列互連的具有錯誤更正同位元支援之成框技術 TWI590043B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562112011P 2015-02-04 2015-02-04
US14/666,211 US20160226624A1 (en) 2015-02-04 2015-03-23 Framing with error-correction parity bit support for high-speed serial interconnects

Publications (2)

Publication Number Publication Date
TW201638782A TW201638782A (zh) 2016-11-01
TWI590043B true TWI590043B (zh) 2017-07-01

Family

ID=56554917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104144490A TWI590043B (zh) 2015-02-04 2015-12-30 用於高速串列互連的具有錯誤更正同位元支援之成框技術

Country Status (3)

Country Link
US (1) US20160226624A1 (zh)
TW (1) TWI590043B (zh)
WO (1) WO2016126651A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10318224B2 (en) * 2015-08-31 2019-06-11 Apple Inc. Data centric display communications
US10263715B1 (en) * 2018-02-14 2019-04-16 M31 Technology Corporation Transmitter and a post-cursor compensation system thereof
US10810078B2 (en) * 2018-07-03 2020-10-20 Mediatek Inc. Method of parity training for a DRAM supporting a link error checking and correcting functionality

Also Published As

Publication number Publication date
WO2016126651A1 (en) 2016-08-11
US20160226624A1 (en) 2016-08-04
TW201638782A (zh) 2016-11-01

Similar Documents

Publication Publication Date Title
JP6312746B2 (ja) 拡張型物理ダウンリンク制御チャネル(epdcch)のためのブラインドデコーディング
US9520988B1 (en) Adaptation to 3-phase signal swap within a trio
US11075652B2 (en) Polar code transmission method and apparatus
US9871608B1 (en) Methods and apparatus for aggregation of multiple pulse code modulation channels into a signal time division multiplexing stream
TWI590043B (zh) 用於高速串列互連的具有錯誤更正同位元支援之成框技術
US20240235733A1 (en) High speed interconnect symbol stream forward error-correction
US20220052709A1 (en) Crc interleaving pattern for polar codes
US10396878B2 (en) Channel coding and interleaving for control and user data in the physical uplink shared channel
JP2012227912A (ja) Lteダウンリンク実装におけるレイテンシを低減する方法
US20220416941A1 (en) Apparatus, system and method of encoding/decoding data according to a parity function
US11070309B2 (en) Bandwidth coding for channel bonding access
US10277720B2 (en) Bandwidth coding for channel bonding access
CN111525980B (zh) 译码方法及装置
US8977913B2 (en) Method, device and baseband chip for receiving service data in a communication system
WO2018171435A1 (zh) 多波束控制信息传输的方法和设备
US20240048430A1 (en) Constellation shaping-related coding selection
WO2019041067A1 (zh) 极化译码的方法与装置
JP7223841B2 (ja) データ伝送方法及び機器
WO2020151480A9 (zh) 一种信号发送、接收方法及装置
KR20120040441A (ko) 데이터 송신 장치 및 그것의 심볼 형성 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees