TWI580213B - A packet-programmable multi-optical delay device for light buffers - Google Patents

Description

用於光緩衝器之封包可程式化多重式光延遲裝置

本發明係一種光延遲裝置，尤指一種用於光緩衝器，且具有封包可程式化之多重式光延遲裝置。

於現行之光延遲裝置中，例如我國專利申請號：200513064「具有共用輸出緩衝區之多波長光封包交換系統」、專利申請號：200718072「光封包交換系統」、專利號：I312244「光封包交換系統」之光緩衝器皆使用固定式光延遲裝置(Fiber Delay Line)。除此之外，世界專利組織之專利申請號：WO/2014/120203「RADIX ENHANCEMENT FOR PHOTONIC PACKET SWITCH」、美國專利申請號：20140205292「OPTICAL PACKET SWITCHING SYSTEM」之習知技術中所述之光延遲裝置僅提供固定之光延遲時間，因此僅能做長時間的光延遲功能。而無法針對各式的封包需求(例如：Ethernet封包)進行調整，而無法應用於光Ethernet交換機上。

綜上所述，如何提供一種可依需求調整其光延遲量之裝置乃本領域亟需解決之技術問題。

為解決前揭之問題，本發明之目的係提供一種可程式化調整光遲值之光延遲裝置。

為達上述目的，本發明提出一種用於光緩衝器之封包可程式 化多重式光延遲裝置，其包含光輸入端、光輸出端、複數個光延遲模組以及控制器。前述之光延遲模組串接於光輸入端以及光輸出端之間，而各個光延遲模組係包含經由切換元件控制之光延遲回路以及光傍路回路，且各光延遲回路具有光延遲元件以設置光延遲值。控制器之控制端係連接光延遲模組，以設置各光延遲模組提供光延遲回路或光傍路回路。

綜上所述，本案之封包可程式化多重式光延遲裝置透過控制器來控制光延遲模組之運行，而得以程式化的配置出所需之光延遲值。

1‧‧‧封包可程式化多重式光延遲裝置

11‧‧‧光輸入端

12‧‧‧光輸出端

13‧‧‧光延遲模組

131‧‧‧輸入部

132‧‧‧輸出部

133‧‧‧控制部

134‧‧‧分配器

135‧‧‧耦合器

136‧‧‧第一光閘道開關

137‧‧‧第二光閘道開關

138‧‧‧反相器

139‧‧‧光延遲元件

14‧‧‧控制器

141‧‧‧控制端

第1圖係為本案用於光緩衝器之封包可程式化多重式光延遲裝置之方塊示意圖。

第2圖係為本案光延遲模組之方塊示意圖。

第3圖係為本案封包可程式化多重式光延遲裝置之第一配置方案之方塊示意圖。

第4圖係為本案封包可程式化多重式光延遲裝置之第二配置方案之方塊示意圖。

第5圖係為本案封包可程式化多重式光延遲裝置之第三配置方案之方塊示意圖。

第6圖係為本案之光纖長度與光延遲模組數量之對照圖。

第7圖係為本案之閘道開關數量與光延遲模組數量之對照圖。

以下將描述具體之實施例以說明本發明之實施態樣，惟其並 非用以限制本發明所欲保護之範疇。

請參閱第1圖，其為本發明用於光緩衝器之封包可程式化多重式光延遲裝置1之方塊示意圖。該裝置包含光輸入端11、光輸出端12、複數個光延遲模組13以及控制器14。複數個光延遲模組13係串接於光輸入端11以及光輸出端12之間，其中各光延遲模組13係包含經由切換元件控制之光延遲回路(light delay loop)以及光傍路回路(light by-pass loop)，其中各光延遲回路具有光延遲元件139以設置光延遲值。控制器14之複數個控制端141(B ₀~B _Y )係分別連接光延遲模組13，以設置各光延遲模組13提供光延遲回路或光傍路回路。

請參閱第2圖，其為光延遲模組13之方塊示意圖。光延遲模組13包含了輸入部131、輸出部132、控制部133、分配器134，耦合器135以及光延遲元件139。分配器134之輸入端係連接輸入部131。控制部133係連接控制器14之控制端141。耦合器135之輸出端係連接輸出部132。第一光閘道開關136，連接分配器134之一輸出端以及耦合器135之一輸入端。第二光閘道開關137連接分配器134之另一輸出端，並經由光延遲元件139以連接耦合器135之另一輸入端。其中第一光閘道開關136以及第二光閘道開關137之控制埠係連接至控制器14之控制端141。

為減少控制端141所使用之接腳數量，第一光閘道開關136以及第二光閘道開關137之控制端141其中之一係設有反相器138，以第2圖說明之，反相器138之輸入端係連接控制部133，而輸出端係連接第一光閘道開關136之控制埠，因此當控制器14發出邏輯「1」指令時，會致能(enable)第二光閘道開關137以及除能(disable)第一光閘道開關136，此時光延遲模組 13會經由輸入部131、第二光閘道開關137、光延遲元件139以及輸出部132形成光延遲回路；而當控制器14發出邏輯「0」指令時，會致能第一光閘道開關136以及除能第二光閘道開關137，此時光延遲模組13會經由輸入部131、第一光閘道開關136、光延遲元件139以及輸出部132形成光傍路回路。

於另一實施例中，其中反相器138之輸入端係連接控制部133，其中反相器138之輸出端係連接第二光閘道開關137之控制埠，其操作模式則與前述之配置相反。

前述之控制器14係為具有運算以及控制能力之電子裝置，例如微處理晶片、數位電路、電腦裝置等。前述之第一光閘道開關136以及第二光閘道開關137係為操作於光通訊環境之閘道開關。前述之光延遲元件139係為可延遲光傳遞之元件，例如光纖(Fiber)。

本案之封包可程式化多重式光延遲裝置1，係應用於光Ethernet交換機(Optical Ethernet Switch)上的光緩衝器，而在光延遲模組13其光延遲值之配置上，本案提供下列三種配置方案：

第3圖為第一配置方案(方案1)之示意圖，於方案1中具有Y+1個光延遲模組13，每個光延遲模組13可延遲2 ^Y 位元。當控制器14輸入邏輯「1」指令時，則該輸入之光訊號會沿著光延遲回路徑行進而被延遲，而當控制器14輸入邏輯「0」指令時，輸入信號將被直接經由傍路回路傳遞到輸出部132。

光延遲元件139(光纖)的長度係取決於於傳輸速度，以及需延遲多少個位元。舉例說明之，若光在光纖中的速度(C為光速、n為纖核折射率，例如n=1.55)，因此光纖每公里延遲約5us(micro second)，若傳 輸速度為100Gbps，則光纖延遲1位元需要約30厘米的長度，。

由於Ethernet資料封包最大為1538位元組(Byte)，因此需延遲12,304位元。若Y等於12則最大延遲僅為8,191位元。而使用方案1時，光延遲模組13之數量Y為13。而第i個光延遲模組13的延遲位元被定義為：Xi1538×8×i，Xi=2(Y+1)-1，表示為第ith光延遲模組13。因此可得到：2(Y+1)-11538×8×i，計算後得知：Y (log₂(1538×8×i+1))-1，利用Gaussian函數(提出Y的最大值)，則可定義，，FL ₁表示光纖之需求長度，GS ₁表示光閘道開關之數量，在運用K個光延遲模組13下可得知：且

請參閱第4圖，其為第二配置方案(方案2)之示意圖。為了減少光纖總長度，方案2包含了其光延遲值分別為延遲3、15、4,095和8,191的位元之光延遲模組13。前述之四個光延遲模組13總延時為12,304位元，足以存儲一個Ethernet資料封包。FL ₂表示總光纖長度之需求長度，而GS ₂表示光閘道開關之數量，在運用K個光延遲模組13下，其方案2的第ith個光延遲模組13之延遲位元定義為：Xi=(22-1)×(24-1)×(212-1)×(213-1)×i，因此可得

相較於方案1，方案2可減少光纖總長度30%左右，惟其光切 換開關之總數多於方案1。

第5圖為第三配置方案(方案3)之示意圖。考量光延遲模組13之數量Y等於12時，最大延遲位元僅為8,191bits。然而由於Ethernet資料封包最大需要12,304位元延遲。因此，此時需要補充的4,113位元的光延遲模組13(右側)，在方案3中，Z位元表示為光纖延遲。多少位元延時需求係取決於每個光延遲模組13上之設定。第ith個光延遲模組13的延時定義為：X _i 1538×8×i X _i =2^(Y+1)-1表示為第ith個光延遲模組13，可得知：1538×8×i-(2^(Y+1)-1)>0和1538×8×i-(2^(Y+1)-1)<2 ^Y+1計算後得知Y<log₂((1538×i×8+1)/2)與Y>log₂((1538×i×8+1)/4)，Y為整數。

在運用K個光延遲模組13之情況下，Z _i 表示第ith個光延遲模組13之額外延遲，FL ₃表示要求之總光纖長度，而GS ₃表示全部閘道開關之需求量。

據此，可得知：Z _i =1538×i×8-(2^(Y+1)-1) 其中，log₂((1538×i×8+1)/2)>Y>log₂((1538×i×8+1)/4)，Y為整數。

各個方案之光纖總長度與光延遲模組13數量之對照圖如第6圖所示，其中方案2和方案3需要相同的光纖長度，且比方案1可減少約30%。另外方案1、2以及3之閘道開關數量與光纖總長度對照圖如第7圖所示。於圖中可知方案2需要數量較多的閘道開關，而方案3與方案1之閘道開關數 相同。

本案用於光緩衝器之封包可程式化多重式光延遲裝置1，係用於光Ethernet交換機(Optical Ethernet Switch)之光緩衝器，由於目前光Ethernet交換機上的光緩衝器設計，並未設計有封包可程式化多重式光延遲裝置1，本案乃創新之技術。

本案中針對延遲模組提出3種光延遲模組13之配置方案，此3種方案可運用於光Ethernet交換機，並針對Ethernet封包進行設定，以滿足可彈性化的設置延遲位元(Variable Bit Rate)的光緩衝需求。本案與其他習用技術相互比較時，更具備下列優點：

(1)由於目前市面上並無針對光Ethernet交換機提供可變動之光緩衝器，因此本案大大突強化了光Ethernet交換機上的光緩衝器之功能。

(2)本案藉由光纖延遲模組可實現1bit到1538Byte之光延遲位元變動範圍。而此種可程式化、變動位元延遲量的光延遲技術係為一大創新，而為設計光Ethernet交換機上必要且重大的關鍵技術。

上列詳細說明係針對本發明之一可行實施例之具體說明，惟該實施例並非用以限制本發明之專利範圍，凡未脫離本發明技藝精神所為之等效實施或變更，均應包含於本案之專利範圍中。

1‧‧‧封包可程式化多重式光延遲裝置

11‧‧‧光輸入端

12‧‧‧光輸出端

13‧‧‧光延遲模組

14‧‧‧控制器

141‧‧‧控制端

Claims (3)

1. 一種用於光緩衝器之封包可程式化多重式光延遲裝置，包含：光輸入端；光輸出端；複數個光延遲模組，串接於該光輸入端以及該光輸出端之間，其中各該光延遲模組係包含經由切換元件控制之光延遲回路以及光傍路回路，其中各該光延遲回路具有光延遲元件以設置光延遲值；以及控制器，該控制器之控制端係連接該等光延遲模組，以設置各該光延遲模組提供該光延遲回路或該光傍路回路；其中各該光延遲模組更包含：輸入部；輸出部；控制部，用以連接該控制器之該控制端；分配器，該分配器之輸入端係連接該輸入部；耦合器，該耦合器之輸出端係連接該輸出部；第一光閘道開關，連接該分配器之一輸出端以及該耦合器之一輸入端；第二光閘道開關，連接該分配器之另一輸出端，並經由該光延遲元件以連接該耦合器之另一輸入端；其中，該第一光閘道開關以及該第二光閘道開關之控制埠係連接至該控制部；其中，該光延遲元件係為光纖，該光纖之長度係依據該光延遲值所設定；其中，該等光延遲模組之數量為Y個，第ith個該光延遲模組之延時定義為：X _i 資料封包位元組×8×i，X _i =2^(Y+)-1為第ith個該光延遲模組，Z _i 表示第ith個該光延遲模組之額外延遲，FL ₃表示要求之總光纖長度，GS ₃表 示全部閘道開關需求量，Z _i =資料封包位元組×i×8-(2^(Y+1)-1)， ,。
2. 如請求項1所述之封包可程式化多重式光延遲裝置，更包含反相器，其中該反相器之輸入端係連接該控制部，其中該反相器之輸出端係連接該第一光閘道開關之該控制埠。
3. 如請求項1所述之封包可程式化多重式光延遲裝置，更包含反相器，其中該反相器之輸入端係連接該控制部，其中該反相器之輸出端係連接該第二光閘道開關之該控制埠。