TWI550436B - 使用可信賴平台模組來啟動政策及保全韌體之技術 - Google Patents
使用可信賴平台模組來啟動政策及保全韌體之技術 Download PDFInfo
- Publication number
- TWI550436B TWI550436B TW101150583A TW101150583A TWI550436B TW I550436 B TWI550436 B TW I550436B TW 101150583 A TW101150583 A TW 101150583A TW 101150583 A TW101150583 A TW 101150583A TW I550436 B TWI550436 B TW I550436B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- location
- platform module
- trusted platform
- processor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/572—Secure firmware programming, e.g. of basic input output system [BIOS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1417—Boot up procedures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
- G06F2221/033—Test or assess software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- Storage Device Security (AREA)
- Stored Programmes (AREA)
Description
本揭示內容係關於資訊處理領域,且具體而言,係關於資訊處理系統中之安全領域。
一種可信賴平台模組(「TPM」)係向資訊處理系統提供具體一組安全功能之硬體組件。這些功能包含安全金鑰產生及儲存以及對加密資料之鑒定存取。TPM可根據規範,諸如TPM主要規範版本1.2來實行,該規範由可信賴計算組織出版及在網際網路上在www.trustedcomputinggroup.org可利用。
TPM之子組件可包含執行引擎及安全非依電性(「NV」)記憶體或儲存器。安全NV記憶體可用於儲存敏感資訊,諸如加密金鑰,且執行引擎可用於根據由TPM之控制邏輯組件規定之安全政策來保護敏感資訊。TPM之內在特徵係控制邏輯組件,該控制邏輯組件實行防止對
NV記憶體之未授權存取的存取控制。TPM通常經由串行匯流排連接來存取。
依據本發明之一實施例,係特地提出一種可信賴平台模組,該可信賴平台模組包括:非依電性記憶體;一埠,該埠接收來自一串行匯流排的一輸入/輸出處理,該處理包含在一處理器之該位址空間的一系統記憶體位址;以及一對映結構,該結構將該系統記憶體位址與非依電性記憶體中的一第一位置對映。
100‧‧‧系統
110‧‧‧處理器
114‧‧‧執行硬體
116‧‧‧介面
118‧‧‧控制邏輯組件
120‧‧‧嵌入式控制器
130‧‧‧橋接器
132‧‧‧處理器匯流排
134‧‧‧串行匯流排
140‧‧‧TPM
141‧‧‧I/O埠
142‧‧‧執行引擎
143‧‧‧程式碼
144‧‧‧安全雜湊演演算法(SHA-1)組件
145‧‧‧隨機數產生器
146‧‧‧證明識別金鑰(AIK)組件
147‧‧‧RSA引擎
148‧‧‧金鑰產生模組
150‧‧‧NV記憶體
151‧‧‧對映結構
152‧‧‧命令暫存器
200‧‧‧方法
210~266‧‧‧方框
本發明在附圖中藉由實例方式而非限制方式加以例示。
圖1例示出一種系統及TPM,其中本發明之實施例可存在及/或操作。
圖2例示出一種根據本發明之實施例的用於使用TPM來啟動政策及保全韌體的方法。
以下描述用於使用TPM來啟動政策及保全韌體的裝置、方法及系統的實施例。在此描述中,眾多具體細節,諸如組件及系統組態,可示出以提供對本發明的更
徹底的瞭解。然而,熟習此項技術者應瞭解,本發明可在無此等具體細節的狀況下實踐。此外,一些公知結構、電路及相似物未詳細展示以避免不必要地模糊本發明。
本發明之實施例可用於管理啟動政策及用於儲存基本輸入/輸出系統(「BIOS」)韌體及用於平台組件諸如嵌入式控制器之韌體,利用TPM之嚴格的存取控制特徵。實施例提供藉由使用TPM之NV記憶體來儲存此韌體,及向TPM添加對映表來將此NV記憶體空間提供為記憶體對映輸入/輸出(MMIO)記憶體空間來存取,以便處理器或其他代理程式可基於其標準指令集架構及微架構來存取韌體,而不需要該處理器或代理程式使用存取TPM之NV記憶體通常所需要之特殊存取命令。
圖1例示出系統100,該系統係本發明之實施例可存在及/或操作的資訊處理系統。系統100可表示任何類型之資訊處理系統、諸如伺服器、桌上型電腦、可攜式電腦、機上盒、手持式裝置或嵌入式控制系統。系統100包含處理器110、嵌入式控制器120、橋接器130及TPM 140。實施本發明之系統可包含許多此等組件及任何其他組件或其他元件中每一者。在任何系統實施例中的組件或其他元件之任何或所有可經由任何數量之匯流排、點對點或其他有線或無線連接來連接、耦接或以其他方式彼此通訊。
根據本發明之實施例,處理器110可表示任何類型之處理器,包含通用微處理器諸如來自Intel
Corporation的Core®處理器族或其他處理器族中的處理器或來自另一公司的另一處理器,或者任何其他用於處理資訊之處理器。處理器110可包含任何數量之執行核心及/或支援任何數量之執行緒,且因此可表示任何數量之實體或邏輯處理器及/或可表示多處理器組件或單元。
處理器110可包含指令硬體112、執行硬體114、介面116及控制邏輯組件118、加上任何其他期望之單元或元件。
指令硬體112可表示任何電路、結構或其他硬體,諸如用於擷取、接收、解碼及/或排程指令的指令解碼器。可使用在本發明之範疇內的任何指令格式;例如,指令可包含操作碼及一或多個計算元、其中操作碼可解碼成用於由執行硬體114執行的一或多個微指令或微操作。執行硬體114可包含用於處理資料及執行指令、微指令及/或微操作的任何電路、結構或其他硬體,諸如算術單元、邏輯單元、浮點單元、開關等。
介面單元116可表示任何電路、結構或其他硬體,諸如匯流排單元或任何其他單元、埠或介面,以允許處理器110經由任何類型之匯流排、點對點或其他連接、直接或經由任何其他組件、諸如記憶體控制器或匯流排橋接器來與系統100中的其他組件通訊。
控制邏輯組件118可表示控制處理器110之單元及其他元件的操作及資料在處理器110內的轉移的微碼、可程式化邏輯組件、硬編碼邏輯組件或任何其他類型
之邏輯組件。控制邏輯組件118可導致處理器110執行或參與本發明之方法實施例之效能,該等方法實施例諸如以下描述之方法實施例,例如,藉由導致處理器110執行由指令硬體112接收之指令及來源於由指令硬體112接收之指令的微指令或微操作。
嵌入式控制器120可表示任何嵌入式控制器、微控制器或其他組件或裝置,該等組件或裝置之操作可包含使用韌體。橋接器130可表示包含提供系統100之組件、裝置或其他元件之間的通訊的電路或邏輯的任何組件或裝置。例如,橋接器130可包含一匯流排,處理器110經由該匯流排可存取記憶體,與一匯流排,經由該匯流排可存取I/O裝置之間的橋接器。因此,橋接器130可提供將經由處理器匯流排132而來自處理器110的MMIO處理經由串行匯流排134而進送至TPM140。
TPM 140包含I/O埠141,該I/O埠用於在串行匯流排上,諸如串行周邊介面(「SPI」)或低引腳數(「LPC」)匯流排上接收TPM命令及通訊結果。執行引擎142執行程式碼143以響應TPM命令及使用多種不同的TPM組件執行必需的操作,該等操作包含:用於執行SHA-1雜湊操作之安全雜湊演算法(SHA-1)組件144;用於產生隨機數之隨機數產生器145;用於安全確定相遠隔地實體上正在與TPM通訊之證明識別金鑰(AIK)組件146;用於實行RSA加密及數位簽名之RSA引擎147;以及用於產生金鑰之金鑰產生模組148。
TPM 140亦包含NV記憶體150、對映結構151及命令暫存器152。對映結構151可包含任何電路、結構或其他硬體或韌體來將NV記憶體150中的儲存位置與系統100之系統記憶體空間內的位址對映。因此,NV記憶體150可以將來自處理器110或嵌入式控制器120之記憶體處理經由橋接器130進送至串行匯流排134作為MMIO處理之方式存取。位址可在I/O埠141接收自串行匯流排134,及由對映結構151對映至NV記憶體150中的位置。因此,NV記憶體150可用於儲存韌體,該韌體可由處理器110或嵌入式控制器120存取及執行,如同該韌體儲存於快閃記憶體中或如同系統100中其他地方之其他NV記憶體一樣。然而,TPM 140之存取控制機制提供比快閃記憶體或系統100中其他地方之其他NV記憶體的安全性更高水平之安全性。
因此,NV記憶體150可用於安全地儲存啟動政策及BIOS韌體,該等啟動政策及BIOS韌體可由處理器100執行以響應由控制邏輯組件118發起的記憶體處理。相似地,NV記憶體150可用於安全地儲存將由嵌入式控制器120或其他系統組件執行的韌體。
命令暫存器152可用於進一步控制在I/O埠141接收之位址與NV記憶體150中的位置之對映。例如,命令暫存器152可包含位元或字段,該等位元或字段用於允許由對映結構151對映及/或將存取指向恢復BIOS而非標準BIOS。
圖2示出根據本發明之實施例的用於使用TPM來啟動政策及保全韌體的方法200。圖2之描述可能引用圖1之元件,但方法200及本發明之其他方法實施例不意欲受此等引用之限制。
在方框210,TPM140與儲存於NV記憶體150中之標準BIOS及恢復BIOS組配。在方框212,對映結構151經組配來將BIOS之系統記憶體位址與NV記憶體150中已儲存標準BIOS與恢復BIOS之對應位置對映。在方框214,命令暫存器152經組配來指導對標準BIOS而非恢復BIOS之BIOS存取。
在方框220,系統100加電。在方框222,控制邏輯組件118指導指令硬體112擷取啟動程式碼之第一行。在方框224,介面116單元發出處理器匯流排132上的記憶體處理來擷取啟動程式碼之第一行。在方框226,橋接器130將該處理轉化成串行匯流排134上的MMIO處理。在方框228,I/O埠141接收處理。
在方框230,對映結構151將I/O位址與NV記憶體150中已儲存標準BIOS中的啟動程式碼之第一行的位置對映。在方框232,啟動程式碼之第一行經由I/O埠141、串行匯流排134、橋接器130、處理器匯流排132及介面116單元而返回指令硬體111。在方框234,執行硬體112執行標準啟動程式碼之第一行。在方框236,處理器100繼續執行來自TPM140之標準啟動程式碼。
在方框240,處理器110對命令暫存器152發
出寫處理,來允許自恢復BIOS而非標準BIOS啟動。在方框242,處理由I/O埠141接收。在方框244,命令暫存器152經程式化來將對啟動程式碼之第一行的存取指向已儲存恢復BIOS的NV記憶體位置。
在方框250,系統100經歷需要重新啟動之事件。在方框252,控制邏輯組件118指導指令硬體112來擷取啟動程式碼之第一行。在方框254,介面116單元發出處理器匯流排132上的記憶體處理來擷取啟動程式碼之第一行。在方框256,橋接器130將該處理轉化成串行匯流排134上的MMIO處理。在方框258,I/O埠141接收處理。
在方框260,對映結構151將I/O位址與NV記憶體150中已儲存恢復BIOS中的啟動程式碼之第一行的位置對映。在方框262,恢復啟動程式碼之第一行經由I/O埠141、串行匯流排134、橋接器130、處理器匯流排132及介面116單元而返回指令硬體111。在方框264,執行硬體112執行恢復啟動程式碼之第一行。在方框266,處理器100繼續執行來自TPM140之恢復啟動程式碼。
在本發明之範疇內,圖2中所示之方法可以不同順序、省略所示之方框、添加額外方框,或者重排序、省略或額外方框之組合來執行。
因此,已揭示了用於使用TPM來啟動政策及保全韌體的裝置、方法及系統。雖然某些實施例已在附圖
中描述及展示,但應瞭解,此等實施例僅為對寬泛的本發明之說明而非限制,且本發明不限於展示及描述之具體構造及佈置,因為研究本揭示內容之一般技藝人士者可能想到各種其他修改。在諸如此技術的發展快速且不易預見進一步進步之技術領域中,在不違背本揭示內容之原理或隨附申請專利範圍之範疇的狀況下,當由於允許技術進步之促進時,揭示之實施例可在佈置及細節中易於修改。
100‧‧‧系統
110‧‧‧處理器
112‧‧‧指令硬體
114‧‧‧執行硬體
116‧‧‧介面
118‧‧‧控制邏輯組件
120‧‧‧嵌入式控制器
130‧‧‧橋接器
132‧‧‧處理器匯流排
134‧‧‧串行匯流排
140‧‧‧TPM
141‧‧‧I/O埠
142‧‧‧執行引擎
143‧‧‧程式碼
144‧‧‧安全雜湊演演算法(SHA-1)組件
145‧‧‧隨機數產生器
146‧‧‧證明識別金鑰(AIK)組件
147‧‧‧RSA引擎
148‧‧‧金鑰產生模組
150‧‧‧NV記憶體
151‧‧‧對映結構
152‧‧‧命令暫存器
Claims (16)
- 一種可信賴平台模組,該可信賴平台模組包括:非依電性記憶體,其用以將基本輸入/輸出系統程式碼儲存於第一位置並用以將嵌入式控制器韌體儲存於第三位置;埠,該埠用以接收來自串行匯流排的輸入/輸出處理,該輸入/輸出處理包含在處理器之位址空間的系統記憶體位址;以及對映結構,該對映結構用以將該系統記憶體位址對映至非依電性記憶體中的第一位置。
- 如申請專利範圍第1項之可信賴平台模組,該可信賴平台模組進一步包括命令暫存器,用以將該輸入/輸出處理指向非依電性記憶體中的第二位置而非該第一位置。
- 如申請專利範圍第2項之可信賴平台模組,其中該非依電性記憶體係用以將標準基本輸入/輸出系統程式碼儲存於該第一位置。
- 如申請專利範圍第3項之可信賴平台模組,其中該非依電性記憶體係用以將恢復基本輸入/輸出系統程式碼儲存於該第二位置。
- 一種方法,該方法包含下列步驟:將基本輸入/輸出系統程式碼儲存於可信賴平台模組的非依電性記憶體中的第一位置;將嵌入式控制器韌體儲存於該非依電性記憶體中的第 三位置;由該可信賴平台模組接收來自串行匯流排的第一輸入/輸出處理,該第一輸入/輸出處理包含在處理器之位址空間的第一系統記憶體位址;以及由該可信賴平台模組將該第一系統記憶體位址對映至該第一位置。
- 如申請專利範圍第5項之方法,該方法進一步包含組配該可信賴平台模組中的命令暫存器,用以將該第一輸入/輸出處理指向該非依電性記憶體中的第二位置而非該第一位置。
- 如申請專利範圍第6項之方法,該方法進一步包含將標準基本輸入/輸出系統程式碼儲存於該第一位置。
- 如申請專利範圍第7項之方法,該方法進一步包含將恢復基本輸入/輸出系統程式碼儲存於該第二位置。
- 如申請專利範圍第5項之方法,該方法進一步包含組配該可信賴平台模組中的對映結構,用以將該第一系統記憶體位址對映至該非依電性記憶體中的該第一位置。
- 如申請專利範圍第9項之方法,該方法進一步包含:由該處理器發出記憶體處理來啟動系統;以及由橋接器將該記憶體處理轉化成該第一輸入/輸出處理。
- 如申請專利範圍第6項之方法,該方法進一步包含由該處理器發出寫處理,用以組配該命令暫存器。
- 如申請專利範圍第5項之方法,該方法進一步包含:由嵌入式控制器發出記憶體處理,該記憶體處理包含在該處理器之該位址空間中的第二系統記憶體位址;由橋接器將該記憶體處理轉化成第二輸入/輸出處理;以及由該可信賴平台模組將該第二系統記憶體位址對映至該第三位置。
- 一種系統,該系統包含:處理器,該處理器包括指令硬體,用以擷取來自該處理器之位址空間中的第一系統記憶體位址之第一指令,以及介面單元,該介面單元用以發出包括該第一系統記憶體位址的第一記憶體處理;以及可信賴平台模組,該可信賴平台模組包括:非依電性記憶體,其用以將基本輸入/輸出系統程式碼儲存於第一位置並用以將嵌入式控制器韌體儲存於第二位置,埠,該埠用以接收來自串行匯流排的第一輸入/輸出處理,該處理包含該第一系統記憶體位址,以及對映結構,該對映結構用以將該第一系統記憶體位址對映至非依電性記憶體中的該第一位置。
- 如申請專利範圍第13項之系統,該系統進一步包含橋接器,該橋接器用以將該第一記憶體處理轉化成該 第一輸入/輸出處理。
- 如申請專利範圍第13項之系統,其中該第一指令係啟動該系統。
- 如申請專利範圍第13項之系統,該系統進一步包含嵌入式控制器,該嵌入式控制器用以發出第二記憶體處理,該第二記憶體處理包含在該處理器之該位址空間中的第二系統記憶體位址,其中該對映結構亦用以將該第二系統記憶體位址對映至非依電性記憶體中的該第二位置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2011/068078 WO2013101178A1 (en) | 2011-12-30 | 2011-12-30 | Using a trusted platform module for boot policy and secure firmware |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201342115A TW201342115A (zh) | 2013-10-16 |
TWI550436B true TWI550436B (zh) | 2016-09-21 |
Family
ID=48698412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101150583A TWI550436B (zh) | 2011-12-30 | 2012-12-27 | 使用可信賴平台模組來啟動政策及保全韌體之技術 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9218490B2 (zh) |
TW (1) | TWI550436B (zh) |
WO (1) | WO2013101178A1 (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013048422A1 (en) * | 2011-09-30 | 2013-04-04 | Hewlett-Packard Development Company, L.P. | Virtualized device control in computer systems |
US9218490B2 (en) | 2011-12-30 | 2015-12-22 | Intel Corporation | Using a trusted platform module for boot policy and secure firmware |
US9256734B2 (en) * | 2012-04-27 | 2016-02-09 | Broadcom Corporation | Security controlled multi-processor system |
US9141809B2 (en) * | 2012-07-23 | 2015-09-22 | Qualcomm Incorporated | Method and apparatus for deterring a timing-based glitch attack during a secure boot process |
US9619628B2 (en) * | 2012-09-28 | 2017-04-11 | Intel Corporation | Secure system flash sharing |
US10389709B2 (en) | 2014-02-24 | 2019-08-20 | Amazon Technologies, Inc. | Securing client-specified credentials at cryptographically attested resources |
US9760481B2 (en) * | 2014-06-13 | 2017-09-12 | Sandisk Technologies Llc | Multiport memory |
US10303879B1 (en) * | 2014-11-06 | 2019-05-28 | Amazon Technologies, Inc. | Multi-tenant trusted platform modules |
US9525672B2 (en) | 2014-12-19 | 2016-12-20 | Amazon Technologies, Inc. | Multi-faceted compute instance identity |
US20160180095A1 (en) * | 2014-12-23 | 2016-06-23 | Nitin V. Sarangdhar | Measured boot capability |
US10063375B2 (en) | 2015-04-20 | 2018-08-28 | Microsoft Technology Licensing, Llc | Isolation of trusted input/output devices |
CN105205400B (zh) * | 2015-08-28 | 2018-10-16 | 北京金山安全软件有限公司 | 一种模块加载方法、装置及电子设备 |
US10628168B2 (en) | 2016-01-14 | 2020-04-21 | Hewlett-Packard Development Company, L.P. | Management with respect to a basic input/output system policy |
US10318440B2 (en) * | 2016-09-23 | 2019-06-11 | Intel Corporation | Mapping security policy group registers |
US11321494B2 (en) | 2018-03-12 | 2022-05-03 | Hewlett-Packard Development Company, L.P. | Platform configurations |
JP6878341B2 (ja) * | 2018-03-16 | 2021-05-26 | 株式会社東芝 | 管理装置、情報処理装置およびメモリ制御方法 |
CN109634541B (zh) * | 2018-12-06 | 2022-06-10 | 中国船舶重工集团公司第七0七研究所 | 一种基于可信计算的打印机信息安全监控方法 |
TWI728572B (zh) * | 2019-07-04 | 2021-05-21 | 新唐科技股份有限公司 | 具有快閃記憶體仿真功能之控制器及其控制方法 |
US11392705B1 (en) | 2021-07-29 | 2022-07-19 | Netskope, Inc. | Disk encryption key management for booting of a device |
KR20240044695A (ko) * | 2022-09-29 | 2024-04-05 | 삼성전자주식회사 | 전자 장치 및 그 제어 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080155277A1 (en) * | 2006-12-26 | 2008-06-26 | Mallik Bulusu | Hardware partitioned trust |
TW200931312A (en) * | 2008-01-03 | 2009-07-16 | Winbond Electronics Corp | Systems and methods for BIOS processing |
US7996687B2 (en) * | 2004-07-29 | 2011-08-09 | International Business Machines Corporation | Product for providing a scalable trusted platform module in a hypervisor environment |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6678833B1 (en) * | 2000-06-30 | 2004-01-13 | Intel Corporation | Protection of boot block data and accurate reporting of boot block contents |
US7117376B2 (en) * | 2000-12-28 | 2006-10-03 | Intel Corporation | Platform and method of creating a secure boot that enforces proper user authentication and enforces hardware configurations |
US20050149729A1 (en) * | 2003-12-24 | 2005-07-07 | Zimmer Vincent J. | Method to support XML-based security and key management services in a pre-boot execution environment |
US7702907B2 (en) * | 2004-10-01 | 2010-04-20 | Nokia Corporation | System and method for safe booting electronic devices |
US7930733B1 (en) * | 2006-04-10 | 2011-04-19 | At&T Intellectual Property Ii, L.P. | Method and system for execution monitor-based trusted computing |
CA2625274C (en) | 2007-12-13 | 2018-11-20 | Kevin Gerard Boyce | Method and system for protecting a computer system during boot operation |
US8738932B2 (en) * | 2009-01-16 | 2014-05-27 | Teleputers, Llc | System and method for processor-based security |
US9218490B2 (en) | 2011-12-30 | 2015-12-22 | Intel Corporation | Using a trusted platform module for boot policy and secure firmware |
-
2011
- 2011-12-30 US US13/976,478 patent/US9218490B2/en active Active
- 2011-12-30 WO PCT/US2011/068078 patent/WO2013101178A1/en active Application Filing
-
2012
- 2012-12-27 TW TW101150583A patent/TWI550436B/zh not_active IP Right Cessation
-
2015
- 2015-12-02 US US14/956,817 patent/US20160085969A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7996687B2 (en) * | 2004-07-29 | 2011-08-09 | International Business Machines Corporation | Product for providing a scalable trusted platform module in a hypervisor environment |
US20080155277A1 (en) * | 2006-12-26 | 2008-06-26 | Mallik Bulusu | Hardware partitioned trust |
TW200931312A (en) * | 2008-01-03 | 2009-07-16 | Winbond Electronics Corp | Systems and methods for BIOS processing |
Also Published As
Publication number | Publication date |
---|---|
US20160085969A1 (en) | 2016-03-24 |
WO2013101178A1 (en) | 2013-07-04 |
US9218490B2 (en) | 2015-12-22 |
US20140047229A1 (en) | 2014-02-13 |
TW201342115A (zh) | 2013-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI550436B (zh) | 使用可信賴平台模組來啟動政策及保全韌體之技術 | |
US11392703B2 (en) | Systems, apparatuses, and methods for platform security | |
RU2599340C2 (ru) | Использование аутентифицированных манифестов для обеспечения внешней сертификации многопроцессорных платформ | |
US10055357B2 (en) | Systems and methods for secure multi-access of system firmware during pre-boot | |
US9292300B2 (en) | Electronic device and secure boot method | |
US10877806B2 (en) | Method and apparatus for securely binding a first processor to a second processor | |
TWI493460B (zh) | 電子裝置以及開機方法 | |
US10503892B2 (en) | Remote attestation for multi-core processor | |
US9990255B2 (en) | Repairing compromised system data in a non-volatile memory | |
CN105144185A (zh) | 验证控制器代码和系统启动代码 | |
CN107665308B (zh) | 用于构建和保持可信运行环境的tpcm系统以及相应方法 | |
US8296528B2 (en) | Methods and systems for microcode patching | |
US10311236B2 (en) | Secure system memory training | |
JP5373753B2 (ja) | 複数の認証済みコードモジュールを利用するプロセッサ、方法、及びシステム | |
CN105122261A (zh) | 从遭到破坏的系统启动代码中恢复 | |
US8751817B2 (en) | Data processing apparatus and validity verification method | |
EP3646224B1 (en) | Secure key storage for multi-core processor | |
US20180097839A1 (en) | Systems, apparatuses, and methods for platform security | |
US10482278B2 (en) | Remote provisioning and authenticated writes to secure storage devices | |
WO2017107122A1 (en) | Techniques for coordinating device boot security | |
US11531760B1 (en) | Baseboard management controller (BMC)-based security processor | |
Kushwaha | A trusted bootstrapping scheme using USB key based on UEFI | |
US11847226B1 (en) | Baseboard Management Controller (BMC)-based security processor | |
JP4800340B2 (ja) | Tcgの仕様に基づくフィジカル・プリゼンスの認証方法およびコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |