TWI549018B - 安全感知主控裝置之系統及方法 - Google Patents

安全感知主控裝置之系統及方法 Download PDF

Info

Publication number
TWI549018B
TWI549018B TW104108451A TW104108451A TWI549018B TW I549018 B TWI549018 B TW I549018B TW 104108451 A TW104108451 A TW 104108451A TW 104108451 A TW104108451 A TW 104108451A TW I549018 B TWI549018 B TW I549018B
Authority
TW
Taiwan
Prior art keywords
master device
security
master
main control
data value
Prior art date
Application number
TW104108451A
Other languages
English (en)
Other versions
TW201537380A (zh
Inventor
理查Ｆ 格夫通
Original Assignee
美國亞德諾半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美國亞德諾半導體公司 filed Critical 美國亞德諾半導體公司
Publication of TW201537380A publication Critical patent/TW201537380A/zh
Application granted granted Critical
Publication of TWI549018B publication Critical patent/TWI549018B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)

Description

安全感知主控裝置之系統及方法
本發明概與安全處理環境有關，更詳而言之，係關於提供安全感知處理組件之系統及方法。
處理系統可包括多項共用從屬裝置(或周邊裝置)之主控裝置。為提供安全處理環境，處理系統通常會採用安全機制，依據主控裝置安全狀態而判定是否允許其存取資源。例如，安全機制會允許以安全狀態操作之主控裝置存取安全及非安全資源，而對於非以安全狀態操作之主控裝置則僅允許其存取非安全資源。主控裝置通常無法感知自身操作狀態，因此即使處於非安全狀態，仍可能試圖存取安全資源。安全機制會阻擋其嘗試，並通知該主控裝置於試圖存取安全資源時發生錯誤。主控裝置可據此通知採取行動，解決錯誤。雖然現有安全機制已大致可達成防堵目的，然仍未臻完美。
本發明提供一種可供端點確認其操作狀態之系統及相關方 法。於各種實施方式中，所述系統可包括一系統互連，其具有一或多主控裝置、一或多從屬裝置以及一主控裝置安全核對暫存器與之耦接。該主控裝置安全核對暫存器可儲存用以指示任何正在存取該主控裝置安全核對暫存器之主控裝置之安全狀態之資料。例如，於各種實施方式中，該主控裝置安全核對暫存器係用於經由該系統互連從一主控裝置接收有關存取該主控裝置安全核對暫存器之要求。該要求包括一主控裝置操作狀態訊號，此主控裝置操作狀態訊號係指示該要求存取之主控裝置之安全狀態，且該主控裝置安全核對暫存器可進一步依據該主控裝置操作狀態訊號而對該主控裝置回送一資料值，其中該資料值指示該要求存取之主控裝置之目前安全狀態。此系統可配置為當該要求存取該主控裝置安全核對暫存器之主控裝置正以非安全狀態運作時，不會產生錯誤訊號。該主控裝置安全核對暫存器可具有一固定位置空間。
於各種實施方式中，該主控裝置操作狀態訊號可指示一安全 狀態或一非安全狀態，其中當該主控裝置操作狀態訊號指示安全狀態時，該主控裝置安全核對暫存器可回送一第一資料值，且當該主控裝置操作狀態訊號指示非安全狀態時回送一第二資料值。於各種實施方式中，該主控裝置操作狀態訊號可指示所述存取該主控裝置安全核對暫存器之該主控裝置之安全模式，且該主控裝置安全核對暫存器可回送一資料值，該資料值係指示所述存取該主控裝置安全核對暫存器之該主控裝置之安全模式。當從該主控裝置安全核對暫存器接收之資料值指示該主控裝置正以安全狀態運作時，該主控裝置可存取該從屬裝置。於各種實施方式中，該主控裝置可存取該從屬裝置而無安全錯誤。當從該主控裝置安全核對暫存器接收之 資料值指示該主控裝置正以非安全狀態運作時，該主控裝置可要求安全資格。
於各種實施方式中，該系統包括一系統保護單元，其係用以 保護該系統之資源不致誤受飄移存取。該系統保護單元可包括該主控裝置安全核對暫存器，且於各種實施方式中，該系統保護單元係位於該主控裝置與該從屬裝置之間，俾使該主控裝置對該從屬裝置之任何存取均由該系統保護單元閘守。
10‧‧‧處理系統
20‧‧‧主控裝置
30、30a‧‧‧從屬裝置
40‧‧‧系統互連
42、44‧‧‧系統互連介面
50‧‧‧系統保護單元(SPU)
52‧‧‧主控裝置安全核對暫存器
54‧‧‧其他安全暫存器
60‧‧‧主控裝置安全核對暫存器
100、110‧‧‧方法
102、104、112、114、116‧‧‧方塊
圖1為依據本發明繪製之概要方塊圖，說明一種提供安全處理環境之例示處理系統。
圖2為依據本發明繪製之概要方塊圖，說明一種可由圖1處理系統所實施以支援安全感知主控裝置之例示安全機制。
圖3為依據本發明描繪可實施於圖2安全機制之例示主控裝置安全核對暫存器。
圖4A和圖4B為依據本發明繪製流程圖，說明一種用以支援處理系統中安全感知端點之例示方法，所述處理系統可如參照圖1、圖2及圖3所描述者。
本發明之處理系統可包括共用從屬裝置(或周邊裝置)之多重主控裝置。為提供安全處理環境，該處理系統通常實施使各主控裝置依 據其安全狀態存取從屬裝置資源之安全機制。該安全機制可依據該處理系統之安全模型而變化。於一核心導向安全模型中，處理系統組件通常具有定義完善之固定安全狀態。例如，僅有指定主控裝置(如核心處理器)會在安全狀態與非安全狀態之間變化，其他主控裝置則固定運作於安全狀態或非安全狀態，且/或資源係固定定義為安全資源或非安全資源。此種安全模型提供定義完善之安全機制，可允許以安全狀態運作之主控裝置存取安全資源及非安全資源，而對於以非安全狀態運作之主控裝置則僅限存取非安全資源。反之，分散式安全模型之處理系統組件則具有動態安全狀態。例如，各種主控裝置(例如，核心處理器以外者)可在安全狀態與非安全狀態之間變化，俾使各種主控裝置可影響安全資源之內容，且資源可在安全與非安全之間變化。此種安全模型可運用一安全控制器來控制監督主控裝置及資源之操作狀態，藉此確保系統完整性。
於任何安全處理環境中，主控裝置通常無法得知其操作狀 態。因此，主控裝置可能於非安全狀態下仍試圖存取安全資源，或於不足以存取特定資源之操作模式中仍試圖存取安全資源。安全機制會阻擋此種嘗試，而後通知該主控裝置在嘗試存取安全資源時發生錯誤。於各種實施方式中，例如，該處理系統可於該主控裝置接收到與一主控裝置匯流排錯誤中斷有關之錯誤回應時宣告該主控裝置匯流排錯誤中斷，要求該主控裝置解決造成所述錯誤回應之原因，而此錯誤回應解決可能產生可觀之處理開銷。
以下揭露提供之安全機制係使處理系統中之主控裝置能夠 檢查其操作狀態。例如，該主控裝置可嘗試存取安全資源及/或要求安全存 取層級(或模式)之前，先行檢查其安全狀態(或模式)。在此所述之安全機制及處理系統配置可提升安全處理環境，同時大幅降低處理開銷。不同實施例可能具有不同優點，且本發明之任何實施例並不必須具備特定優點。
圖1為依據本發明之例示處理系統10概要方塊圖，此處理系 統10提供一安全處理環境。於各種實施方式中，處理系統10係實施為一晶片系統(SOC)，俾使處理系統10之組件整合於單一晶片中。於各種實施方式中，處理系統10之組件係實施於一相同裝置。或者，處理系統10之組件可分散於多個彼此相連之種積體電路及/或裝置中，俾使處理系統10之組件於整合後提供一安全處理環境。圖1為求明確顯示本發明之進步概念，係經簡化。處理系統10可包含其他特性，且在此所述部分特色在處理系統10之其他實施例中可能有所替換或省略。
處理系統10包括主控裝置20，如M1、M2、…MN(其中N為主控裝置之總數)，以及從屬裝置30，如S1、S2、…Sn(n為從屬裝置之總數)。於各種實施方式中，從屬裝置30為處理系統10中之共用資源，每一主控裝置20皆可存取從屬裝置30之資源。主控裝置20包括任何能夠啟動匯流排傳出之處理系統組件，例如一中央處理器(CPU)、一微控制器、一微處理器、一數位訊號處理器、一直接記憶體存取(DMA)模組、一系統除錯單元模組或其他互連或系統匯流排主控裝置。從屬裝置30包括任何經匯流排傳輸而啟動之處理組件，例如一記憶體、一控制器(如一記憶體控制器)、一輸入/輸出(I/O)模組(可向處理系統10接收或提供資訊之任何種類裝置)、一周邊裝置或其他互連或系統匯流排從屬裝置。記憶體可包括一快閃記憶體、一隨機存取記憶體(RAM)、一唯讀記憶體(ROM)、一動態RAM(DRAM)、一靜態RAM (SRAM)、一同步DRAM(SDRAM)、一雙倍資料傳輸率SDRAM(DDR SDRAM)、一繪圖DDR記憶體、一磁阻式RAM(MRAM)、其他種類記憶體或其組合。於各種實施方式中，一處理組件可同時扮演主控裝置及從屬裝置之角色。應知所述處理系統10可包括任何數量之主控裝置(一或多台)及/或從屬裝置(一或多台)，依據處理系統10之設計需求而定。
系統互連40連結處理系統10之各種組件。例如，於圖示實施 例中，主控裝置20與從屬裝置30係耦接於系統互連40，俾使主控裝置20與從屬裝置30可經由該系統互連40彼此通訊。系統互連40可包括單一匯流排、多重匯流排、交叉開關網路、單級網路、多級網路、其他類型之互連網路或其組合。於各種實施方式中，系統互連40可利用系統交叉開關(SCB)形成一交換光線式之系統匯流排互連。例如，SCB可將系統匯流排主控裝置(如主控裝置20)連接至系統匯流排從屬裝置(如從屬裝置30)以提供多重匯流排主控裝置與多重匯流排從屬裝置間之同時多重式資料傳輸。該交換光纖可包括由包括多重主控裝置介面與多重從屬裝置介面構成之矩陣。
於處理系統10運作時，每一主控裝置20均有一相關操作狀態 (模式)，例如安全狀態、非安全狀態或變化安全等級狀態(例如，限制主控裝置對處理系統10中特定資源存取之使用者模式、不限制主控裝置對處理系統10中資源存取之管理人模式、其他模式或其組合)。至少一主控裝置20可於各種操作狀態(模式)之間變換。於某些實施方式中，若一主控裝置以安全狀態運作，其可存取安全及非安全資源；若該主控裝置以非安全狀態運作，其可存取非安全資源，但不可存取安全資源。如上所述，主控裝置20包括任何能夠啟動匯流排傳輸之處理系統組件，俾使處理系統10核心處理 器以外之其他處理系統組件其他可影響系統資源，如從屬裝置30所提供之資源。此外，從屬裝置30可包括安全資源、非安全資源或兼具安全與非安全資源。於某些實施方式中，處理系統10及/或從屬裝置30之資源可於安全與非安全之間轉變。據此，處理系統10利用之分散式安全模型中，主控裝置20與從屬裝置30具有相關動態安全狀態。
圖2為依據本發明繪製之概要方塊圖，說明一種可由圖1處理 系統所實施以支援安全感知主控裝置之例示安全機制。圖2為求明確顯示本發明之進步概念，係經簡化。處理系統10所實施之安全機制可包含其他特性，且在此所述部分特色在所述安全機制之其他實施例中可能有所替換或省略。
於圖2中，從屬裝置30進一步包括具有相關記憶體映射暫存器空間之從屬裝置30a，例如周邊裝置P1、P2、…Pi(i為周邊裝置之總數)。於圖示實施例中，系統互連40包括一系統互連介面42及一系統互連介面44，其中主控裝置20可經由系統互連介面42與從屬裝置30通訊，且主控裝置20可經由系統互連介面42及系統互連介面44(於某些實施方式中，為一系統記憶體映射(SMMR)介面之代表)而與從屬裝置30a通訊。
一系統保護單元(SPU)50係用於保護處理系統10之資源不致誤受飄移存取。例如，系統保護單元(SPU)50包括一組暫存器，如一主控裝置安全核對暫存器52及其他安全暫存器54。於圖示實施例中，系統保護單元(SPU)50係位於系統互連介面42與系統互連介面44(例如，一SMMR介面)之間，俾使該主控裝置20經由系統互連介面42對該從屬裝置30a之任何存取均由該SPU閘守。
主控裝置安全核對暫存器52中所儲存之資料係指示所有與 主控裝置安全核對暫存器52相連之主控裝置20操作狀態，俾使所有主控裝置20可檢查其安全資格。於圖示實施例中，主控裝置安全核對暫存器52具有一固定位置(例如，一固定位置空間)。例如，一主控裝置可經由系統互連40(在此係經由系統互連介面42)對主控裝置安全核對暫存器52發出一暫存器存取要求。系統互連40會針對發出該暫存器存取要求之主控裝置發出有關其操作狀態資訊之訊號。例如，一主控裝置操作狀態訊號伴隨該暫存器存取要求，指示正在存取(例如，讀取)該主控裝置安全核對暫存器52之主控裝置目前處於何種安全狀態。於各種實施方式中，該主控裝置操作狀態訊號指示正在存取該主控裝置安全核對暫存器52之該主控裝置係以一安全狀態或一非安全狀態運作。於各種實施方式中，該主控裝置操作狀態訊號指示正在存取該主控裝置安全核對暫存器之該主控裝置52處於何種安全模式或層級，例如一使用者模式、一管理員模式模式、其他模式或其組合。基於該主控裝置操作狀態訊號，主控裝置安全核對暫存器52對該主控裝置回送一資料值，該資料值指示該主控裝置之目前安全狀態。例如，主控裝置安全核對暫存器52可對該主控裝置回送兩種數值之一，亦即指示該主控裝置處於安全狀態之資料值或指示該主控裝置處於非安全狀態之資料值。於各種實施方式中，主控裝置安全核對暫存器52可回送一資料值以指示所述存取該主控裝置安全核對暫存器之該主控裝置之安全模式(層級)，例如該資料值可指示一使用者模式、一管理員模式或某些其他安全模式。
圖3依據本發明描繪可實施於圖2安全機制之例示主控裝置 安全核對暫存器60。於圖3中，主控裝置安全核對暫存器60係一32位元暫存 器。或者，該主控裝置安全核對暫存器60可為另一不同大小。所述主控裝置安全核對暫存器60當受一安全主控裝置存取(例如，讀取)時回送0xFFFFFFFF資料值，且當受非安全主控裝置存取時回送0x00000000資料值。 於各種實施方式中，主控裝置安全核對暫存器60可於受安全主控裝置及/或非安全主控裝置存取時回送不同資料值，且/或進一步回送指名正在存取該主控裝置安全核對暫存器之該主控裝置60處於何種安全模式或層級之資料值。圖3為求明確顯示本發明之進步概念，係經簡化。主控裝置安全核對暫存器60可包含其他特性，且在此所述部分特色在所述主控裝置安全核對暫存器60之其他實施例中可能有所替換或省略。
復參照圖2，主控裝置安全核對暫存器52係可允許以任何模 式運作之任何主控裝置20存取以檢查其操作狀態，並提供一資料值指示該存取中主控裝置之目前操作狀態。此一配置可免除產生錯誤訊號及/或相關主控裝置匯流排錯誤中斷之需要。本發明係使主控裝置在對於安全核對暫存器之存取遭拒後，啟動安全核對傳輸，而不產生錯誤訊號及/或相關主控裝置匯流排錯誤中斷。所述安全核對傳輸本身會向該主控裝置安全核對暫存器52(及/或系統保護單元SPU 50)提供有關安全核對傳輸目前狀態之指示，俾使該主控裝置安全核對暫存器52(及/或系統保護單元SPU 50)可判斷提出要求之主控裝置處於何種操作狀態。若該主控裝置發現其係運作於非安全狀態或不符要求之安全模式，該主控裝置可繼續請求安全狀態。若該主控裝置發現其係運作於安全狀態或符合要求之安全模式，該主控裝置可繼續要求存取處理系統10之資源，例如存取從屬裝置30及/或從屬裝置30a之安全資源。
或者，於各種實施方式中，各主控裝置具有一相連主控裝置安全核對暫存器，因此主控裝置可存取其相連主控裝置安全核對暫存器並判斷其目前操作狀態。依據又一替代方案，於各種實施方式中，該主控裝置安全核對暫存器包括有關目前處理系統10各主控裝置之操作狀態資訊。於其他實施方式中，處理系統10可不設有系統保護單元50，改為配置主控裝置安全核對暫存器52。本發明之安全感知主控裝置亦可採用其他配置。
其他安全暫存器54可包括一全域鎖暫存器、一寫入保護暫存器、其他安全暫存器、任何能夠保護處理系統10資源之其他暫存器配置或其組合。於各種實施方式中，系統保護單元(SPU)50具有全域鎖功能。例如，系統保護單元(SPU)50可包括一全域鎖暫存器，其可允許系統保護單元(SPU)50防止對於控制暫存器相連多重從屬裝置30a之存取，例如周邊裝置P1、P2、…Pi。該全域鎖暫存器之開動可啟動一全域鎖訊號，因此當一周邊裝置之相連控制暫存器設定上鎖，且該全域鎖訊號受到確認時，該周邊裝置即封鎖對其控制暫存器之後續存取。於各種實施方式中，系統保護單元(SPU)50具有與各從屬裝置30a相連之寫入保護暫存器，如一與各周邊裝置P1、P2、…Pi相連之寫入保護暫存器。各寫入保護暫存器係用於控制主控裝置20可對其相連周邊裝置暫存器組存取什麼。於各種實施方式中，各寫入保護暫存器之一部份(例如，一或多位元)對應各主控裝置20，俾使系統保護單元(SPU)50可封鎖主控裝置20之存取嘗試。當對應一特定主控裝置之部分設定時(例如，當對應位元設定時)，系統保護單元(SPU)50封鎖該特定主控裝置對相連周邊裝置暫存器組之存取，俾使該特定主控裝置受封鎖而不可存取該周邊裝置。
圖4A為依據本發明繪製流程圖，說明一種用以支援處理系 統中安全感知端點之例示方法100，所述處理系統可如參照圖1、圖2及圖3所描述者。於各種實施方式中，該安全感知端點係一處理系統主控裝置，且一主控裝置安全核對暫存器，如上述主控裝置安全核對暫存器52，實施方法100。於方塊102，從處理系統中之端點接收存取要求。一操作狀態訊號伴隨該存取要求，指示發出該存取要求之端點所處安全狀態。例如，主控裝置安全核對暫存器從處理系統之主控裝置接收一存取要求，例如一讀取要求，且該存取要求包括一主控裝置操作狀態訊號，該主控裝置操作狀態訊號指示發出該存取要求之主控裝置所處安全狀態。於方塊104，依據該操作狀態訊號，一資料值回送至該端點。該資料值指示發出該存取要求之主控裝置目前安全狀態。例如，主控裝置安全核對暫存器可向該主控裝置回送兩種數值之一，亦即指示該主控裝置處於安全狀態之資料值或指示該主控裝置處於非安全狀態之資料值。於各種實施方式中，主控裝置安全核對暫存器可回送一資料值以指示所述存取該主控裝置安全核對暫存器之該主控裝置之安全模式(層級)，例如該資料值可指示一使用者模式、一管理員模式或某些其他安全模式。方法100之前、中、後可增設其他步驟，且在此所述部分步驟於方法100之其他實施例中可能有所替換或省略。此外，本發明所述之端點可包括該處理系統之任何處理組件。
圖4B為依據本發明繪製流程圖，說明一種用以支援處理系 統中安全感知端點之例示方法110，所述處理系統可如參照圖1、圖2及圖3所描述者。於各種實施方式中，該安全感知端點，例如處理系統之主控裝置，實施方法110。於方塊112，該端點發出有關檢查其安全資格之存取要求。 一操作狀態訊號伴隨該存取要求，指示發出該存取要求之端點所處安全狀態。例如，處理系統之主控裝置發出存取要求，例如一讀取要求，以檢查其安全資格，且該存取要求包括一主控裝置操作狀態訊號，該主控裝置操作狀態訊號指示該主控裝置之安全狀態。於各種實施方式中，該主控裝置對一主控裝置安全核對暫存器發出該存取要求。於方塊114，該端點接收一指示其目前安全狀態之資料值。例如，該主控裝置接收之資料值指示其係正以安全狀態運作，或指示其係正以正以非安全狀態運作。於各種實施方式中，該主控裝置接收之資料值係指示該端點之安全模式(層級)，如使用者模式、管理員模式或某些其他安全模式。於方塊116，該端點依據接收到之資料值採取行動。例如，於接收到指示該主控裝置正以安全狀態運作之資料值時，該主控裝置可存取安全資源。於接收到指示該主控裝置正以非安全狀態運作之資料值時，該主控裝置可要求安全資格。於另一範例中，之資料值時指示該主控裝置安全模式(層級)之資料值時，該主控裝置可執行與其安全模式(層級)一致之處理功能，及/或在執行進一步處理功能之前，先要求變更其安全模式(層級)。方法110之前、中、後可增設其他步驟，且在此所述部分步驟於方法110之其他實施例中可能有所替換或省略。此外，本發明所述之端點可包括該處理系統之任何處理組件。
於各種實施方式中，圖中之處理系統10、處理系統10組件及 /或該各種電路及/或組件可裝設於相連電子裝置之板體上。所述板體可為通用電路板，承載該電子裝置內部電子系統之各項組件，且進一步提供用以連接其他周邊裝置之連接器。該板體所提供之電性連接可達成該系統其他組件之電性通訊。任何適合之處理器(包括數位訊號處理器、微處理器、支 援晶片組等等)、記憶體元件等等可依據特定配置需求、處理要求、電腦設計、其他考量或其組合而適當耦接於該板體。其他組件，如外部儲存裝置、感應器、影音播放控制器及周邊裝置可透過插卡方式或經由纜線附加於該板體，或整合於板體中。於各種實施方式中，圖示之處理系統10、處理系統10組件及/或各種該電路及/或組件可以獨立模組之方式實施(例如，一裝置帶有組件及電路系統配置，以執行一特定應用程式或功能)或以電子裝置應用特定硬體之插入式模組來實施。應知本發明之特定實施例之部分或整體可便利容納於一晶片系統(SOC)封裝中。SOC意指將一電腦或其他電子系統之組件整合於單一晶片之積體電路。其可包含數位、類比、混合訊號且通常包含無線射頻功能：全都可設置於單一晶片基板上。其他實施例可包括多晶片模組(MCM)，其係具有位於單一電子封裝中之複數分離IC，經由該電子封裝彼此密切互動。於其他各種實施例中，在此所述之各項功能可實施於應用特定積體電路(ASIC)、現場可編輯邏輯閘陣列(FPGA)、其他半導體晶片或其組合之一或多半導體核心(如矽核心)中。
在此概述之該各種功能可經由一或多非暫態及/或有形媒體(例如，應用特定積體電路(ASIC)中之內編邏輯、數位訊號處理器(DSP)指令、由處理器或其他類似機器執行之軟體(可能包含目的碼與來源碼))加以實施。於某些範例中，一記憶體元件可儲存用於本發明所述操作之資料。此包括記憶體元件，其應能夠儲存可供處理器執行以達成在此所述操作活動之邏輯(例如，軟體、程式、處理器指令)。該處理器可執行與該該資料相關之任何種類之指令，以達成在此所述之操作。於各種實施方式中，該處理器可將一元件或一物品(如資料)從一狀態或事物轉換為另一狀態或事 物。於另一範例中，在此所概述之活動可利用固定邏輯或可編程邏輯(如由該處理器執行之軟體/電腦指令)實施，且在此所指之元件可為某種可編程處理器(如DSP)、可編程數位邏輯(如FPGA、可拭型可編程唯讀記憶體(EPROM)、電可拭型可編程ROM(EEPROM))或包括數位邏輯、軟體、程式、電子指令或其任何適當組合之ASIC。
應知上述參照圖式之活動可應用於任何涉及訊號處理之積體電路，尤其是可執行專業軟體程式或演算法，而可能必須處理數位化即時資料者。特定實施例可關於多DSP訊號處理、浮點處理、訊號/控制處理、固定功能處理、微控制器應用程式等等。於特定情境中，在此所討論之特色可應用於醫療系統、科學測試設備、無線與有線通訊、雷達、工業程序控制、影音設備、電流感應、儀器使用(需求高精度者)及其他數位處理系統。此外，上述之特定實施例可應用於有關醫療成像、病患監控、醫療儀器使用及家庭健康照護之數位訊號處理技術。此可包括肺監視器、加速度計、心頻監視器、起搏器等等。其他應用可涉及汽車技術之安全系統(如，穩定控制系統、駕駛人輔助系統、煞車系統、資訊娛樂及任何種類之內部應用程式)。此外，傳動裝置系統(例如，於混合動力車或電動車中者)可運用此高精度資料轉換產品於電池監控、控制系統、報告控制、保養活動等等。於其他情境範例中，本發明之教示可應用於工業市場，包括幫助提升生產力、能源效率及可靠性之製程控制系統。於消費者應用中，上述訊號處理電路之教示可用於影像處理、自動對焦及影像穩定(如，數位相機、攝影機等等)。其他消費者應用可包括家庭劇院系統、DVD錄影機及高解析度電視機之影音處理器。更多其他消費者應用可設及先進觸控螢幕控制器(如，任 何種類之可攜式媒體裝置)。因此，本發明之技術可應用於智慧型手機、平板電腦、安全系統、PC、遊戲技術、虛擬實境、模擬測試等等。
在此所概述之規格、尺寸及關係僅屬舉例及教示之用，其可在不脫離本發明精神或本案申請專利範圍之前提下大幅變化。上開規格該僅為非限制性範例，且因據此加以解釋。於以上敘述中，係參照特定處理器及/或組件安排對示範實施例加以說明。可在不脫離本發明精神或本案申請專利範圍之前提下對此等實施例進行各種修改及變化。因此，本案說明書與附圖應視為本發明之說明材料，而不應構成本發明之限制。
應知藉由在此提供之諸多範例，所指互動可能存在於二、三、四或更多處理組件之間，但僅為說明與舉例之用。應知本發明之系統可以任何適當之方式構成。連同類似設計之替代方案，圖中之所有組件、模組、電路及元件均可結合為各種可能配置，且概屬本說明書之廣義範圍。於特定案例中，僅描述有限數量之處理組件可能更便於說明一組已知流程之一或多項功能。應知圖中之處理組件及教示可為比例之變化，且可容納眾多組件，以及更複雜/經係之安排與配置。據此，在此提供之範例不應限制該處理系統及/或組件之範圍或約束其實可應用於無數其他結構之廣義教示。
此外，應知「一實施例」、「範例實施例」、「一種實施例」、「另一實施例」、「某些實施例」、「各種實施例」、「其他實施例」、「替代實施例」等等中之各種特色(如，元件、結構、模組、組件、步驟、操作、特徵等等)係用以表示任何此等特色包含於本發明之一或多種實施例中，但未必結合於同一實施例。此外亦應知「耦接至」及「耦接於」在此可交替使用，且 述及一元件「耦接至」及「耦接於」另一元件係包括任何可促進該元件功能及操作(如在此所述之安全核對機制)之通訊耦接手段、電性耦接手段、機械耦接手段、其他耦接手段或其組合。
熟悉此技藝人士可思及諸多其他改變、替換、變化、變更及修改，且本發明一欲包含所有落入所附申請專利範圍範疇中之此等改變、替換、變化、變更及修改。為便於美國專利商標局(USPTO)及其他任何閱讀本案所獲專利之人順利解讀本案之申請專利範圍，懇請注意：(a)除非特定申請專利範圍中具體使用「手段」或「步驟」等語彙，否則申請人不欲就所附任一申請專利範圍訴諸申請提出當日35 U.S.C.第112條第6段之既存規定且(b)申請人不欲，以說明書中之任何陳述，在所附申請專利範圍所反映之方式外，以任何其他方式限制本發明之內容。
其他說明、範例與實施方式
本發明之各種實施方式係提供一系統，所述系統可包括自一主控裝置接收有關存取一主控裝置安全核對暫存器之要求，其中該要求包括一主控裝置操作狀態訊號，該主控裝置操作狀態訊號指示所述要求存取之主控裝置之安全狀態；以及依據該主控裝置操作狀態訊號而向該主控裝置回送一資料值之手段，其中該資料值係指示所述要求存取之主控裝置之目前安全狀態。此等範例中所謂「手段」可包括(但不限於)使用任何在此所述之適合組件，連同任何適合之軟體、電路系統、集線器、電腦程式、邏輯、演算法、硬體、控制器、介面、連結、匯流排、通訊路徑等等。於各種實施方式中，該系統包括記憶體，其中存有指令，該指令之執行可致使該系統執行任何在此所述之活動。
10‧‧‧處理系統
20‧‧‧主控裝置
30‧‧‧從屬裝置
40‧‧‧系統互連

Claims (20)

  1. 一種用於提供安全感知處理組件之系統，其係包含：一系統互連；一或多主控裝置，與該系統互連耦接；以及一主控裝置安全核對暫存器，與該系統互連耦接，該主控裝置安全核對暫存器係用於儲存任何存取該主控裝置安全核對暫存器之主控裝置所處安全狀態之資料，該主控裝置安全核對暫存器係進一步用於：經由該系統互連從一主控裝置接收有關存取該主控裝置安全核對暫存器之要求，其中該要求包括一主控裝置操作狀態訊號，該主控裝置操作狀態訊號指示該要求存取之主控裝置所處安全狀態，並基於該主控裝置操作狀態訊號，對該主控裝置回送一資料值，其中該資料值指示該要求存取之主控裝置目前安全狀態。
  2. 如請求項1所述之系統，其中該主控裝置操作狀態訊號指示一安全狀態或一非安全狀態，其中該主控裝置安全核對暫存器係用於：當該主控裝置操作狀態訊號指示所述存取該主控裝置安全核對暫存器之該主控裝置處於安全狀態時，回送一第一資料值；以及當該主控裝置操作狀態訊號指示所述存取該主控裝置安全核對暫存器之該主控裝置處於非安全狀態時，回送一第二資料值。
  3. 如請求項1所述之系統，其中：該主控裝置操作狀態訊號指示所述存取該主控裝置安全核對暫存器之該主控裝置之安全模式；以及該主控裝置安全核對暫存器係用於回送一資料值，該資料值指示 所述存取該主控裝置安全核對暫存器之該主控裝置之該安全模式。
  4. 如請求項1所述之系統，進一步包含一與該系統互連耦接之從屬裝置，其中該系統互連係用於促成該主控裝置與該從屬裝置間之通訊，其中當該主控裝置係從該主控裝置安全核對暫存器接收到一指示該主控裝置正以安全狀態運作之資料值時，存取該從屬裝置。
  5. 如請求項4所述之系統，其中當該主控裝置從該主控裝置安全核對暫存器接收到一指示該主控裝置正以非安全狀態運作之資料值時，要求安全資格。
  6. 如請求項1所述之系統，當對該主控裝置安全核對暫存器該要求存取之主控裝置正以非安全狀態運作時，不產生錯誤訊號。
  7. 如請求項1所述之系統，進一步包括一系統保護單元，該系統保護單元包括該主控裝置安全核對暫存器，且係用於保護該系統之資源不致誤受飄移存取。
  8. 如請求項7所述之系統，進一步包含一與該系統互連耦接之從屬裝置，其中該系統保護單元係位於該主控裝置與該從屬裝置之間，俾使該主控裝置對該從屬裝置之任何存取均由該系統保護單元閘守。
  9. 如請求項1所述之系統，其中該主控裝置安全核對暫存器具有一固定位置空間。
  10. 一種用於提供安全感知處理組件之方法，其係包含：從一主控裝置接收一要求，該要求係對於該主控裝置安全核對暫存器進行存取之要求，且該要求包括一指示該要求存取之主控裝置所處安全狀態之主控裝置操作狀態訊號，以及 基於該主控裝置操作狀態訊號，對該主控裝置回送一資料值，其中該資料值指示該要求存取之主控裝置之目前安全狀態。
  11. 如請求項10所述之方法，其中該主控裝置操作狀態訊號指示一安全狀態或一非安全狀態，且該方法進一步包括：當該主控裝置操作狀態訊號指示存取該主控裝置安全核對暫存器之該主控裝置處於安全狀態時，對該主控裝置回送一第一資料值；以及當該主控裝置操作狀態訊號指示存取該主控裝置安全核對暫存器之該主控裝置處於非安全狀態時，對該主控裝置回送一第二資料值。
  12. 如請求項10所述之方法，其中該主控裝置操作狀態訊號指示一安全模式，且該方法進一步包括回送一資料值，該資料值指示所述存取該主控裝置安全核對暫存器之該主控裝置之安全模式。
  13. 如請求項10所述之方法，進一步包括當從該主控裝置安全核對暫存器接收到一指示該主控裝置正以安全狀態運作之資料值時，由該主控裝置存取一從屬裝置。
  14. 如請求項13所述之方法，進一步包括當從該主控裝置安全核對暫存器接收到一指示該主控裝置正以非安全狀態運作之資料值時，由該主控裝置要求安全資格。
  15. 如請求項10所述之方法，其中當所述要求存取該主控裝置安全核對暫存器之主控裝置正以非安全狀態運作時，無錯誤訊號產生。
  16. 一種非暫態媒體，其中編寫之邏輯包括可供執行之程式，且當一處理器執行該程式時，該程式可供使用以執行以下操作： 從一主控裝置接收有關存取一主控裝置安全核對暫存器之要求，其中該要求包括一主控裝置操作狀態訊號，該主控裝置操作狀態訊號指示所述要求存取之主控裝置之安全狀態，以及依據該主控裝置操作狀態訊號，向該主控裝置回送一資料值，其中該資料值指示所述要求存取之主控裝置之目前安全狀態。
  17. 如請求項16所述之非暫態媒體，其中該主控裝置操作狀態訊號指示一安全狀態或一非安全狀態，且該等操作進一步包括：當該主控裝置操作狀態訊號指示所述存取該主控裝置安全核對暫存器之該主控裝置處於安全狀態時，回送一第一資料值；以及當該主控裝置操作狀態訊號指示所述存取該主控裝置安全核對暫存器之該主控裝置處於非安全狀態時，回送一第二資料值。
  18. 如請求項16所述之非暫態媒體，其中該主控裝置操作狀態訊號指示一安全模式，且該等操作進一步包括回送一資料值，該資料值指示所述存取該主控裝置安全核對暫存器之該主控裝置之安全模式。
  19. 如請求項16所述之非暫態媒體，該等操作進一步包括當從該主控裝置安全核對暫存器接收到一指示該主控裝置正以安全狀態運作之資料值時，由該主控裝置存取一從屬裝置。
  20. 如請求項19所述之非暫態媒體，該等操作進一步包括當從該主控裝置安全核對暫存器接收到一指示該主控裝置正以非安全狀態運作之資料值時，由該主控裝置要求安全資格。
TW104108451A 2014-03-20 2015-03-17 安全感知主控裝置之系統及方法 TWI549018B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/220,992 US9268970B2 (en) 2014-03-20 2014-03-20 System and method for security-aware master

Publications (2)

Publication Number Publication Date
TW201537380A TW201537380A (zh) 2015-10-01
TWI549018B true TWI549018B (zh) 2016-09-11

Family

ID=52876505

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104108451A TWI549018B (zh) 2014-03-20 2015-03-17 安全感知主控裝置之系統及方法

Country Status (5)

Country Link
US (1) US9268970B2 (zh)
CN (1) CN104933370B (zh)
DE (1) DE102015103220B4 (zh)
GB (1) GB2525484B (zh)
TW (1) TWI549018B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9268970B2 (en) 2014-03-20 2016-02-23 Analog Devices, Inc. System and method for security-aware master
JP6493071B2 (ja) * 2015-07-30 2019-04-03 株式会社リコー 情報処理システム、情報処理装置、情報処理方法及びプログラム
KR20180074197A (ko) * 2016-12-23 2018-07-03 삼성전자주식회사 버스 트래픽 컨트롤 장치 및 이를 갖는 버스 시스템
US10861504B2 (en) 2017-10-05 2020-12-08 Advanced Micro Devices, Inc. Dynamic control of multi-region fabric
US10558591B2 (en) 2017-10-09 2020-02-11 Advanced Micro Devices, Inc. Method and apparatus for in-band priority adjustment forwarding in a communication fabric
DE102017125156A1 (de) * 2017-10-26 2019-05-02 Infineon Technologies Ag Vorrichtung und Verfahren zum Verarbeiten von Radarsignalen
DE102017220764A1 (de) * 2017-11-21 2019-05-23 Audi Ag Ein-Chip-System für ein Fahrzeug
US11196657B2 (en) * 2017-12-21 2021-12-07 Advanced Micro Devices, Inc. Self identifying interconnect topology
US11017077B2 (en) * 2018-03-21 2021-05-25 Nxp Usa, Inc. Run-time security protection system and method
US10978123B2 (en) * 2018-12-04 2021-04-13 Nxp Usa, Inc. Tamper protection of memory devices on an integrated circuit
US11288404B2 (en) * 2019-06-14 2022-03-29 Infineon Technologies Ag Resource protection
US11507522B2 (en) 2019-12-06 2022-11-22 Advanced Micro Devices, Inc. Memory request priority assignment techniques for parallel processors
US11223575B2 (en) 2019-12-23 2022-01-11 Advanced Micro Devices, Inc. Re-purposing byte enables as clock enables for power savings
US20230138906A1 (en) * 2021-10-29 2023-05-04 Texas Instruments Incorporated Trim configuration of analog modules
US12008147B2 (en) * 2021-10-29 2024-06-11 Mellanox Technologies, Ltd. Co-packaged switch with integrated quantum key distribution capabilities
FR3129502B1 (fr) * 2021-11-25 2024-08-30 St Microelectronics Alps Sas Gestion d’un pare-feu de mémoire dans un système sur puce
GB2624257A (en) * 2022-11-08 2024-05-15 Cirrus Logic Int Semiconductor Ltd Systems and methods for access protection of system peripherals
FR3142569A1 (fr) * 2022-11-25 2024-05-31 STMicroelectronics (Grand Ouest) SAS Procédé de gestion de l’isolation de ressources d’un système sur puce, et système sur puce correspondant.

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200411555A (en) * 2002-11-18 2004-07-01 Advanced Risc Mach Ltd Switching between secure and non-secure processing modes
US7370210B2 (en) * 2002-11-18 2008-05-06 Arm Limited Apparatus and method for managing processor configuration data
TW200949702A (en) * 2008-05-24 2009-12-01 Via Tech Inc Microprocessor having internal secure cache
US8051467B2 (en) * 2008-08-26 2011-11-01 Atmel Corporation Secure information processing

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001527713A (ja) 1997-03-27 2001-12-25 エラン・シャルテレメンテ・ゲーエムベーハー・ウント・コンパニー・カーゲー 安全性指向の制御システム、ならびにこのシステムを運営する方法
US7277972B2 (en) 2002-03-08 2007-10-02 Freescale Semiconductor, Inc. Data processing system with peripheral access protection and method therefor
US20030221030A1 (en) 2002-05-24 2003-11-27 Timothy A. Pontius Access control bus system
GB2396034B (en) 2002-11-18 2006-03-08 Advanced Risc Mach Ltd Technique for accessing memory in a data processing apparatus
US7019639B2 (en) 2003-02-03 2006-03-28 Ingrid, Inc. RFID based security network
US7434264B2 (en) 2003-03-07 2008-10-07 Freescale Semiconductor, Inc. Data processing system with peripheral access protection and method therefor
US7444668B2 (en) 2003-05-29 2008-10-28 Freescale Semiconductor, Inc. Method and apparatus for determining access permission
JP2005250833A (ja) 2004-03-04 2005-09-15 Nec Electronics Corp バスシステム及びアクセス制御方法
US7904943B2 (en) 2004-12-28 2011-03-08 O'connor Dennis M Secure controller for block oriented storage
US7412579B2 (en) 2004-12-30 2008-08-12 O'connor Dennis M Secure memory controller
WO2007079985A1 (en) 2006-01-13 2007-07-19 Freescale Semiconductor, Inc. Protection system and method of operation therein
US7827326B2 (en) 2007-11-26 2010-11-02 Alcatel-Lucent Usa Inc. Method and apparatus for delegation of secure operating mode access privilege from processor to peripheral
US8682639B2 (en) 2010-09-21 2014-03-25 Texas Instruments Incorporated Dedicated memory window for emulation address
CN101989242B (zh) 2010-11-12 2013-06-12 深圳国微技术有限公司 一种提高soc系统安全的总线监视器及其实现方法
CN102184366B (zh) * 2011-06-07 2013-01-02 郑州信大捷安信息技术股份有限公司 基于SoC芯片外部程序安全访问控制系统及控制方法
US8527675B2 (en) 2011-07-27 2013-09-03 Raytheon Company System and method for implementing a secure processor data bus
US8954017B2 (en) 2011-08-17 2015-02-10 Broadcom Corporation Clock signal multiplication to reduce noise coupled onto a transmission communication signal of a communications device
EP2581853B1 (en) * 2011-10-14 2018-05-30 Samsung Electronics Co., Ltd Method and apparatus for secure web widget runtime system
US9373377B2 (en) * 2011-11-15 2016-06-21 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for testmode security systems
GB2499287A (en) 2012-02-08 2013-08-14 Advanced Risc Mach Ltd Exception handling in data processing with different security domains
GB2501470B (en) 2012-04-17 2020-09-16 Advanced Risc Mach Ltd Management of data processing security in a secondary processor
US20140366131A1 (en) 2013-06-07 2014-12-11 Andes Technology Corporation Secure bus system
GB2515047B (en) 2013-06-12 2021-02-10 Advanced Risc Mach Ltd Security protection of software libraries in a data processing apparatus
US9268970B2 (en) 2014-03-20 2016-02-23 Analog Devices, Inc. System and method for security-aware master
DE102015205670A1 (de) * 2015-03-30 2016-06-09 Volkswagen Aktiengesellschaft Angriffserkennungsverfahren, Angriffserkennungsvorrichtung und Bussystem für ein Kraftfahrzeug
US10142358B1 (en) * 2016-02-29 2018-11-27 Symantec Corporation System and method for identifying an invalid packet on a controller area network (CAN) bus
JP6279174B1 (ja) * 2017-02-28 2018-02-14 三菱電機株式会社 車両通信監視装置、車両通信監視方法および車両通信監視プログラム
US10817610B2 (en) * 2018-03-23 2020-10-27 Wipro Limited Method and system for providing hack protection in an autonomous vehicle

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200411555A (en) * 2002-11-18 2004-07-01 Advanced Risc Mach Ltd Switching between secure and non-secure processing modes
US7370210B2 (en) * 2002-11-18 2008-05-06 Arm Limited Apparatus and method for managing processor configuration data
TW200949702A (en) * 2008-05-24 2009-12-01 Via Tech Inc Microprocessor having internal secure cache
US8051467B2 (en) * 2008-08-26 2011-11-01 Atmel Corporation Secure information processing

Also Published As

Publication number Publication date
GB2525484B (en) 2016-05-04
DE102015103220B4 (de) 2021-01-14
TW201537380A (zh) 2015-10-01
DE102015103220A1 (de) 2015-09-24
US9268970B2 (en) 2016-02-23
GB201503670D0 (en) 2015-04-15
US20150269396A1 (en) 2015-09-24
GB2525484A (en) 2015-10-28
CN104933370A (zh) 2015-09-23
CN104933370B (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
TWI549018B (zh) 安全感知主控裝置之系統及方法
US10061729B2 (en) Scalable multi-core system-on-chip architecture on multiple dice for high end microcontroller
TWI607451B (zh) 與具錯誤校正碼保護之記憶體搭配之記憶體內建式自我測試裝置
CN104704478B (zh) 输入/输出错误遏制事件后的恢复
KR102398515B1 (ko) 버스간 통신들의 브리징
DE102016109363A1 (de) Host-port für serielle periphere schnittstellen
WO2019072111A1 (zh) Fpga设备、基于fpga设备的云系统
JP2014053675A5 (zh)
US9021169B2 (en) Bus system including ID converter and converting method thereof
TWI604337B (zh) 用於積體電路之基於雙隨機位元產生器的防竄改系統
US20180157553A1 (en) System interconnect and system on chip having the same
US9336130B2 (en) Methods, systems, and computer readable media for providing basic input/output system (BIOS) data and non-BIOS data on the same non-volatile memory
US9952913B2 (en) Centralized peripheral access protection
JP7402798B2 (ja) データセンタにおけるプログラマブルデバイス向けのセキュリティ
GB2539788A (en) Debug trigger interface for non-debug domain system reset
US9135202B2 (en) Bridge circuit for bus protocol conversion and error handling
CN104346306B (zh) 高完整性dma操作的系统和方法
US10068110B2 (en) Semiconductor device including a content firewall unit that has a secure function
US20150378939A1 (en) Memory mechanism for providing semaphore functionality in multi-master processing environment
JP2023509711A (ja) デバッガ及び仲裁インタフェースを備えた集積回路
US11861009B2 (en) Mechanism to update attested firmware on a platform
TWI518522B (zh) 應用於ｘ８６系統之訊號讀取之控制與切換模組
JP2009169511A (ja) 情報処理装置
TW202240406A (zh) 唯讀記憶體(rom)安全性
TW201619838A (zh) 應用於ｘ８６系統之訊號寫入之控制與切換模組