TWI543609B - 用於串流應用之不對稱鏈路技術 - Google Patents

用於串流應用之不對稱鏈路技術 Download PDF

Info

Publication number
TWI543609B
TWI543609B TW100149206A TW100149206A TWI543609B TW I543609 B TWI543609 B TW I543609B TW 100149206 A TW100149206 A TW 100149206A TW 100149206 A TW100149206 A TW 100149206A TW I543609 B TWI543609 B TW I543609B
Authority
TW
Taiwan
Prior art keywords
control signal
video stream
link
message
clock
Prior art date
Application number
TW100149206A
Other languages
English (en)
Other versions
TW201249189A (en
Inventor
陳輝銘
杜安Ｇ 檜特
大衛Ｊ 哈里曼
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201249189A publication Critical patent/TW201249189A/zh
Application granted granted Critical
Publication of TWI543609B publication Critical patent/TWI543609B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Studio Devices (AREA)

Description

用於串流應用之不對稱鏈路技術 發明領域
實施例大致上係有關於視訊串流。更明確言之，實施例係有關於視訊串流從視訊源至視訊處理單元(VPU)的資料傳輸技術。
發明背景
典型視訊串流操作可始於主機控制器，其可連結至視訊處理單元(VPU)與附接的攝影機間之組態資訊的交換，來初始化該攝影機及達成同步操作。於串流操作期間，主機控制器可定期地監視攝影機操作來決定是否需要重新組配。因此，主機控制器與攝影機裝置間的通訊可以是雙向交互作用，從主機控制器至攝影機裝置具有低資料通量，而在另一方向可能是高資料通量。習知進行此等操作之辦法可涉及低速控制及組配之專用鏈路及高速視訊傳輸之專用鏈路的部署，或該二者間通訊用之通用對稱鏈路的部署。此外，視訊傳輸的所需同步的操作可要求基於共通時鐘，或基於以封包為基礎的時間戳記，主機控制器與攝影機裝置間之同步。此等解決辦法可與相當高的互連體接腳/導線數目、擴充性及/或EMI/RFI(電磁干擾/射頻干擾)擔憂、正在利用的驅動程式、及高體現複雜度/成本相聯結。
依據本發明之一實施例，係特地提出一種成像設備包 含一第一鏈路介面來接收一控制信號，基於該控制信號之一責任週期來識別控制資料，及基於該控制資料而組配一視訊串流；及一第二鏈路介面來基於該控制信號之一頻率而發射該視訊串流。
圖式簡單說明
本發明之實施例之各項優點對熟諳技藝人士經由研讀後文說明書及隨附之申請專利範圍，及藉由參考下列圖式將更為彰顯，附圖中：第1圖為依據一實施例成像裝置與主機設備間之非對稱鏈路之實例之示意圖；第2圖為依據一實施例控制信號之實例之作圖；及第3圖為依據一實施例系統之實例之方塊圖。
詳細說明
實施例可包括具有再生輸出參考時鐘給攝影機裝置之主機設備。此一時鐘可組成為其責任週期係基於脈寬調變(PWM)而調變來嵌置攝影機控制及組配資訊至時鐘上。主機設備也可具有輸入鏈路介面來接收與控制信號相聯結的視訊串流。
此外，實施例可包括成像設備具有輸入鏈路介面來接收一控制信號，基於該控制信號之一責任週期來識別控制資料，及基於該控制資料而組配一視訊串流。該成像設備也具有輸出鏈路介面來基於該控制信號之一頻率而發射該視訊串流。
實施例也可包括系統具有耦接至主機之鏈路及成像裝置。於一個實例中，主機包括一輸出介面來基於一參考時鐘而產生一控制信號，基於控制信號而修改該控制信號之一責任週期，及發射該控制信號給該鏈路。該主機也可包括一輸入介面來接收與該控制信號相聯結的視訊串流。該成像裝置可包括一裝置輸入介面來接收該控制信號，基於該控制信號之該責任週期來識別控制資料，及基於該控制資料而組配該視訊串流。該成像裝置也可包括一裝置輸出介面來基於該控制信號之一頻率而發射該視訊串流至該鏈路。
現在轉向第1圖，顯示視訊串流布局結構，其中成像設備/裝置(例如來源)與主機(例如接收點)間之鏈路10包括第一子鏈路12及第二子鏈路14。容後詳述，例示說明之鏈路10為非對稱性，第一子鏈路為用於攝影機控制/組態及參考時鐘前傳的低速連結，而第二子鏈路14為可用於未經壓縮的視訊串流之高速連結。於該例示說明實例中，主機包括輸出介面16，基於參考時鐘18而產生控制信號，基於控制資料20修改控制信號之責任週期，及透過該第一子鏈路12而發射該控制信號給該成像裝置。
更明確言之，主機之輸出介面16(例如「主機輸出介面」)包括鎖相模組(例如鎖相迴路/PLL)22其基於參考時鐘18而產生時鐘信號24，及脈寬調變(PWM)單元26來基於控制資料20及來自該鎖相模組22的時鐘信號24而調變訊息至該控制信號。輸出介面16也可包括一發射器17來驅動該控制信 號至該第一子鏈路12上，其中該發射器17可以是具有相對低額定功率(例如低驅動強度)之低速發射器。容後詳述，使用該低驅動強度發射器17及PWM單元26來將控制資料諸如組態資料嵌入時鐘信號上，可使得互連體接腳/導線數目減少、更高擴充性、較低EMI/RFI(電磁干擾/射頻干擾)、及減低的體現複雜度/成本。
第2圖顯示一控制信號28具有期望的頻率，及一或多個訊息部分30，其係經脈寬調變來將訊息結合入控制信號28。舉例言之，於二進制表示型態中，可定義二責任週期，使得邏輯-0係以1/3責任週期表示，而邏輯-1係以2/3責任週期表示。此外，可建立協定其中控制及組配訊息已知始於邏輯-1。特定信號(例如邏輯-1)及/或固定長度訊息可用來以同步的方式識別訊息的結束。於該例示說明實例中，訊息為1-位元組固定長度訊息。如此，訊息部分30可用於寬廣多項控制及/或組配功能，諸如設定攝影機解析度，讀取攝影機狀況等，同時中繼參考時鐘，視訊處理單元(VPU)與攝影機間之同步操作係植基於該參考時鐘。
繼續參考第1圖及第2圖，例示說明之成像裝置包括輸入介面32(例如「裝置輸入介面」)，其接收控制信號28，基於該控制信號28的PWM訊息部分30復原該控制資料20，及基於該控制信號28之頻率而組配(例如同步化)視訊串流。成像裝置也包括輸出介面34(例如「裝置輸出介面」)，其係依據控制信號28發射視訊串流。因此之故，維持同步操作，使得圖框可由主機或其它接收裝置以與影像拍攝速率相等 的速率顯示(亦即無非蓄意的失真)。
於一個實例中，裝置輸入介面32包括接收器36及鎖相模組38來基於控制信號28之頻率而產生時鐘信號40。如同發射器17的情況，接收器32可以是具有相對低額定功率之低速接收器因而可實質上節省功率及縮小晶粒大小。裝置輸入介面32也可包括資料復原模組42來依據得自鎖相模組38的時鐘信號40而取樣控制信號。例示說明之資料復原模組42也基於控制信號28之責任週期而檢測控制信號28中訊息的起止。如此，例示說明之控制信號28協助同步PWM資料復原(例如有效地取樣本身)，及比較透過同步PWM資料復原所能達成者，允許更低的過取樣率。舉例言之，因鏈路係同步地操作，故3x的最小過取樣率可用於有效PWM復原。
裝置輸出介面34也可包括同步化模組44，其係基於來自鎖相模組38的時鐘信號40而同步化該視訊串流之發射，其中該資料復原模組42可回應於該訊息部分30之起始的檢測而將確認訊息及/或其它狀態資訊嵌入該視訊串流。裝置輸出介面34之發射器46可以是高速發射器，具有相當高額定功率來支援高速視訊串流至主機。因此之故，攝影機的介接至鏈路10為不對稱，原因在於接收器36之額定功率係低於發射器46的額定功率。
例示說明之主機具有輸入介面48(例如「主機輸入介面」)來透過第二子鏈路14接收視訊串流。據此，輸入介面48可具有具相對高額定功率之高速接收器50，及時鐘復原 模組52，該模組係基於該視訊串流及來自鎖相模組22的時鐘信號24而產生時鐘復原信號54。因此之故，主機的介接至鏈路10為不對稱，原因在於發射器17之額定功率係低於接收器50的額定功率。資料復原模組56可基於時鐘復原信號54而取樣視訊串流，及檢測嵌置於該視訊串流的確認及/或其它狀態資訊。
因此例示說明之辦法提供雙-單工鏈路布局結構具有兩個子鏈路，一個子鏈路12係從主機至攝影機用於參考時鐘的前傳及以PWM為基礎的控制/組態傳訊，及另一個子鏈路14係從攝影機至主機用於控制/組態傳訊回應及高速視訊串流。操作可始於視訊處理單元(VPU)驅動PWM控制信號28通過主機至攝影機。因所例示說明的PWM控制信號28也是個時鐘，故也可變成驅動攝影機鎖相模組38的參考時鐘。因此鎖相模組38的輸出可用來1)同步過取樣所接收的PWM控制信號28用於資料復原；及2)驅動控制/組態確認。此外，於控制及組態週期期間，鏈路10的操作可以低速來節電。更明確言之，主機發射器17可具有額定功率低於其個別接收器50的額定功率，及攝影機接收器36可具有額定功率低於其個別發射器46的額定功率。
於一個實例中，一旦完成初始攝影機組態，則開始視訊串流。主機可繼續前傳PWM控制信號28給攝影機，其中在高速視訊串流的組配週期期間，控制信號28之頻率係經預先界定。主機及攝影機也可繼續在串流操作期間同時動態控制/組態及監視，主機透過PWM控制信號28發送控制/ 組態訊息。於此種情況下，攝影機可執行以PWM資料復原為基礎的同步過取樣，及然後基於預先界定的視訊封包格式而將確認嵌入該視訊串流。確實，於視訊串流週期期間，攝影機可繼續檢查於各個或每個某些視訊圖框數目起始期間的主機訊息。因鏈路係同步操作，故主機可知曉下一個視訊圖框的起始，且可在該視訊圖框的起始即發送控制/組態及監視訊息給該攝影機。
第3圖顯示計算系統58。系統58可以是行動裝置的一部分，諸如膝上型電腦、個人數位助理器(PDA)、行動網際網路裝置(MID)、無線智慧型手機、媒體播放器、成像裝置、智慧型平板電腦等，或其任一種組合。系統58另可包括固定式平台，諸如桌上型個人電腦(PC)或伺服器。於該例示說明實例中，處理器60包括一或多個核心62及整合型記憶體控制器(IMC)64，其提供存取系統記憶體66。系統記憶體66可包括例如雙倍資料率(DDR)同步動態隨機存取記憶體(SDRAM，例如DDR3 SDRAM JEDEC標準JESD79-3C，2008年4月)模組。系統記憶體98之模組可結合於例如單排式記憶體模組(SIMM)、雙排式記憶體模組(DIMM)、小外形DIMM(SODIMM)等。處理器60也可執行一或多個驅動程式及作業系統(OS)諸如微軟(Microsoft)視窗(Windows)、Linux、或Mac(麥金塔(Macintosh))OS。
例示說明之處理器60與平台控制器中樞器(PCH)68又稱南橋透過匯流排通訊。IMC 64/處理器60及PCH 68偶爾稱作為晶片組。處理器60也可透過PCH 68及網路控制器70而 操作地連結至網路(圖中未顯示)。於是網路控制器70可提供用於寬廣多個目的之非在平台通訊功能，諸如小區式電話(例如W-CDMA(UMTS)、CDMA2000(IS-856/IS-2000)等)、WiFi(例如IEEE 802.11，1999年版，LAN/MAN無線LANS)、藍牙(例如IEEE 802.15.1-2005，無線個人區域網路)、WiMax(例如IEEE 802.16-2004，LAN/MAN寬帶無線LANS)、全球定位系統(GPS)、展頻(例如900MHz)、及其它射頻(RF)電話用途。
例示說明之PCH 68係耦接至顯示器81(例如觸控螢幕、液晶顯示器(LCD)、發光二極體(LED)等)可從一或多個成像裝置74(例如網路攝影機、手持式視訊攝影機等)。PCH 68也可具有內部控制器諸如視訊處理單元(VPU)69、連結至VPU 69的主機控制器72、串列ATA(串列進階技術附接(SATA)，例如SATA 3.0版規格，2009年5月27日，SATA國際組織/SATA-IO)控制器(圖中未顯示)、高傳真音訊控制器(圖中未顯示)等。VPU 69另可駐在於系統58它處，諸如於處理器60。例示說明之主機控制器72可透過非對稱鏈路10而耦接至一或多個成像裝置74，其中該非對稱鏈路10可組配用於同步的視訊串流操作，如前文已述。如此，主機控制器72可包括實體層(PHY)76，其包括輸出及輸入介面16、48(第1圖)，及成像裝置可包括PHY 78其包括輸入及輸出介面32、34(第1圖)，如前文討論。於一個實例中，成像裝置74透過鏈路10發射視訊串流給主機控制器72，其中該等視訊串流係依據來自主機控制器72的PWM控制信號 28(第2圖)而同步化。PCH 68也可耦接至儲存裝置，可包括硬碟機(圖中未顯示)、唯讀記憶體(ROM)、光碟、BIOS(基本輸出入系統)記憶體80、快閃記憶體(圖中未顯示)等。
因此例示說明之辦法免除任何以封包為基礎的時間戳記或額外導線/接腳的需要，以免當成像裝置74係在視訊串流模式時維持同步操作。此外，相對於習知辦法，本案例示說明之辦法可更為擴充，具有較少EMI/RFI，及聯結較少體現複雜度/成本。
本發明之實施例可應用於全部型別的半導體積體電路(「IC」)晶片。此等IC晶片之實例包括但非限於處理器、控制器、晶片組組件、可規劃邏輯陣列(PLA)、記憶體晶片、網路晶片、單晶片系統(SoC)、SSD/NAND控制器ASIC等。此外，於若干圖式中，信號導體線係以直線表示。有些圖式可能不同，為了指示更為組成性信號路徑，以數字標記來指示多條組成性信號路徑，及/或具有箭頭在一端或多端來指示主要資訊流向。但如此不應解譯為限制性。反而此等額外細節可連結一或多個具體實施例用來輔助更容易瞭解電路。任何表示的信號線無論是否有額外資訊，實際上可包含一或多個信號，該等信號可於多個方向行進，且可以任一型適當信號體系體現，例如以差分對體現的數位線路或類比線路、光纖線路、及/或單端線路。
已經給定大小/模型/數值/範圍之實例，但本發明之範圍並非受如此所限。製造技術(例如微影術)隨著的時間的經過而變成熟，預期可製造尺寸更小的裝置。此外，為求例 示說明及討論的簡明，針對IC晶片及其它組件而言眾所周知的火線/地線連結可能或可能不顯示於圖式中，以免遮掩本發明之實施例之某些構面。又復，配置可以方塊圖形式顯示，以免遮掩本發明之實施例，同時也係鑑於下述事實，有關此等方塊圖配置體現之特定細節係與體現該實施例的平台有高度相依性，換言之，此等特定細節應在熟諳技藝人士之技巧範圍內。雖然陳述特定細節(例如電路)來描述本發明之具體實施例，但熟諳技藝人士將瞭解本發明之實施例可無此等特定細節或以特定細節之變化而予實施。如此內容描述須視為例示說明性而非限制性。
「耦合」一詞如此處使用可指關注組件間的關係，包括直接或間接，且可應用於電氣、機械、流體、光學、電磁、機電、或其它連結。此外，「第一」、「第二」等詞如此處使用可只用來輔助討論，除非另行指示否則不具任何特定時間性或空間性意義。
熟諳技藝人士從前文討論顯然易知本發明之實施例的廣義技術可以多種形式體現。因此，雖然已經連結其特定實施例描述本發明之實施例，但本發明之範圍並非受如此所限，原因在於對熟諳技藝人士而言當研讀附圖、說明書、及如下申請專利範圍將顯然易知其它修改。
10‧‧‧鏈路
12‧‧‧第一子鏈路
14‧‧‧第二子鏈路
16‧‧‧輸出介面
17、46‧‧‧發射器
18‧‧‧參考時鐘
20‧‧‧控制資料
22、38‧‧‧鎖相模組
24、40‧‧‧時鐘信號
26‧‧‧脈寬調變(PWM)單元
28‧‧‧PWM控制信號
30‧‧‧訊息部分
32、48‧‧‧輸入介面
34‧‧‧輸出介面
36、50‧‧‧接收器
42、56‧‧‧資料復原模組
44‧‧‧同步化模組
52‧‧‧時鐘復原模組
54‧‧‧時鐘復原信號
58‧‧‧計算系統
60‧‧‧處理器
62‧‧‧核心
64‧‧‧整合型記憶體控制器(IMC)
66‧‧‧系統記憶體
68‧‧‧平台控制器中樞器(PCH)
69‧‧‧視訊處理單元(VPU)
70‧‧‧網路控制器
72‧‧‧主機控制器
74‧‧‧成像裝置
78‧‧‧實體層(PHY)
80‧‧‧基本輸出入系統(BIOS)
81‧‧‧顯示器
第1圖為依據一實施例成像裝置與主機設備間之非對稱鏈路之實例之示意圖；第2圖為依據一實施例控制信號之實例之作圖；及 第3圖為依據一實施例系統之實例之方塊圖。
10‧‧‧鏈路
12‧‧‧第一子鏈路
14‧‧‧第二子鏈路
16‧‧‧輸出介面
17、46‧‧‧發射器
18‧‧‧參考時鐘
20‧‧‧控制資料
22、38‧‧‧鎖相模組
24、40‧‧‧時鐘信號
26‧‧‧脈寬調變(PWM)單元
32、48‧‧‧輸入介面
34‧‧‧輸出介面
36、50‧‧‧接收器
42、56‧‧‧資料復原模組
44‧‧‧同步化模組
52‧‧‧時鐘復原模組
54‧‧‧時鐘復原信號

Claims (20)

  1. 一種成像設備，其係包含：一第一鏈路介面，其用以接收與一視訊串流相關聯之一控制信號，基於該控制信號之一責任週期來識別控制資料，及基於該控制資料而組配該視訊串流，該第一鏈路介面提供一低速連接，其中該控制資料包括一或多個訊息部分，該等訊息部分被脈寬調變來將一訊息合併至該控制訊號而使該訊息之結束能以一同步的方式被識別；及一第二鏈路介面，其用以基於該控制信號之一頻率而發射該視訊串流，該控制資料包括該等一或多個訊息部分，該第二鏈路介面提供一高速連接，其中該第一鏈路介面及該第二鏈路介面形成一非對稱鏈路，且該視訊串流之同步操作係被維持，使得該視訊串流之圖框能藉由一主機或其他接收裝置以與該影像之一擷取速率相同的速率而顯示。
  2. 如申請專利範圍第1項之設備，其中該第一鏈路介面係包括：一鎖相模組，其用以基於該控制信號之該頻率而產生一時鐘信號；及一資料復原模組，其用以基於來自該鎖相模組之該時鐘信號而取樣該控制信號，及基於該控制信號之該責任週期而檢測於該控制信號中之一訊息之一起始。
  3. 如申請專利範圍第2項之設備，其中該資料復原模組係 基於該控制信號之該責任週期而檢測於該控制信號中之該訊息之一結束。
  4. 如申請專利範圍第2項之設備，其中該訊息係為一固定長度訊息。
  5. 如申請專利範圍第2項之設備，其中該第二鏈路介面係包括一同步化模組來基於來自該鎖相模組之該時鐘信號而同步化該視訊串流之發射。
  6. 如申請專利範圍第2項之設備，其中該資料復原模組係回應於該訊息之該起始的檢測而嵌置一確認於該視訊串流中。
  7. 如申請專利範圍第1項之設備，其中該第一鏈路介面係包括具有一第一額定功率之一接收器，及該第二鏈路介面係包括具有一第二額定功率之一發射器，其中該第一額定功率係低於該第二額定功率。
  8. 一種主機設備，其係包含：一第一鏈路介面，其用以基於一參考時鐘而產生與一視訊串流相關聯之一控制信號，基於控制資料而修改該控制信號之一責任週期，及發射該控制信號，該第一鏈路介面提供一低速連接，其中該控制資料包括一或多個訊息部分，該等訊息部分被脈寬調變來將一訊息合併至該控制訊號而使該訊息之結束能以一同步的方式被識別；及一第二鏈路介面，其用以接收與該控制信號相關聯的該視訊串流，該控制資料包括該等一或多個訊息部 分，該第二鏈路介面提供一高速連接，其中該第一鏈路介面及該第二鏈路介面形成一非對稱鏈路，且該視訊串流之同步操作係被維持，使得該視訊串流之圖框能藉由該主機以與該影像之一擷取速率相同的速率而顯示。
  9. 如申請專利範圍第8項之設備，其中該第一鏈路介面係包括：一鎖相模組，其用以基於該參考時鐘而產生一時鐘信號；及一脈寬調變器，其用以基於該控制資料及來自該鎖相模組之該時鐘信號而調變一訊息至該控制信號上。
  10. 如申請專利範圍第9項之設備，其中該訊息係為一固定長度訊息。
  11. 如申請專利範圍第9項之設備，其中該第二鏈路介面係包括：一時鐘復原模組，其用以基於該視訊串流及來自該鎖相模組之該時鐘信號而產生一時鐘復原信號；及一資料復原模組，其用以基於該時鐘復原信號而取樣該視訊串流，及檢測於該視訊串流中之一確認。
  12. 如申請專利範圍第8項之設備，其中該第一鏈路介面係包括具有一第一額定功率之一發射器，及該第二鏈路介面係包括具有一第二額定功率之一接收器，其中該第一額定功率係低於該第二額定功率。
  13. 一種用於視訊串流之系統，其包含： 一鏈路，其中該鏈路為包括一低速鏈接介面及一高速鏈接介面之一非對稱鏈路；耦接至該鏈路之一主機，該主機包括一主機輸出介面，其用以基於一參考時鐘而產生與一視訊串流相關聯之一控制信號，基於控制資料而修改該控制信號之一責任週期，及發射該控制信號至該鏈路，其中該控制訊號經由該低速鏈結介面而被傳送，及一主機輸入介面，其用以接收與該控制信號相關聯的該視訊串流，其中該視訊串流經由該高速鏈結介面而被接收；及耦接至該鏈路之一成像裝置，該成像裝置包括一裝置輸入介面，其用以接收該控制信號，基於該控制信號之該責任週期來識別該控制資料，及基於該控制資料而組配該視訊串流，其中該控制訊號經由該低速鏈結介面而被接收，及一裝置輸出介面，其用以基於該控制信號之一頻率而發射該視訊串流至該鏈路，其中該視訊串流經由該高速鏈結介面而被傳送，其中該視訊串流之同步操作係被維持，使得該視訊串流之圖框能藉由該主機以與該影像之一擷取速率相同的速率而顯示。
  14. 如申請專利範圍第13項之系統，其中該主機輸出介面係包括：一第一鎖相模組，其用以基於該參考時鐘而產生一 第一時鐘信號，及一脈寬調變器，其用以基於該控制資料及來自該第一鎖相模組之該第一時鐘信號而調變一訊息至該控制信號上，及其中該裝置輸入介面包括：一第二鎖相模組，其用以基於該控制信號之該頻率而產生一第二時鐘信號，及一第一資料復原模組，其用以基於來自該第二鎖相模組之該第二時鐘信號而取樣該控制信號，及基於該控制信號之該責任週期而檢測於該控制信號中之該訊息之一起始。
  15. 如申請專利範圍第14項之系統，其中該第一資料復原模組係基於該控制信號之該責任週期而檢測於該控制信號中之該訊息之一結束。
  16. 如申請專利範圍第14項之系統，其中該訊息係為一固定長度訊息。
  17. 如申請專利範圍第14項之系統，其中該裝置輸出介面係包括，一同步化模組，其用以基於來自該第二鎖相模組之該第二時鐘信號而同步化該視訊串流之發射，其中該第一資料復原模組係回應於該訊息之該起始的檢測而嵌置一確認於該視訊串流中，及其中該主機輸入介面包括：一時鐘復原模組，其用以基於該視訊串流及來自該 第一鎖相模組之該第一時鐘信號而產生一時鐘復原信號，及一第二資料復原模組，其用以基於該時鐘復原信號而取樣該視訊串流，基於該控制信號之該責任週期而檢測於該控制信號中之一訊息之一起始，及檢測於該視訊串流中之該確認。
  18. 如申請專利範圍第13項之系統，其中該主機輸出介面係包括具有一第一額定功率之一發射器，及該主機輸入介面係包括具有一第二額定功率之一接收器，其中該第一額定功率係低於該第二額定功率。
  19. 如申請專利範圍第13項之系統，其中該裝置輸入介面係包括具有一第一額定功率之一接收器，及該裝置輸出介面係包括具有一第二額定功率之一發射器，其中該第一額定功率係低於該第二額定功率。
  20. 如申請專利範圍第13項之系統，其係進一步包含：耦接至該第一及第二鏈路介面之一視訊處理單元；及耦接至該視訊處理單元之一顯示器。
TW100149206A 2011-05-23 2011-12-28 用於串流應用之不對稱鏈路技術 TWI543609B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/113,821 US9203598B2 (en) 2011-05-23 2011-05-23 Asymmetric link for streaming applications

Publications (2)

Publication Number Publication Date
TW201249189A TW201249189A (en) 2012-12-01
TWI543609B true TWI543609B (zh) 2016-07-21

Family

ID=47217558

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100149206A TWI543609B (zh) 2011-05-23 2011-12-28 用於串流應用之不對稱鏈路技術

Country Status (3)

Country Link
US (1) US9203598B2 (zh)
TW (1) TWI543609B (zh)
WO (1) WO2012161736A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9203598B2 (en) 2011-05-23 2015-12-01 Intel Corporation Asymmetric link for streaming applications
US10148417B2 (en) * 2015-06-18 2018-12-04 Maxlinear, Inc. Duty-cycled high speed clock and data recovery with forward error correction assist

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002504271A (ja) 1991-09-10 2002-02-05 ハイブリッド・ネットワークス・インコーポレイテッド Ｔｖ放送データ伝送システム用遠隔リンクアダプタ
US5956370A (en) * 1996-01-17 1999-09-21 Lsi Logic Corporation Wrap-back test system and method
US6331999B1 (en) * 1998-01-15 2001-12-18 Lsi Logic Corporation Serial data transceiver architecture and test method for measuring the amount of jitter within a serial data stream
US7054356B2 (en) * 2002-03-28 2006-05-30 Avago Technologies General Ip Pte. Ltd. Method and apparatus for testing serial connections
US7725029B1 (en) 2003-08-28 2010-05-25 Eric Bernier Technique for asymmetric transport
US7630631B2 (en) * 2004-04-14 2009-12-08 Finisar Corporation Out-of-band data communication between network transceivers
US7583055B2 (en) * 2004-10-14 2009-09-01 Dell Products L.P. Information handling system capable of operating with a power adapter having a power rating lower than the information handling system's power rating
US7548549B2 (en) 2004-11-04 2009-06-16 Jacobi Systems Corporation Method and apparatus for transmission of digital signals over a coaxial cable
US7835289B2 (en) 2007-02-07 2010-11-16 Valens Semiconductor Ltd. Methods for managing a multi data type communication link
US7937501B2 (en) * 2007-02-26 2011-05-03 Dell Products L.P. Displayport CE system control functionality
GB2463884B (en) * 2008-09-26 2014-01-29 Kathrein Werke Kg Antenna array with differently power rated amplifiers
US9203598B2 (en) 2011-05-23 2015-12-01 Intel Corporation Asymmetric link for streaming applications

Also Published As

Publication number Publication date
US20120300085A1 (en) 2012-11-29
TW201249189A (en) 2012-12-01
US9203598B2 (en) 2015-12-01
WO2012161736A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
US11113225B2 (en) Extending multichip package link off package
EP4009182A1 (en) Enabling sync header suppression latency optimization in the presence of retimers for serial interconnect
JP6243469B2 (ja) 低電力物理ユニットのロード／ストア通信プロトコルへの提供
EP3789885A1 (en) Link layer communication by multiple link layer encodings for computer buses
US9229897B2 (en) Embedded control channel for high speed serial interconnect
US20170222684A1 (en) Unidirectional clock signaling in a high-speed serial link
US20150220472A1 (en) Increasing throughput on multi-wire and multi-lane interfaces
US20160091959A1 (en) Efficient power management of uart interface
US20180027174A1 (en) Signaling camera configuration changes using metadata defined for a camera command set
WO2017136474A1 (en) Unidirectional clock signaling in a high-speed serial link
JP2016538747A (ja) Ｐｈｙの変更を最小限に抑えかつプロトコルを変更せずにｍｉｐｉ ｄ−ｐｈｙリンクレートを向上させるための方法
DE112013001661T5 (de) Bereitstellung eines konsolidierten Seitenband Kommunikationskanal zwischen Geräten
KR20130042370A (ko) Ｕｆｓ 인터페이스의 테스트 방법 및 이의 테스트 방법으로 테스트를 수행하는 메모리 장치
US11226922B2 (en) System, apparatus and method for controlling duty cycle of a clock signal for a multi-drop interconnect
WO2023216751A1 (zh) 存储器的校验管脚处理方法、装置、设备、存储介质和计算机程序产品
TW201719318A (zh) 自動時脈組態系統及方法
US10474604B2 (en) Transmitting universal serial bus (USB) data over alternate mode connection
TWI543609B (zh) 用於串流應用之不對稱鏈路技術
CN107092335B (zh) 优化的链路训练及管理机制
US10033916B2 (en) Transmission of image data and camera management commands
TWI506443B (zh) 處理器與週邊裝置之間的媒介週邊介面及其通信方法
US20220271912A1 (en) Clock phase management for die-to-die (d2d) interconnect
US11892927B2 (en) Method for error handling of an interconnection protocol, controller and storage device
CN116318601A (zh) 用于高速信令互连的帧对齐恢复
US11789891B2 (en) Multi-device read protocol using a single device group read command