TWI541793B - 偵測閒置螢幕開啟之機構 - Google Patents

偵測閒置螢幕開啟之機構 Download PDF

Info

Publication number
TWI541793B
TWI541793B TW103111294A TW103111294A TWI541793B TW I541793 B TWI541793 B TW I541793B TW 103111294 A TW103111294 A TW 103111294A TW 103111294 A TW103111294 A TW 103111294A TW I541793 B TWI541793 B TW I541793B
Authority
TW
Taiwan
Prior art keywords
frame
control unit
display control
memory
display
Prior art date
Application number
TW103111294A
Other languages
English (en)
Other versions
TW201503098A (zh
Inventor
布理傑許 翠帕西
彼德F 荷藍德
艾爾伯特C 郭
Original Assignee
蘋果公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘋果公司 filed Critical 蘋果公司
Publication of TW201503098A publication Critical patent/TW201503098A/zh
Application granted granted Critical
Publication of TWI541793B publication Critical patent/TWI541793B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/02Handling of images in compressed format, e.g. JPEG, MPEG
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • G09G2360/121Frame memory handling using a cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

偵測閒置螢幕開啟之機構
本發明係關於數位系統之領域,且更特定言之,係關於用於管理數位系統中之顯示器之低功率機構(low power mechanism)。
各種類型之數位系統常常包括或連接至顯示器以供使用者與裝置互動。顯示器可併入至裝置中。併入式顯示器之實例包括位於各種智慧型電話、平板電腦或其他個人數位助理上之觸控螢幕。併入式顯示器之另一實例為在蓋子中具有螢幕之膝上型電腦。顯示器亦可經由纜線而連接至裝置。連接式顯示器之實例包括具有在使用者前方駐留於桌子上之分離顯示器之各種桌上型電腦及工作站。一些桌上型電腦亦具有併入式顯示器(例如,來自Apple公司之各種iMac®電腦)。顯示器提供可由使用者檢視以與系統及執行於系統上之應用程式互動的視覺介面。在一些狀況(例如,觸控螢幕)下,顯示器亦提供至對系統之輸入之使用者介面。亦可使用其他使用者輸入裝置(例如,鍵盤、滑鼠或其他指標裝置等等)。
在許多狀況下,正遍及一時段而顯示之影像為基本上靜態。舉例而言,若使用者正在顯示器上閱讀電子書,則顯示器可靜態地顯示一頁文字直至使用者完成閱讀該頁為止。當使電影暫停時,在暫停有效之時間內可不存在影像改變。當使用者正瀏覽網頁時,再次,使用者可吸取內容且影像可為靜態。當正被顯示之靜態影像存在很少改變 或不存在改變時,經消耗以在螢幕之每一再新循環內擷取影像的記憶體頻寬可在頻寬及所消耗功率兩方面為浪費的。
在一實施例中,一種顯示管經組態以合成影像及/或視訊序列之一或多個圖框以產生輸出圖框以供顯示。另外,該顯示管可經組態以壓縮一輸出圖框且將該已壓縮圖框寫入至記憶體。該顯示管可回應於偵測到具有靜態內容之一系列連續圖框而將該已壓縮圖框寫入至記憶體。該顯示管亦可經組態以回應於偵測到該系列而自記憶體讀取該已壓縮圖框以供顯示,而非讀取該等圖框以供合成及顯示。由於當該內容為靜態時該影像大體上不變,故該已壓縮圖框可為待顯示之該影像之一準確表示。在其他實施例中,該圖框可不被壓縮,而是可仍被寫回至記憶體。在此等實施例中,只要繼續存在該靜態內容,該顯示管就無需再次合成該等圖框。取而代之,可自記憶體讀取且顯示該已合成但未壓縮之圖框。
在一些實施例中,該顯示管可包括一閒置螢幕偵測電路。該閒置螢幕偵測電路可經組態以監視該顯示管之操作及/或該等輸出圖框,且可偵測該靜態內容。舉例而言,若產生N個連續圖框之一集合而在該等圖框之間無顯著改變,則可偵測到閒置螢幕。用於偵測該靜態內容之多種機構得以描述。
雖然本發明容許各種修改及替代形式,但在圖式中作為實例而展示且本文將詳細地描述本發明之特定實施例。然而,應理解,該等圖式及其詳細描述並不意欲將本發明限於所揭示之特定形式,而相反地,本發明應涵蓋在如由隨附申請專利範圍定義的本發明之精神及範疇內的所有修改、等效者及替代方案。本文所使用之標題係僅出於組織目的且並不意欲用以限制該描述之範疇。如貫穿本申請案所使用,詞語「可」係在寬鬆意義(亦即,意謂有可能)而非強制意義(亦即,意謂必須)上使用。相似地,詞語「包括」意謂包括但不限於。
可將各種單元、電路或其他組件描述為「經組態以」執行一或若干任務。在此等上下文中,「經組態以」為結構之廣泛敍述,其通常意謂「具有在操作期間執行該或該等任務之電路系統」。因而,單元/電路/組件可經組態以即使在單元/電路/組件當前未開啟時亦執行任務。一般而言,形成對應於「經組態以」之結構的電路系統可包括硬體電路。相似地,出於描述之方便起見,可將各種單元/電路/組件描述為執行一或若干任務。此等描述應被解譯為包括片語「經組態以」。敍述經組態以執行一或多個任務之單元/電路/組件明確地不意欲援引35 U.S.C.§ 112第六段針對彼單元/電路/組件之解譯。
本說明書包括對「一項實施例」或「一實施例」之參考。片語「在一項實施例中」或「在一實施例中」之出現未必係指同一實施例,但除非本文有明確放棄,否則通常預期包括特徵之任何組合的實 施例。可以與本發明一致之任何合適方式來組合特定特徵、結構或特性。
10‧‧‧系統單晶片(SOC)
12‧‧‧記憶體
14‧‧‧中央處理單元(CPU)複合體
16‧‧‧顯示管
18A‧‧‧周邊組件
18B‧‧‧周邊組件
20‧‧‧顯示器
22‧‧‧記憶體控制器
24‧‧‧快取記憶體
26A‧‧‧來源緩衝區
26B‧‧‧來源緩衝區
27‧‧‧通信網狀架構
28‧‧‧中央處理單元(CPU)處理器
30‧‧‧層級2(L2)快取記憶體
32‧‧‧已壓縮圖框緩衝區
40‧‧‧圖框產生單元
42‧‧‧閒置螢幕偵測電路
44‧‧‧壓縮單元
46‧‧‧解壓縮單元
48‧‧‧多工器(mux)
50‧‧‧顯示後端單元
52‧‧‧主機介面(I/F)單元
54A‧‧‧來源位址組態暫存器
54B‧‧‧來源位址組態暫存器
54C‧‧‧組態暫存器
56‧‧‧參數先進先出緩衝區(FIFO)
58‧‧‧循環冗餘檢查(CRC)電路
60‧‧‧閒置監視狀態
62‧‧‧閒置開啟狀態
70‧‧‧決策區塊
70A‧‧‧決策區塊
70B‧‧‧決策區塊
70C‧‧‧決策區塊
70D‧‧‧決策區塊
70E‧‧‧決策區塊
70F‧‧‧決策區塊
72‧‧‧區塊
74‧‧‧區塊
76‧‧‧決策區塊
78‧‧‧區塊
80‧‧‧區塊
82‧‧‧區塊
90‧‧‧區塊
92‧‧‧區塊
94‧‧‧區塊
96‧‧‧區塊
98‧‧‧區塊
150‧‧‧系統
154‧‧‧周邊設備
156‧‧‧電力供應器
以下詳細描述參看隨附圖式,現在簡要地描述該等圖式。
圖1為耦接至記憶體及顯示器之系統單晶片(system on a chip,SOC)之一項實施例的方塊圖。
圖2為圖1所展示之顯示管之一項實施例的方塊圖。
圖3為實施於圖2所展示之顯示管之一項實施例中的狀態機。
圖4為說明在圖3所展示之狀態機之閒置監視狀態中的圖2所展示 之顯示管之一項實施例之操作的流程圖。
圖5為說明圖4中偵測圖框改變之各種實施例的部分流程圖之集合。
圖6為說明在圖3所展示之狀態機之閒置開啟狀態中的圖2所展示之顯示管之一項實施例之操作的流程圖。
圖7為包括圖1所展示之SOC之系統的方塊圖。
現在轉至圖1,展示耦接至記憶體12及一或多個顯示裝置20之SOC 10之一項實施例的方塊圖。本文可將顯示裝置更簡要地稱作顯示器。如由名稱所隱含,SOC 10之組件可整合至單一半導體基板上作為積體電路「晶片」。在一些實施例中,該等組件可實施於一系統中之兩個或兩個以上離散晶片上。然而,本文將使用SOC 10作為一實例。在所說明實施例中,SOC 10之組件包括中央處理單元(central processing unit,CPU)複合體(complex)14、顯示管16、周邊組件18A至18B(更簡要地,「周邊設備」)、記憶體控制器22及通信網狀架構(communication fabric)27。組件14、16、18A至18B及22皆可耦接至通信網狀架構27。記憶體控制器22可在使用期間耦接至記憶體12。相似地,顯示管16可在使用期間耦接至顯示器20。在所說明實施例中,CPU複合體14包括一或多個處理器28及層級2(level two,L2)快取記憶體30。
顯示管16可包括用以處理一或多個靜態影像及/或一或多個視訊序列以供顯示於顯示器20上之硬體。通常,對於每一來源靜態影像或視訊序列,顯示管16可經組態以產生讀取記憶體操作以經由記憶體控制器22而自記憶體12讀取表示圖框/視訊序列之資料。顯示管16可經組態以對影像資料(靜態影像、視訊序列等等)執行任何類型之處理。在一項實施例中,顯示管16可經組態以按比例調整靜態影像,且對視訊序列之圖框進行遞色、按比例調整視訊序列之圖框及/或對視訊序列之圖框執行色彩空間轉換。顯示管16可經組態以調合靜態影像圖框及視訊序列圖框以產生輸出圖框以供顯示。更通常亦可將顯示管16稱作顯示控制單元。顯示控制單元通常可為經組態以自一或多個來源 (諸如,靜態影像及/或視訊序列)準備一圖框以供顯示之任何硬體。
更特定言之,顯示管16可經組態以讀取儲存於記憶體12中之一或多個來源緩衝區26A至26B、合成來自該等來源緩衝區之圖框,且在顯示器20上顯示所得圖框。因此,在正常(動態操作)期間可不直接地保留顯示於顯示器20上之圖框。然而,若針對連續圖框之集合偵測到靜態內容,則顯示管16可經組態以壓縮所得圖框,且將已壓縮圖框寫入至記憶體12中之已壓縮圖框緩衝區32。因此,靜態內容可用於讀取及顯示,且可避免經消耗以讀取多個來源緩衝區26A至26B且合成影像資料以產生輸出圖框之功率。在另一實施例中,可在無壓縮的情況下將所得圖框寫回至記憶體12。可讀取及顯示該圖框。
若來源緩衝區26A至26B含有完整圖框,則與完整大小圖框相比較,可將所讀取資料之量縮減達等於來源緩衝區26A至26B之數目乘以已壓縮圖框中達成之壓縮比率的因數。在包括快取記憶體24之一些實施例中,已壓縮圖框可更有可能適宜於快取記憶體24中,而較不適宜於來源緩衝區26A至26B中,從而縮減對記憶體12之存取且因此亦縮減該等存取中消耗之功率。在已壓縮圖框未全部地適宜於快取記憶體24中的狀況下,可將較大百分比之已壓縮圖框儲存於快取記憶體24中。
在一項實施例中,顯示管16可包括經組態以監視具有靜態內容之圖框的電路系統。更特定言之,顯示管16可識別具有靜態內容之多個連續圖框。通常,靜態內容可指未隨著圖框不同而改變之內容(例如,每一像素隨著圖框不同而相同),或可指改變達一臨限量以下之內容,使得顯示來自已壓縮圖框緩衝區32之已壓縮圖框為當前圖框之相當準確的近似。偵測到具有靜態內容之多個連續圖框可識別閒置螢幕開啟狀況。閒置螢幕開啟狀況可為如下狀況:所顯示之視覺內容遍及一時段未改變,或改變得極少,但顯示器開啟。使用者可正在檢視 所顯示之資料,諸如,電子書、網頁或電子郵件。或,使用者可能已使視訊暫停。
顯示器20可為任何種類之視覺顯示裝置。顯示器可包括(例如)用於諸如智慧型電話、平板電腦等等之行動裝置之觸控螢幕樣式顯示器。各種顯示器20可包括液晶顯示器(liquid crystal display,LCD)、發光二極體(light emitting diode,LED)、電漿顯示器(plasma)、陰極射線管(cathode ray tube,CRT)等等。顯示器可整合至包括SOC 10之系統(例如,智慧型電話或平板電腦)中,及/或可為諸如電腦監視器、電視或其他裝置之分離封裝之裝置。顯示器亦可包括經由網路(有線或無線)而耦接至SOC 10之顯示器。
在一些實施例中,顯示器20可直接地連接至SOC 10,且可由顯示管16控制。亦即,顯示管16可包括可將各種控制/資料信號提供至顯示器之硬體(「後端(backend)」),該等信號包括諸如一或多個時脈之定時信號,及/或垂直消隱間隔(vertical blanking interval)控制及水平消隱間隔(horizontal blanking interval)控制。時脈可包括指示出像素正被傳輸之像素時脈。資料信號可包括(例如)諸如紅色、綠色及藍色之色彩信號。顯示管16可即時地控制顯示器20,從而隨著顯示器正在顯示由圖框指示之影像而提供指示待顯示之像素的資料。至此等顯示器20之介面可為(例如)VGA、HDMI、數位視訊介面(digital video interface,DVI)、液晶顯示器(LCD)介面、電漿顯示器介面、陰極射線管(CRT)介面、任何專屬顯示器介面等等。
CPU複合體14可包括充當SOC 10之CPU的一或多個CPU處理器28。系統之CPU包括執行系統之主要控制軟體(諸如,作業系統)的處理器。通常,在使用期間由CPU執行之軟體可控制系統之其他組件以實現系統之所要功能性。CPU處理器28亦可執行其他軟體,諸如,應用程式。應用程式可提供使用者功能性,且可依賴於作業系統以用於 達成較低層級裝置控制。因此,亦可將CPU處理器28稱作應用程式處理器。CPU複合體可進一步包括其他硬體,諸如,L2快取記憶體30,及/或至系統之其他組件之介面(例如,至通信網狀架構27之介面)。
周邊設備18A至18B可為SOC 10中包括之額外硬體功能性之任何集合。舉例而言,周邊設備18A至18B可包括視訊周邊設備,諸如,視訊編碼器/解碼器、用於影像感測器資料之影像信號處理器,諸如,攝影機、按比例調整器、旋轉器、調合器、圖形處理單元等等。周邊設備可包括音訊周邊設備,諸如,麥克風、揚聲器、至麥克風及揚聲器之介面、音訊處理器、數位信號處理器、混頻器等等。周邊設備可包括用於在SOC 10外部之各種介面的介面控制器(例如,周邊設備18B),該等介面包括諸如以下各者之介面:通用串列匯流排(Universal Serial Bus,USB)、周邊組件互連(peripheral component interconnect,PCI)(包括快速PCI(PCI Express,PCIe))、串列埠及並列埠等等。周邊設備可包括諸如媒體存取控制器(media access controller,MAC)之網路連接周邊設備。可包括硬體之任何集合。
記憶體控制器22通常可包括用於自SOC 10之其他組件接收記憶體操作且用於存取記憶體12以完成記憶體操作的電路系統。記憶體控制器22可經組態以存取任何類型之記憶體12。舉例而言,記憶體12可為:靜態隨機存取記憶體(static random access memory,SRAM);動態RAM(dynamic RAM,DRAM),諸如,包括雙資料速率(DDR、DDR2、DDR3等等)DRAM之同步DRAM(synchronous DRAM,SDRAM)。可支援DDR DRAM之低功率/行動版本(例如,LPDDR、mDDR等等)。記憶體控制器22可包括用於緩衝記憶體操作、用於該等操作之資料等等的各種佇列,及用以定序該等操作且根據針對記憶體12所定義之介面來存取記憶體12的電路系統。
在所說明實施例中,記憶體控制器22可包括快取記憶體24。快 取記憶體24(更簡要地,MCache)可儲存已自記憶體12讀取及/或寫入至記憶體12之資料。記憶體控制器22可在起始對記憶體12之存取之前檢查快取記憶體24。可在偵測到快取記憶體命中的程度上(或在針對寫入操作來執行快取記憶體分配的程度上)縮減對至記憶體12之記憶體介面的功率消耗。另外,在一些實施例中,與對記憶體12之存取相比較,可縮減針對為快取記憶體命中之存取的潛時。
通信網狀架構27可為用於在SOC 10之組件之間進行通信的任何通信互連及協定。通信網狀架構27可以匯流排為基礎(bus-based),包括共用匯流排組態、縱橫體組態(cross bar configuration),及具有橋接器之階層式匯流排。通信網狀架構27亦可以封包為基礎(packet-based),且可為具有橋接器、縱橫體、點對點或其他互連之階層式。
應注意,SOC 10之組件的數目(及用於圖1所展示之組件之子組件的數目,諸如,在CPU複合體14內)可隨著實施例不同而變化。可存在比圖1所展示之數目更多或更少的每一組件/子組件。
現在轉至圖2,更詳細地展示顯示管16之一項實施例的方塊圖。在所說明實施例中,顯示管16包括圖框產生單元40、閒置螢幕偵測電路42、壓縮單元44、解壓縮單元46、多工器(mux)48、顯示後端單元50及主機介面(I/F)單元52。主機介面單元52耦接至通信網狀架構27,且耦接至圖框產生單元40、壓縮單元44及解壓縮單元46。圖框產生單元40進一步耦接至閒置螢幕偵測電路42、壓縮單元44,及至多工器48之輸入。閒置螢幕偵測電路42更進一步耦接至壓縮單元44、解壓縮單元46,及至多工器48之選擇控制項。解壓縮單元46進一步耦接至多工器48之輸入。多工器48之輸出耦接至顯示後端單元50。
在「正常」操作期間,當未偵測到閒置螢幕開啟狀況時,圖框產生單元40可經組態以自記憶體12中之來源緩衝區26A至26B擷取影像,且產生輸出圖框。在一實施例中,圖框產生單元可經組態以合成 來自多個來源緩衝區之影像資料以產生輸出圖框。合成可包括供將來自各種影像之影像資料(例如,來自每一視訊序列及/或靜態影像之圖框)進行組合以產生輸出影像的任何處理。合成可包括調合、按比例調整、旋轉、色彩空間轉換等等。一般而言,來自兩個或兩個以上來源緩衝區之像素可在輸出圖框中重疊,且圖框產生單元40可經組態以對像素進行操作以產生輸出圖框之對應輸出像素。
圖框產生單元40包括組態暫存器之集合,包括暫存器54A至54B。組態暫存器54A至54B之集合可經程式化有識別記憶體12中待擷取及合成以產生輸出圖框之各種來源緩衝區26A至26B的資料。舉例而言,組態暫存器可經程式化有記憶體中之每一來源緩衝區之來源位址。亦可將各種其他參數(來源參數)程式化至組態暫存器中。該等參數可包括描述影像資料之額外資料(例如,資料格式、色彩空間、位元/像素之數目、圖框之解析度等等)。該等參數可進一步包括描述待執行之合成(例如,按比例調整、旋轉等等)之資料。
在一些實施例中,圖框產生單元40可包括參數先進先出緩衝區(first in,first out buffer,FIFO)56。參數FIFO 56可儲存待寫入至組態暫存器54A至54B以用於後續圖框之值。在一些實施例中,可針對多次圖框產生來使用暫存器之相同組態,且因此,參數FIFO 56可包括指示應在使用新組態之前運用一給定組態來處理多少圖框的資料。參數FIFO 56可進一步儲存組態暫存器54A至54B之暫存器位址,及待寫入至彼等暫存器54A至54B之資料。參數FIFO 56可因此為用以將圖框處理串流排入顯示管16之佇列中且接著允許顯示管16執行該串流的機構。
在一些實施例中,圖框產生單元40可包括循環冗餘檢查(cyclic redundancy check,CRC)電路58。在一項實施例中,CRC電路58可經組態以在輸出圖框上產生CRC值。在另一實施例中,CRC電路58可經 組態以在參數FIFO 56中之組態暫存器寫入之下一集合上產生CRC值。可作為針對靜態內容之監視之部分而使用CRC值,如下文更詳細地所描述。
在所說明實施例中,閒置螢幕偵測電路42可監視圖框產生單元40以偵測一系列N個連續圖框中之靜態內容,其中N可經程式化為組態暫存器54C中之臨限值。在其他實施例中,N可固定。在任一狀況下,N可為大於1之整數。若針對N個連續圖框偵測到靜態內容,則閒置螢幕偵測電路可判定出正在發生閒置螢幕開啟狀況。作為回應,閒置螢幕偵測電路42可經組態以產生指示閒置螢幕開啟狀況之偵測的一或多個輸出信號。舉例而言,閒置螢幕偵測電路42可啟動壓縮單元44,壓縮單元44可經耦接以自圖框產生單元40接收輸出圖框。壓縮單元44可經組態以使用任何所要壓縮演算法來壓縮輸出圖框,且可將已壓縮圖框寫入至記憶體12中之已壓縮圖框緩衝區32。在一項實施例中,壓縮演算法可包括經由小波變換應用一或多個遍次(pass)。所得係數可被排序成有效值群組(significance group)且以有效值之次序而傳輸。在一實施例中,壓縮單元44及解壓縮單元46可耦接至將已壓縮圖框緩衝區32定位於記憶體12中之組態暫存器(圖2中未圖示)。在其他實施例中,可不實施壓縮,且閒置螢幕偵測電路可向主機介面單元52傳信以寫回未壓縮輸出圖框。
一旦由壓縮單元44產生已壓縮圖框(或將未壓縮輸出圖框寫入至記憶體),閒置螢幕偵測電路42就可經組態以停用圖框產生單元40。在一項實施例中,閒置螢幕偵測電路42可經組態以在偵測到閒置螢幕開啟狀況之後允許圖框產生單元40再一次產生閒置圖框,使得可由壓縮單元44執行壓縮。在各種實施例中,停用圖框產生單元40可包括簡單地使該單元閒置、對該單元進行時脈閘控,及/或使該單元斷電。
閒置螢幕偵測電路42可耦接至多工器48以在圖框產生單元40之 輸出(在動態模式中,及在輸出圖框之壓縮期間)與解壓縮單元46之輸出(在閒置螢幕開啟模式期間)之間進行選擇。解壓縮單元46可自已壓縮圖框緩衝區32讀取已壓縮圖框、解壓縮該圖框,且將已解壓縮圖框提供至多工器48。更特定言之,閒置螢幕偵測電路42可經組態以回應於偵測到閒置螢幕開啟狀況而產生輸出信號以啟用解壓縮單元46且經由多工器48而選擇解壓縮單元46之輸出。
選定圖框被提供至顯示後端單元50,顯示後端單元50可控制至顯示器20之介面,如上文所論述。亦即,顯示後端單元50可經組態以產生至顯示器20之控制信號,諸如,垂直消隱間隔(VBI)、各種時脈信號,以及像素資料信號。取決於顯示器20,介面之形式可隨著實施例不同而變化。
主機介面單元52可經組態以代表顯示管16之其他組件來傳輸及接收記憶體操作。舉例而言,自圖框產生單元40至來源緩衝區26A至26B之讀取操作係可由主機介面單元52管理,且可讀取自解壓縮單元46至已壓縮圖框緩衝區32之操作。自壓縮單元44至已壓縮圖框緩衝區32之寫入操作亦可由主機介面單元52管理。
圖3為說明可由閒置螢幕偵測電路42之一項實施例實施之狀態機的狀態機圖。通常,狀態機可保持於給定狀態直至偵測到結束彼狀態之弧形上說明的條件為止。在圖3之實施例中,狀態機包括閒置監視狀態60及閒置開啟狀態62。閒置監視狀態60可為正常動態模式,其中圖框內容可正在改變,且圖框產生單元40正以由顯示器20支援之圖框速率作用中地產生圖框。若閒置螢幕偵測電路42偵測到閒置螢幕開啟狀況(例如,靜態內容之N個連續圖框),則狀態機可轉變至閒置開啟狀態62。在閒置開啟狀態62中,正自記憶體讀取且顯示已壓縮圖框,且可停用圖框產生單元40。若在圖框之內容中偵測到改變,則狀態機可轉變至閒置監視狀態60。在所說明實施例中,兩個轉變可同步於圖 框之間的垂直消隱間隔(VBI)。
在一實施例中,閒置螢幕偵測電路42可經組態以在閒置監視狀態60中經由多工器48而選擇圖框產生單元40之輸出,且可經組態以在閒置開啟狀態62中經由多工器48而選擇解壓縮單元46之輸出。
圖4為針對一項實施例說明在閒置監視狀態60中的顯示管16(及其各種組件)之一項實施例之某一操作的流程圖。雖然出於理解簡易起見而以特定次序來展示區塊,但可使用其他次序。可在顯示管16(及其組件)中之組合邏輯電路系統中並行地執行區塊。可遍及多個時脈循環而對區塊、區塊組合及/或流程圖整體上進行管線作業。顯示管16(及其組件)可經組態以實施圖4所展示之操作。
閒置螢幕偵測電路42可經組態以偵測當前圖框之內容是否正自先前圖框改變(決策區塊70)。可存在用於偵測內容是否正在改變之多種機構。圖5中說明且下文更詳細地論述一些實施例。若內容正在改變(決策區塊70,「是」支線),則閒置螢幕偵測電路42可經組態以清除閒置圖框計數(區塊72),且監視下一圖框。閒置圖框計數可為由閒置螢幕偵測電路42維持以追蹤已被偵測為具有靜態內容之連續圖框之數目的計數。若圖框內容未改變(決策區塊70,「否」支線),則閒置螢幕偵測電路42可經組態以遞增閒置圖框計數(區塊74)。若閒置圖框計數超過組態暫存器54C中之臨限值(決策區塊76,「是」支線),則可偵測到閒置螢幕開啟狀況。閒置螢幕偵測電路42可經組態以啟用壓縮單元44,壓縮單元44可經組態以壓縮由圖框產生單元40輸出之圖框且將已壓縮圖框寫入至記憶體(區塊78)。在一些實施例中,記憶體操作可包括指示是否應將已存取資料分配至快取記憶體24中之快取提示。來自壓縮單元44之寫入操作可包括待分配之提示,使得已壓縮圖框資料可更有可能快取於快取記憶體24中。如先前所提及,在一些狀況下,可在未壓縮的情況下將由圖框產生單元40輸出之圖框寫回至記憶 體。閒置螢幕偵測電路42可經組態以回應於完成已壓縮圖框而停用圖框產生單元40且啟用解壓縮單元46。閒置螢幕偵測電路42可經組態以轉變至閒置開啟狀態62,同步於VBI,如上文所提及(區塊80)。
圖5說明來自圖4之圖框改變偵測區塊70之多種實施例。可以任何組合將該等實施例中之一或多者實施為用以偵測當前圖框之內容是否正自先前圖框改變的機構。
閒置螢幕偵測電路42可監視來源位址組態暫存器54A(決策區塊70A)。若來源位址正被修改,則新來源緩衝區26A至26B正被識別,且因此,內容有可能正在改變。可使用此實施例,例如,若在當前來源緩衝區正被顯示時該等來源緩衝區中之影像資料之來源(例如,執行於處理器28上之軟體、圖形處理單元(GPU)等等)使新來源緩衝區準備用於影像之每一新呈現。亦即,一旦將顯示管16指向來源緩衝區26A至26B,就可不修改該來源緩衝區中之內容。在圖框產生單元40合成來自多個來源緩衝區之資料以產生圖框的實施例中,針對每一來源緩衝區可存在一來源緩衝區位址。可將任何來源緩衝區位址之修改偵測為靜態內容之缺乏(圖框內容之改變)。
閒置螢幕偵測電路42可偵測除了來源位址以外之任何其他來源參數是否正被修改(決策區塊70B)。舉例而言,若縮放比例或旋轉正在改變,則即使來源圖框內容相同,輸出圖框之內容亦可正在改變。應注意,在監視圖框內容改變之上下文中,組態暫存器之修改可指實際上改變儲存於該暫存器中之值。亦即,有可能使組態暫存器被寫入有其已經儲存之相同值。可將此寫入視作修改。在其他實施例中,閒置螢幕偵測電路42可將至組態暫存器之任何寫入視為修改。在圖框產生單元40合成來自多個來源緩衝區之資料以產生圖框的實施例中,針對每一來源緩衝區可存在一來源參數。可將對應於任何來源緩衝區之任何來源緩衝區參數之修改偵測為靜態內容之缺乏(圖框內容之改 變)。在一些實施例中,某些組態暫存器可不影響圖框內容。舉例而言,一些組態暫存器可儲存諸如用於記憶體請求之服務品質等級、中斷組態等等的控制資料。可在不改變圖框內容的情況下改變此組態。可排除監視對此等組態暫存器之修改。
在一些實施例中,可支援一重複圖框暫存器作為該等組態暫存器中之一者。重複圖框暫存器可經程式化(例如)有指示用以重複該圖框之反覆之數目的重複計數。替代地,重複圖框暫存器可經程式化有一旗標,該旗標指示出將重複當前圖框直至該旗標被清除為止。在此等實施例中,閒置螢幕偵測電路42可監視重複圖框暫存器,且若指示重複,則可未偵測到圖框之內容之改變(決策區塊70C)。
在實施CRC電路58及參數FIFO 56之一項實施例中,圖框產生單元40可針對下一圖框而遍及待寫入至組態暫存器之參數產生CRC值。若CRC值相同於在針對當前圖框而自參數FIFO 56進行程式化之前產生之先前CRC值,則相同組態正被使用,且因此,閒置螢幕偵測電路可經組態成未偵測到內容改變(決策區塊70D)。在一些實施例中,可遍及組態暫存器之子集(例如,指示內容改變而非諸如中斷組態之其他控制資料的彼等暫存器)產生CRC值。
在CRC電路58遍及由圖框產生電路40產生之每一輸出圖框產生CRC值的另一實施例中,閒置螢幕偵測電路42可經組態以藉由比較當前CRC值(自當前輸出圖框產生)與遍及先前圖框而產生之CRC值來判定圖框改變。若該等CRC值相同,則可未偵測到內容改變(決策區塊70E)。
在實施參數FIFO 56之實施例中,若自FIFO讀取新參數以程式化圖框產生單元40中之組態暫存器,則閒置螢幕偵測電路42可經組態以偵測到圖框之內容很可能正在改變(決策區塊70F)。
接下來轉至圖6,展示針對一項實施例說明在閒置開啟狀態62中 的顯示管16(及其各種組件)之一項實施例之某一操作的流程圖。雖然出於理解簡易起見而以特定次序來展示區塊,但可使用其他次序。可在顯示管16(及其組件)中之組合邏輯電路系統中並行地執行區塊。可遍及多個時脈循環而對區塊、區塊組合及/或流程圖整體上進行管線作業。顯示管16(及其組件)可經組態以實施圖6所展示之操作。
閒置螢幕偵測電路42可繼續監視圖框之內容改變(決策區塊70)。可使用相似於圖5所展示之機構的機構。若偵測到圖框內容改變(決策區塊70,「是」支線),則閒置螢幕偵測電路42可經組態以啟用圖框產生單元40且停用解壓縮單元46(區塊90)。閒置螢幕偵測單元42可經組態以使狀態機轉變至閒置監視狀態60(區塊92)(同步於VBI,如上文所提及)。
若圖框內容未改變(決策區塊70,「否」支線),則解壓縮單元46可經組態以自已壓縮圖框緩衝區32讀取已壓縮圖框(區塊94),且可經組態以解壓縮資料(區塊96)。解壓縮單元46可經組態以經由多工器48而將已解壓縮圖框提供至顯示器(區塊98)。在不實施壓縮之實施例中,可跳過解壓縮且可經由多工器48而提供未壓縮圖框。
接下來轉至圖7,展示系統150之一項實施例的方塊圖。在所說明實施例中,系統150包括耦接至一或多個周邊設備154及外部記憶體12之SOC 10之至少一例項。提供電力供應器156,其將供應電壓供應至SOC 10以及將一或多個供應電壓供應至記憶體12及/或周邊設備154。在一些實施例中,可包括SOC 10之一個以上例項(且亦可包括一個以上記憶體12)。
取決於系統150之類型,周邊設備154可包括任何所要電路系統。舉例而言,在一項實施例中,系統150可為行動裝置(例如,個人數位助理(PDA)、智慧型電話等等),且周邊設備154可包括用於各種類型之無線通信(諸如,wifi、藍芽、蜂巢式、全球定位系統等等)的 裝置。周邊設備154亦可包括額外儲存體,包括RAM儲存體、固態儲存體或磁碟儲存體。周邊設備154可包括使用者介面裝置,諸如,顯示螢幕(包括觸控顯示螢幕或多點觸控顯示螢幕)、鍵盤或其他輸入裝置、麥克風、揚聲器等等。在一些實施例中,顯示器20可為周邊設備154。在其他實施例中,系統150可為任何類型之計算系統(例如,桌上型個人電腦、膝上型電腦、工作站、迷你桌上型電腦(net top)等等)。
外部記憶體12可包括任何類型之記憶體。舉例而言,外部記憶體12可為:SRAM;動態RAM(DRAM),諸如,同步DRAM(SDRAM)、雙資料速率(DDR、DDR2、DDR3等等)SDRAM、RAMBUS DRAM等等。外部記憶體12可包括記憶體裝置被安裝至之一或多個記憶體模組,諸如,單列直插式記憶體模組(single inline memory module,SIMM)、雙列直插式記憶體模組(dual inline memory module,DIMM)等等。替代地,外部記憶體12可包括在疊層晶片(chip-on-chip)或疊層封裝(package-on-package)實施中安裝於SOC 10上之一或多個記憶體裝置。
對於熟習此項技術者而言,一旦完全地瞭解以上揭示內容,眾多變化及修改就將變得顯而易見。希望將以下申請專利範圍解譯為包涵所有此等變化及修改。
16‧‧‧顯示管
20‧‧‧顯示器
27‧‧‧通信網狀架構
40‧‧‧圖框產生單元
42‧‧‧閒置螢幕偵測電路
44‧‧‧壓縮單元
46‧‧‧解壓縮單元
48‧‧‧多工器(mux)
50‧‧‧顯示後端單元
52‧‧‧主機介面(I/F)單元
54A‧‧‧來源位址組態暫存器
54B‧‧‧來源位址組態暫存器
54C‧‧‧組態暫存器
56‧‧‧參數先進先出緩衝區(FIFO)
58‧‧‧循環冗餘檢查(CRC)電路

Claims (20)

  1. 一種顯示控制單元,其包含:一圖框(frame)產生單元,其經組態以產生圖框以供顯示,其中描述該等圖框之資料儲存於記憶體中之一或多個來源緩衝區中,且其中該圖框產生單元包括描述該等來源緩衝區之複數個組態暫存器,其中該複數個組態暫存器包括儲存該一或多個來源緩衝區中之一第一來源緩衝區之一位址的一第一暫存器,且其中該複數個組態暫存器包括儲存除該位址以外且對應於該一或多個來源緩衝區中之該第一來源緩衝區之參數的一或多個第二暫存器,其中該等參數描述除了該位址以外的該第一來源緩衝區之態樣(aspects);及一控制電路,其耦接至該圖框產生單元,其中該控制電路經組態以偵測到由該圖框產生單元產生之複數個連續圖框具有一靜態內容(static content),且經進一步組態以回應於偵測到該複數個連續圖框而產生指示閒置螢幕偵測之一輸出,其中該控制電路經組態以回應於包括儲存該等參數之該一或多個第二暫存器之對應於該等來源緩衝區之該複數個組態暫存器在連續圖框之間具有相同值而偵測到該等連續圖框具有該靜態內容。
  2. 如請求項1之顯示控制單元,其中在該控制電路中可程式化具有該靜態內容以導致指示閒置螢幕偵測之該輸出的該複數個連續圖框之一數目。
  3. 如請求項1之顯示控制單元,其中具有該靜態內容以導致指示閒置螢幕偵測之該輸出的該複數個連續圖框之一數目在該控制電路中係固定的。
  4. 如請求項1之顯示控制單元,其中該控制電路經組態以偵測該位 址之一改變,且其中該位址之該改變指示該靜態內容之一缺乏。
  5. 如請求項4之顯示控制單元,其中該圖框產生單元經組態以回應於合成來自多個來源緩衝區之資料而產生一第一圖框,且其中該複數個組態暫存器包括該第一暫存器及一或多個額外暫存器,該一或多個額外暫存器經組態以儲存一或多個額外來源緩衝區之一或多個位址,且其中該控制電路經組態以偵測該等額外來源緩衝區中之一者之該位址之一改變,且其中該等額外來源緩衝區中之一者之該位址之該改變指示該靜態內容之一缺乏。
  6. 如請求項1之顯示控制單元,其中該控制電路經組態以偵測該等參數之一改變,且其中該等參數之一改變指示在該等連續圖框之間的該靜態內容之一缺乏。
  7. 如請求項1之顯示控制單元,其中該圖框產生單元包括一參數先進先出(FIFO)緩衝區,該參數FIFO緩衝區經組態以儲存待在連續圖框之間應用的對該複數個組態暫存器之更新,且其中該控制電路經組態以偵測儲存於該參數FIFO中之資料相對於該複數個組態暫存器中之該資料的一差異以偵測該靜態內容之一缺乏。
  8. 如請求項7之顯示控制單元,其進一步包含耦接至該參數FIFO之一循環冗餘檢查(CRC)電路,且其中該CRC電路經組態以針對一給定圖框計算該參數FIFO中之該資料之至少一子集的一CRC,且其中該控制電路經組態以針對連續圖框比較該參數FIFO之該CRC以偵測該等連續圖框是否具有該靜態內容。
  9. 如請求項7之顯示控制單元,其中該控制電路經組態以將在連續圖框之間的該複數個組態暫存器自該參數FIFO之任何更新偵測 為該靜態內容之一缺乏。
  10. 如請求項1之顯示控制單元,其進一步包含一壓縮單元,其中該壓縮單元耦接至該圖框產生單元之一輸出且耦接至該控制電路,且其中該壓縮單元經組態以回應於來自該控制電路之該輸出而壓縮由該圖框產生單元產生之一圖框且將該已壓縮圖框寫回至記憶體。
  11. 如請求項10之顯示控制單元,其進一步包含一解壓縮單元,該解壓縮單元經組態以自記憶體讀取該已壓縮圖框且解壓縮該圖框以供顯示,其中該顯示控制單元經組態以回應於該控制電路之該輸出而將該已解壓縮圖框傳輸至該顯示控制單元被耦接至之一顯示器。
  12. 如請求項1之顯示控制單元,其中該顯示控制單元經組態以回應於來自該控制電路之該輸出而將該圖框產生單元之該輸出寫入至記憶體。
  13. 一種操作一顯示控制單元之方法,其包含:該顯示控制單元產生圖框以供顯示,其中描述該等圖框之資料儲存於記憶體中之一或多個來源緩衝區中,且其中該顯示控制單元包括經程式化以描述該等來源緩衝區之複數個組態暫存器,其中該複數個組態暫存器包括儲存該一或多個來源緩衝區中之一第一來源緩衝區之一位址的一第一暫存器,且其中該複數個組態暫存器進一步包括儲存除該位址以外且對應於該一或多個來源緩衝區中之該第一來源緩衝區之參數的一或多個第二暫存器,其中該等參數描述除了該位址以外的該第一來源緩衝區之態樣;該顯示控制單元監視該複數個組態暫存器以偵測在由該顯示控制單元控制之一顯示裝置上是否正在發生一閒置螢幕開啟狀 況;及該顯示控制單元回應於在該等連續已產生圖框之間對包括儲存該等參數之該一或多個第二暫存器之該複數個組態暫存器之修改之一缺乏而偵測該閒置螢幕開啟狀況。
  14. 如請求項13之方法,其中偵測該閒置螢幕開啟狀況包含偵測對該位址之修改之一缺乏。
  15. 如請求項13之方法,其中偵測該閒置螢幕開啟狀況包含偵測對儲存該等參數之該一或多個第二暫存器之修改之一缺乏。
  16. 如請求項13之方法,其中該顯示控制單元包括一參數先進先出(FIFO)緩衝區,該參數FIFO緩衝區經組態以儲存待在連續圖框之間應用的對該複數個組態暫存器之更新,且其中偵測該閒置螢幕開啟狀況包含針對該複數個組態暫存器之至少一子集偵測儲存於該參數FIFO中之資料相對於該複數個組態暫存器中之該資料的相等。
  17. 如請求項13之方法,其進一步包含:在偵測該閒置螢幕開啟狀況之後,回應於該複數個組態暫存器中之一或多者之一修改而偵測自該閒置螢幕開啟狀況之一結束。
  18. 一種積體電路,其包含:一記憶體控制器,其於使用中係耦接至一記憶體,其中該記憶體經組態以儲存影像資料之複數個來源緩衝區;及一顯示控制單元,其耦接至該記憶體控制器,其中該顯示控制單元在複數個組態暫存器中可經程式化有對應於該複數個來源緩衝區之識別資料,其中該複數個組態暫存器包括儲存該一或多個來源緩衝區中之一第一來源緩衝區之一位址的一第一暫存器,且其中該複數個組態暫存器進一步包括儲存除該位址以外且對應於該第一來源緩衝區之參數的一或多個第二暫存器, 其中該等參數描述除了該位址以外的該第一來源緩衝區之態樣,且其中該顯示控制單元經組態以監視包括該一或多個第二暫存器之該複數個組態暫存器之至少一子集之內容且回應於該內容之改變之一缺乏而偵測一閒置螢幕開啟狀況,且其中該顯示控制單元經組態以回應於偵測到該閒置螢幕開啟狀況而壓縮一已產生圖框且將該已壓縮圖框寫入至該記憶體,且其中該顯示控制單元經組態以讀取該已壓縮圖框且解壓縮該圖框以供顯示直至不再偵測到該閒置螢幕開啟狀況為止。
  19. 如請求項18之積體電路,其中該複數個組態暫存器包括儲存該複數個來源緩衝區之複數個位址的複數個暫存器,其中該複數個暫存器包括該第一暫存器,且其中該顯示控制單元經組態以回應於對該複數個位址中至少一位址之一修改而偵測該閒置螢幕開啟狀況之一缺乏。
  20. 如請求項18之積體電路,其中該顯示控制單元經組態以回應於該等參數中至少一者之一修改而偵測該閒置螢幕開啟狀況之一缺乏。
TW103111294A 2013-03-26 2014-03-26 偵測閒置螢幕開啟之機構 TWI541793B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/850,565 US9058676B2 (en) 2013-03-26 2013-03-26 Mechanism to detect idle screen on

Publications (2)

Publication Number Publication Date
TW201503098A TW201503098A (zh) 2015-01-16
TWI541793B true TWI541793B (zh) 2016-07-11

Family

ID=50687670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103111294A TWI541793B (zh) 2013-03-26 2014-03-26 偵測閒置螢幕開啟之機構

Country Status (3)

Country Link
US (1) US9058676B2 (zh)
TW (1) TWI541793B (zh)
WO (1) WO2014160574A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153212B2 (en) 2013-03-26 2015-10-06 Apple Inc. Compressed frame writeback and read for display in idle screen on case
US9400544B2 (en) 2013-04-02 2016-07-26 Apple Inc. Advanced fine-grained cache power management
US9261939B2 (en) 2013-05-09 2016-02-16 Apple Inc. Memory power savings in idle display case
US10142607B2 (en) 2013-10-31 2018-11-27 Ati Technologies Ulc Single display pipe multi-view frame composer method and apparatus
TWI742519B (zh) * 2019-07-26 2021-10-11 友達光電股份有限公司 可撓性顯示裝置及其製造方法
JP7416532B2 (ja) * 2019-10-01 2024-01-17 シャープ株式会社 表示制御装置、表示装置、表示制御装置の制御プログラムおよび制御方法
CN111145674B (zh) * 2019-12-27 2023-06-13 上海辛格林纳新时达电机有限公司 显示面板的检测方法、电子设备和存储介质

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512921A (en) 1994-06-22 1996-04-30 Microsoft Corporation Visual display system having low energy data storage subsystem with date compression capabilities, and method for operating same
US5961617A (en) 1997-08-18 1999-10-05 Vadem System and technique for reducing power consumed by a data transfer operations during periods of update inactivity
US6731290B2 (en) * 2001-09-28 2004-05-04 Intel Corporation Window idle frame memory compression
US7457917B2 (en) 2004-12-29 2008-11-25 Intel Corporation Reducing power consumption in a sequential cache
US7958312B2 (en) 2005-11-15 2011-06-07 Oracle America, Inc. Small and power-efficient cache that can provide data for background DMA devices while the processor is in a low-power state
US20070288776A1 (en) 2006-06-09 2007-12-13 Dement Jonathan James Method and apparatus for power management in a data processing system
US20080100636A1 (en) 2006-10-31 2008-05-01 Jiin Lai Systems and Methods for Low-Power Computer Operation
US20080143695A1 (en) * 2006-12-19 2008-06-19 Dale Juenemann Low power static image display self-refresh
US8103894B2 (en) 2009-04-24 2012-01-24 International Business Machines Corporation Power conservation in vertically-striped NUCA caches
US8285936B2 (en) 2009-10-20 2012-10-09 The Regents Of The University Of Michigan Cache memory with power saving state
US8675004B2 (en) 2010-01-11 2014-03-18 Apple Inc. Buffer underrun handling
US8872836B2 (en) 2011-01-25 2014-10-28 Qualcomm Incorporated Detecting static images and reducing resource usage on an electronic device
US8713256B2 (en) 2011-12-23 2014-04-29 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including dynamic cache sizing and cache operating voltage management for optimal power performance

Also Published As

Publication number Publication date
WO2014160574A1 (en) 2014-10-02
TW201503098A (zh) 2015-01-16
US9058676B2 (en) 2015-06-16
US20140292788A1 (en) 2014-10-02

Similar Documents

Publication Publication Date Title
TWI541793B (zh) 偵測閒置螢幕開啟之機構
TWI549490B (zh) 用於在閒置螢幕開啟時之顯示之壓縮圖框回寫及讀取
US10310586B2 (en) Memory power savings in idle display case
US20150355762A1 (en) Mid-frame blanking
US11211036B2 (en) Timestamp based display update mechanism
US20160071485A1 (en) Hardware auxiliary channel for synchronous backlight update
US10055809B2 (en) Systems and methods for time shifting tasks
US9646563B2 (en) Managing back pressure during compressed frame writeback for idle screens
US9117299B2 (en) Inverse request aggregation
US20170018247A1 (en) Idle frame compression without writeback
US9652816B1 (en) Reduced frame refresh rate
US8963938B2 (en) Modified quality of service (QoS) thresholds
US9196187B2 (en) System and method of reducing power using a display inactive indication
US10546558B2 (en) Request aggregation with opportunism
US10110927B2 (en) Video processing mode switching
US10102131B2 (en) Proactive power management for data storage devices to reduce access latency
US9472168B2 (en) Display pipe statistics calculation for video encoder

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees