TWI539405B - 繪圖處理系統及其電源閘控方法 - Google Patents

繪圖處理系統及其電源閘控方法 Download PDF

Info

Publication number
TWI539405B
TWI539405B TW104120457A TW104120457A TWI539405B TW I539405 B TWI539405 B TW I539405B TW 104120457 A TW104120457 A TW 104120457A TW 104120457 A TW104120457 A TW 104120457A TW I539405 B TWI539405 B TW I539405B
Authority
TW
Taiwan
Prior art keywords
power
control circuit
divided portions
idle state
bus interface
Prior art date
Application number
TW104120457A
Other languages
English (en)
Other versions
TW201621809A (zh
Inventor
顧德明
洲 洪
Original Assignee
上海兆芯集成電路有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海兆芯集成電路有限公司 filed Critical 上海兆芯集成電路有限公司
Publication of TW201621809A publication Critical patent/TW201621809A/zh
Application granted granted Critical
Publication of TWI539405B publication Critical patent/TWI539405B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • G06F1/206Cooling means comprising thermal management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3243Power saving in microcontroller unit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00Indexing scheme for image data processing or generation, in general
    • G06T2200/28Indexing scheme for image data processing or generation, in general involving image processing hardware
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)

Description

繪圖處理系統及其電源閘控方法
本發明係有關於繪圖處理系統,特別是有關於可進行動態電源閘控(dynamic power gating)之繪圖處理系統及其電源閘控(power gating)方法。
在電子裝置中,例如是電腦及可攜帶裝置,繪圖處理單元(Graphics Processing Unit,GPU)總是功耗最大的的元件之一。因此,對於電源管理來說,如何降低功耗以增加電池使用時間是一個相當重要的課題。在傳統的電子裝置中,均是使用軟體的方式以控制繪圖處理單元,例如是利用中央處理器(Central Processing Unit,CPU)取得系統資訊以及使用者設定,並利用統計的方式做出決策。舉例來說,在傳統電子裝置中之繪圖處理單元的電源管理單元(Power Management Unit,PMU)係依據不同的狀況以關閉或開啟在繪圖處理單元中之相應的分割部分(partition),例如是繪圖處理單元中之可關閉的分割部分。
然而,以軟體控制繪圖處理單元中之不同分割部分的電源開關之細微性(granularity)程度是相當大的,意即無法控制較細的分割部分之電源閘控。再者,中央處理器在監控 及判斷電源情況時亦需要運行相應的應用程式,不但會浪費功耗,且中央處理器之效能亦是運算時的瓶頸。因此,需要一種繪圖處理系統以解決上述電源管理之問題。
本發明係提供一種繪圖處理系統,包括:一匯流排介面,一繪圖處理單元,該繪圖處理單元包括:複數個分割部分;以及一控制電路,該控制電路用以通過分析外部繪圖指令來控制各分割部分之一電源狀態,並偵測各分割部分之一閒置狀態;以及一電源管理單元,該電源管理單元用以控制該繪圖處理單元之電源,其中當該匯流排介面接收到一外部繪圖指令時,該匯流排介面通知該電源管理單元先開啟該繪圖處理單元中之控制電路之電源,而該控制電路根據外部繪圖指令再開啟相應於該外部繪圖指令之該複數個分割部分中的一個或者幾個的電源,其中當該控制電路偵測到該複數個分割部分之一第一分割部分處於該閒置狀態時,該控制電路係關閉該第一分割部分之電源,其中當該匯流排介面偵測到該複數個分割部分係處於一完全閒置狀態時,該匯流排介面係透過該電源管理單元關閉該控制電路之電源,而該電源管理單元關閉該控制電路之電源時,該控制電路也可以關閉該複數個分割部分之電源。
本發明更提供一種電源閘控方法,用於一繪圖處理系統,該繪圖處理系統包括一繪圖處理單元、一匯流排介面、以及一電源管理單元,其中該繪圖處理單元包括一控制電路及複數個分割部分,該方法包括:當該匯流排介面接收到一外部繪圖指令時,利用該電源管理單元開啟該控制電路之電 源;之後再該控制電路通過分析外部繪圖指令來開啟相應於該外部繪圖指令之該複數個分割部分中的一個或者幾個的電源;當該控制電路偵測到該複數個分割部分之任一者處於一閒置狀態時,利用該控制電路關閉處於該閒置狀態之該複數個分割部分之電源;以及當該匯流排介面偵測到該複數個分割部分係處於一完全閒置狀態時,利用該匯流排介面透過該電源管理單元關閉該控制電路之電源,而該電源管理單元關閉該控制電路之電源時,該控制電路也可以關閉該複數個分割部分之電源。
100‧‧‧繪圖處理系統
110‧‧‧匯流排介面
111‧‧‧第二偵測電路
120‧‧‧電源管理單元
130‧‧‧繪圖處理單元
131‧‧‧熱感測器
140‧‧‧控制電路
141‧‧‧電源控制電路
142‧‧‧第一偵測電路
151-154‧‧‧分割部分
第1圖係顯示依據本發明一實施例中之繪圖處理系統之功能方塊圖。
第2圖係顯示依據本發明一實施例中之電源閘控方法的流程圖。
為使本發明之上述目的、特徵和優點能更明顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳細說明如下。
第1圖係顯示依據本發明一實施例中之繪圖處理系統之功能方塊圖。如第1圖所示,繪圖處理系統100包括一匯流排介面(Bus interface)110、一電源管理單元120、以及一繪圖處理單元130。匯流排介面110係耦接於電源管理單元120、繪圖處理單元130,並用以接收在繪圖處理系統100之一外部繪 圖指令,例如是來自與繪圖處理系統100在同一電子裝置中的一中央處理器。電源管理單元120係完全獨立於繪圖處理單元130之外的,控制繪圖處理單元130中之不同分割部分的電源閘控(power gating)。舉例來說,繪圖處理單元130係包括一控制電路140及複數個分割部分(partition)151~154,其中分割部分151~154為可開啟或關閉以進行電源閘控之分割部分。需注意的是,繪圖處理單元130中之分割部分151~154包括了用於繪圖處理之各種硬體元件,例如是頂點著色器(vertex shader)、圖元著色器(pixel shader)、紋理單元(texture unit)、內部記憶體、凹凸貼圖(bump mapping)單元、視訊解碼單元、3D運算單元、或是由上述不同元件所組成之運算管線(pipeline)、切片(slice)、方塊(block)等等,但本發明並不以上述元件為限。意即分割部分151~154即為繪圖處理單元130中之實質的不同硬體分割部分。此外,分割部分151~154之組態設定,例如是相關的運算功能及相關的元件,係可依據應用或運算的不同而改變。
控制電路140係為一永遠開啟(always on)之電路,意即當匯流排介面110接收到外部繪圖指令而開啟控制電路140之電源後,控制電路140係處於一永遠開啟狀態。控制電路140包括一電源控制電路141以及一第一偵測電路142。電源控制電路141係用以控制分割部分151~154之電源開啟或關閉(例如分別透過各分割部分之一電源控制信號)。一般而言,繪圖處理單元130之直接記憶體存取緩衝器(DMA buffer)係儲存繪圖處理單元130之指令集,其可被視窗顯示驅動模型 (Windows Display Driver Model,WDDM)及繪圖處理單元130所使用。各直接記憶體存取緩衝器為用於目前正在運作之相同或不同引擎(engine)的指令群組(command group),在每個直接記憶體存取緩衝器之指令群組的邊界(boundary),電源控制電路141即可自動開啟/關閉未使用之分割部分之電源。
第一偵測電路142係透過各分割部分151~154所回報的一閒置狀態信號以監控分割部分151~154之閒置狀態。除此之外,第一偵測電路142更接收在繪圖處理單元130中之一熱感測器(thermal sensor)131所偵測到之溫度資訊,並且依據該溫度資訊及來自各分割部分之閒置狀態信號產生相應於繪圖處理單元130之一完全閒置狀態(full idle state)信號。
在一實施例中,當匯流排介面110接收到來自中央處理器之外部繪圖指令以開啟繪圖處理單元130時,匯流排介面110先通過電源管理單元120以先開啟繪圖處理單元130中之控制電路140(例如為永遠開啟之分割部分)之電源。電源控制電路141再依據繪圖指令及組態設定以開啟或關閉相應的分割部分151~154之電源。更進一步而言,第一偵測電路142可依據來自各分割部分之閒置狀態信號判斷各分割部分是否處於一閒置狀態。若有分割部分處於閒置狀態,則第一偵測電路142則通知電源控制電路141關閉相應於該分割部分的電源。
在一實施例中,匯流排介面110更包括一第二偵測電路111,該第二偵測電路111永遠開啟(always on,意即無論控制電路140還是分割部分151-154的電源開啟與否,該第二偵測電路111的電源一直開啟),用以即時接收外部繪圖指令;也 用以偵測整個繪圖處理單元130之閒置狀態。當該第二偵測電路111偵測到整個繪圖處理單元130係處於完全閒置狀態時(例如分割部分151~154均處於閒置狀態),該第二偵測電路111則通知電源管理單元120關閉控制電路140之電源以降低繪圖處理系統100之功耗。
在另一實施例中,當電源管理單元120欲關閉控制電路140之電源時,控制電路140亦可相應地關閉分割部分之電源。
第2圖係顯示依據本發明一實施例中之電源閘控方法的流程圖。如第2圖所示,在步驟S210,當匯流排介面110接收到一外部繪圖指令(例如來自一中央處理器),匯流排介面110係經由電源管理單元120先開啟控制電路140之電源。在步驟S220,再利用控制電路140開啟相應於該外部繪圖指令之分割部分的電源。在步驟S230,當控制電路140偵測到任一分割部分處於閒置狀態時,控制電路140係關閉處於該閒置狀態之分割部分之電源。在步驟S240,當匯流排介面110偵測到所有的分割部分係處於一完全閒置狀態時,匯流排介面110係透過該電源管理單元關閉控制電路140之電源。在另一實施例中,當電源管理單元120欲關閉控制電路140之電源時,控制電路140亦可相應地關閉分割部分之電源。
綜上所述,本發明係提供一種繪圖處理系統,其可利用硬體電路監控在繪圖處理單元中之不同分割部分之閒置狀態,並在分割部分處於部分閒置狀態時,關閉相應的分割部分之電源。此外,本發明之繪圖處理系統,更可利用硬體電 路監控繪圖處理單元是否處於完全閒置狀態,並在繪圖處理單元處於完全閒置狀態時,透過電源管理單元完全關閉繪圖處理單元之電源,進而達到省電的效果。更進一步而言,本發明之繪圖處理系統可解決傳統利用軟體進行電源閘控之缺點,通過分階段開啟或者關閉不同部分之電源達到執行應用程式時高效率的省電效果,並移除了中央處理器之效能的額外負擔(overhead)。
本發明雖以較佳實施例揭露如上,然其並非用以限定本發明的範圍,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可做些許的更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧繪圖處理系統
110‧‧‧匯流排介面
111‧‧‧第二偵測電路
120‧‧‧電源管理單元
130‧‧‧繪圖處理單元
131‧‧‧熱感測器
140‧‧‧控制電路
141‧‧‧電源控制電路
142‧‧‧第一偵測電路
151-154‧‧‧分割部分

Claims (12)

  1. 一種繪圖處理系統,包括:一匯流排介面;一繪圖處理單元,包括:複數個分割部分;以及一控制電路,用以控制各分割部分之一電源狀態,並偵測各分割部分之一閒置狀態;以及一電源管理單元,用以控制該繪圖處理單元之電源,其中當該匯流排介面接收到一外部繪圖指令時,該匯流排介面係通知該電源管理單元先開啟該控制電路之電源,在該控制電路分析外部繪圖指令後再開啟相應於該外部繪圖指令之該複數個分割部分中的一個或幾個的電源,其中當該控制電路偵測到該複數個分割部分之任一者處於該閒置狀態時,該控制電路係關閉處於該閒置狀態之該複數個分割部分之電源,其中當該匯流排介面偵測到該複數個分割部分係處於一完全閒置狀態時,該匯流排介面係透過該電源管理單元關閉該控制電路之電源。
  2. 如申請專利範圍第1項所述之繪圖處理系統,其中當該電源管理單元開啟該控制電路之電源之後,該控制電路係處於一永遠開啟(always on)狀態,其中當該電源管理單元關閉該控制電路之電源時,該控制電路更關閉該複數個分割部分之電源。
  3. 如申請專利範圍第2項所述之繪圖處理系統,其中該控制電 路更包括一第一偵測電路,用以分析外部繪圖指令後開啟對應之複數個分割部分中的一個或者幾個。
  4. 如申請專利範圍第1項所述之繪圖處理系統,其中該繪圖處理單元更包括一熱感測器用以偵測該繪圖處理單元之一溫度資訊。
  5. 如申請專利範圍第4項所述之繪圖處理系統,其中該控制電路係依據來自該熱感測器之該溫度資訊及來自各分割部分之一閒置狀態信號以產生一完全閒置狀態信號。
  6. 如申請專利範圍第1項所述之繪圖處理系統,其中該匯流排介面更包括一第二偵測電路,該第二偵測電路處於永遠開啟狀態(always on),用以即時接收外部繪圖指令,並通知該電源管理單元先開啟該控制電路之電源。
  7. 如申請專利範圍第6項所述之繪圖處理系統,其中該第二偵測電路依據來自該控制電路之一完全閒置狀態信號判斷該繪圖處理單元是否處於該完全閒置狀態。
  8. 一種電源閘控方法,用於一繪圖處理系統,該繪圖處理系統包括一繪圖處理單元、一匯流排介面、以及一電源管理單元,其中該繪圖處理單元包括一控制電路及複數個分割部分,該方法包括:當該匯流排介面接收到一外部繪圖指令,利用該電源管理單元先行開啟該控制電路之電源;控制電路分析外部繪圖指令後再利用該控制電路開啟相應於該外部繪圖指令之該複數個分割部分的電源;當該控制電路偵測到該複數個分割部分之任一者處於一閒 置狀態時,利用該控制電路關閉處於該閒置狀態之該複數個分割部分之電源;以及當該匯流排介面偵測到該複數個分割部分係處於一完全閒置狀態時,利用該匯流排介面透過該電源管理單元關閉該控制電路之電源。
  9. 如申請專利範圍第8項所述之電源閘控方法,其中該繪圖處理單元更包括一熱感測器用以偵測該繪圖處理單元之一溫度資訊。
  10. 如申請專利範圍第9項所述之電源閘控方法,更包括:利用該控制電路依據來自該熱感測器之該溫度資訊及來自各分割部分之一閒置狀態信號以產生一完全閒置狀態信號。
  11. 如申請專利範圍第10項所述之電源閘控方法,其中該匯流排介面更包括一偵測電路,且該方法更包括:利用該偵測電路依據來自該控制電路之該完全閒置狀態信號判斷該繪圖處理單元是否處於該完全閒置狀態。
  12. 如申請專利範圍第8項所述之電源閘控方法,其中當該電源管理單元開啟該控制電路之電源之後,該控制電路係處於一永遠開啟(always on)狀態,其中當該電源管理單元關閉該控制電路之電源時,該控制電路更關閉該複數個分割部分之電源。
TW104120457A 2014-12-12 2015-06-25 繪圖處理系統及其電源閘控方法 TWI539405B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/093727 WO2016090641A1 (zh) 2014-12-12 2014-12-12 绘图处理系统及其电源门控方法

Publications (2)

Publication Number Publication Date
TW201621809A TW201621809A (zh) 2016-06-16
TWI539405B true TWI539405B (zh) 2016-06-21

Family

ID=55725002

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104120457A TWI539405B (zh) 2014-12-12 2015-06-25 繪圖處理系統及其電源閘控方法

Country Status (5)

Country Link
US (1) US10209758B2 (zh)
EP (1) EP3193235B1 (zh)
CN (1) CN105518568B (zh)
TW (1) TWI539405B (zh)
WO (1) WO2016090641A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9756570B1 (en) * 2016-06-28 2017-09-05 Wipro Limited Method and a system for optimizing battery usage of an electronic device
US10482562B2 (en) 2017-04-21 2019-11-19 Intel Corporation Graphics engine partitioning mechanism
US11592884B2 (en) * 2018-01-25 2023-02-28 Intel Corporation Power management of discrete communication port components
US11573917B2 (en) * 2021-03-04 2023-02-07 Liqid Inc. Low latency computing architecture

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6938176B1 (en) 2001-10-05 2005-08-30 Nvidia Corporation Method and apparatus for power management of graphics processors and subsystems that allow the subsystems to respond to accesses when subsystems are idle
US7698579B2 (en) 2006-08-03 2010-04-13 Apple Inc. Multiplexed graphics architecture for graphics power management
US8458497B2 (en) * 2007-10-11 2013-06-04 Qualcomm Incorporated Demand based power control in a graphics processing unit
US8633936B2 (en) 2008-04-21 2014-01-21 Qualcomm Incorporated Programmable streaming processor with mixed precision instruction execution
TW200949755A (en) 2008-05-30 2009-12-01 Asustek Comp Inc Method of controlling operation mode of graphic processing unit
CN101908200B (zh) 2009-06-05 2012-08-08 财团法人资讯工业策进会 具电源闸控功能的绘图处理系统及方法
CN101615069B (zh) 2009-08-10 2012-09-05 威盛电子股份有限公司 可省电的电源管理单元、计算机系统及其省电方法
US8943347B2 (en) * 2009-09-09 2015-01-27 Advanced Micro Devices, Inc. Controlling the power state of an idle processing device
US8780121B2 (en) * 2009-12-22 2014-07-15 Intel Corporation Graphics render clock throttling and gating mechanism for power saving
US8494931B2 (en) * 2010-07-08 2013-07-23 International Business Machines Corporation Management of actions based on priority levels and calendar entries
US8793512B2 (en) 2010-10-29 2014-07-29 Advanced Micro Devices, Inc. Method and apparatus for thermal control of processing nodes
US8745366B2 (en) * 2011-03-31 2014-06-03 Nvidia Corporation Method and apparatus to support a self-refreshing display device coupled to a graphics controller
US8692833B2 (en) * 2011-08-09 2014-04-08 Apple Inc. Low-power GPU states for reducing power consumption
US8810584B2 (en) * 2011-09-13 2014-08-19 Nvidia Corporation Smart power management in graphics processing unit (GPU) based cluster computing during predictably occurring idle time
US20130155081A1 (en) * 2011-12-15 2013-06-20 Ati Technologies Ulc Power management in multiple processor system
US8949645B2 (en) 2012-01-24 2015-02-03 Nvidia Corporation Power distribution for microprocessor power gates
US9035956B1 (en) * 2012-05-08 2015-05-19 Apple Inc. Graphics power control with efficient power usage during stop
US20140089699A1 (en) * 2012-09-27 2014-03-27 Advanced Micro Devices Power management system and method for a processor

Also Published As

Publication number Publication date
US20170308145A1 (en) 2017-10-26
CN105518568A (zh) 2016-04-20
EP3193235B1 (en) 2021-02-24
TW201621809A (zh) 2016-06-16
WO2016090641A1 (zh) 2016-06-16
CN105518568B (zh) 2019-04-02
EP3193235A4 (en) 2018-05-23
US10209758B2 (en) 2019-02-19
EP3193235A1 (en) 2017-07-19

Similar Documents

Publication Publication Date Title
TWI443504B (zh) 多核心處理器系統及其動態電源管理方法與控制裝置
TWI656479B (zh) 在多核心處理器中的非對稱核心之間遷移執行緒
TW201701280A (zh) 單晶片整合的感應器集線器、以及行動裝置與行動裝置多感應器管理方法
CN106155265B (zh) 有功率效率的处理器体系结构
TWI539405B (zh) 繪圖處理系統及其電源閘控方法
TWI393067B (zh) 具有電源閘控功能之繪圖處理系統及電源閘控方法,及其電腦程式產品
US9812093B2 (en) Programmable power performance optimization for graphics cores
KR101471303B1 (ko) 그래픽 처리 장치를 위한 전력 관리 장치 및 방법
US8943347B2 (en) Controlling the power state of an idle processing device
US9104423B2 (en) Method and system for advance wakeup from low-power sleep states
US9164931B2 (en) Clamping of dynamic capacitance for graphics
US9218045B2 (en) Operating processor element based on maximum sustainable dynamic capacitance associated with the processor
KR20140092328A (ko) 누설 전류 측정으로부터 열 관리 폴리시를 결정하는 시스템 및 방법
US20180342227A1 (en) Performance-Based Graphics Processing Unit Power Management
US10025372B2 (en) Techniques for managing system power using deferred graphics rendering
Akgün et al. Resource efficient dynamic voltage and frequency scaling on Xilinx FPGAs
US9208755B2 (en) Low power application execution on a data processing device having low graphics engine utilization
US20150186157A1 (en) Techniques for workload scalability-based processor performance state control
US11586472B2 (en) Method of task transition between heterogenous processors
Peres Reverse engineering power management on NVIDIA GPUs-A detailed overview
CN117546134A (zh) 用于将gpu上下文保存到系统存储器的可信处理器
TWM524502U (zh) 主機系統