TWI533546B - Surge protection device - Google Patents

Description

突波保護裝置

本發明係一種突波保護裝置，尤指一種有效隔絕突波電壓進入負載端之突波保護裝置。

請參閱圖3所示，現有的突波保護裝置30係具有一電源輸入端Vin、一接地端GND、一整流二極體D、一齊納二極體ZD、一電阻R、一電晶體Q、一正輸出端31、一負輸出端32及一突波保護單元33。

該整流二極體D的陽極係連接至該電源輸入端Vin，而該整流二極體D之陰極係連接至該正輸出端31。該突波保護單元33具有一正極及一負極，該突波保護單元33之正極以及該齊納二極體ZD之陰極皆連接至該整流二極體D之陰極。該突波保護單元33之負極係連接至該接地端GND。該齊納二極體ZD之陽極係透過該電阻R連接至該接地端GND。該突波保護單元33係檢測其正、負極之間的電壓差，當電壓差大於一導通電壓時，令該正、負極之間導通，且將流經的電能轉換成為熱能釋放。

該電晶體Q之閘極係連接至該齊納二極體ZD之陽極，其源極係連接至該接地端GND，其源極係連接至該負輸出端32。

於正常使用下，該正輸出端31與該負輸出端32係連接至一負載，以提供該負載電能，令該負載正常通電使用。舉例來說，該負載係一發光二極體(LED)裝置40。

當該電源輸入端Vin正常供應電源時，該電源之電壓值係大於該齊納二極體ZD之崩潰電壓，但小於該突波保護單元33之導通電壓，因此該齊納二極體ZD導通而該突波保護單元33不導通。因為該齊納二極體ZD崩潰而導通，使該電阻R有電流流經而產生跨壓，進而導致該電晶體Q的閘極-源極之間具有該電阻R產生之跨壓，令該電晶體Q導通，使該電源輸入端Vin提供之電能直接供給該LED裝置40，且通過該電晶體Q之汲極與源極而形成迴路，令該LED裝置40正常通電而發光。

請參閱圖4所示，但當該電源輸入端Vin產生突波時，因為該突波之電壓值遠大於正常供應之電源的電壓值，且大於該突波保護單元33之導通電壓，使該突波保護單元33導通，令該突波經由該突波保護單元33予以排除至該接地端，避免突波損壞該LED裝置40，並透過該突波保護單元33將電能轉換成為熱能予以釋放。

但現有突波保護裝置30的設計係透過該突波保護單元33予以排除突波，保護該LED裝置40，因此該突波保護單元33勢必要承受突波的高電壓，才能有效地保護該LED裝置40。當該突波保護單元33之最大耐壓越高時，其製作成本也就越高，進而拉高該突波保護裝置30的整體製作成本，故現有技術的突波保護裝置30勢必要做進一步之改良。

有鑑於此，本發明的主要目的係提供一種改良後的突波保護裝置，以降低其製作成本。

為達到上述發明目的，本發明所採用的主要技術手段係令該突波保護裝置包含有： 一整流二極體，其陽極係連接至一電源輸入端； 一第一齊納二極體，其陰極係連接至該整流二極體之陰極； 一第二齊納二極體，其陰極係連接至該整流二極體之陰極； 一第一電晶體，係具有一汲極、一閘極及一源極，該汲極係連接至一電源輸出端，該源極係連接至該整流二極體之陰極； 一第一電阻，係連接於該第一電晶體之閘極與源極之間； 一第二電晶體，係具有一集極、一基極及一射極，其集極係連接至該第一電晶體之閘極，其射極連接至一接地端； 一第三電晶體，係具有一集極、一基極及一射極，其集極連接至該第二電晶體之基極，其射極連接至該接地端； 一第一分壓單元，係連接於該第一齊納二極體之陽極與該接地端之間，並將該第一齊納二極體之陽極電壓進行分壓後輸出至該第二電晶體之基極； 一第二分壓單元，係連接於該第二齊納二極體之陽極與該接地端之間，並將該第二齊納二極體之陽極電壓進行分壓後輸出至該第三電晶體之基極； 其中該第一齊納二極體之崩潰電壓係小於該第二齊納二極體之崩潰電壓。

當正常供電時，該電源輸入端之電壓係大於該第一齊納二極體之崩潰電壓，因此該第一齊納二極體崩潰而導通，且透過該第一分壓單元產生分壓提供至該第二電晶體之基極。該第二電晶體之射極接地，且其基極獲得該第一分壓單元提供之分壓，致使該第二電晶體之集極與射極之間導通，令該電源輸入端輸入的電流能透過該第一電阻，並流經該第二電晶體之集極與射極而接地以形成電流迴路。

此時，該第一電晶體之源極-閘極之間因為該第一電組之跨壓而具有壓差，令該第一電晶體之源極與汲極之間導通，使該電源輸入端提供之電能能透過該第一電晶體之源極與汲極傳導至該電源輸出端，以供給電能至一連接於該電源輸出端之負載。

當突波產生時，該電源輸入端之電壓會突然拉高，因而超過該第二齊納二極體之崩潰電壓，致使該第二齊納二極體也崩潰而導通，並透過該第二分壓單元產生分壓提供至該第三電晶體之基極。該第三電晶體之射極接地，且其基極獲得該第二分壓單元提供之分壓，致使該第三電晶體之集極與射極之間導通。而該電二電晶體之基極係連接至該第三電晶體之集極，且因為該第三電晶體之集極與射極之間導通，令該第二電晶體之基極透過該第三電晶體接地，導致該第二電晶體之基極與射極都接地而沒有壓差，使該第二電晶體之集極與射極之間不導通。

進而導致該第一電阻沒有電流流經，使該第一電晶體之源極與閘極之間沒有壓差而不導通，故該電源輸入端與該電源輸出端之間開路，以避免突波進入該電源輸出端導致連接於該電源輸出端的負載因為圖波而損壞。

藉由此一電路設計，即可達到突波保護的功能，當突波產生時，避免突波傳導至負載，以保護負載端不被突波損壞。藉由該第二齊納二極體的導通，進一步控制該第一電晶體之汲極與源極之間不導通，使由該該電源輸入端進入的突波無法傳遞至該電源輸出端，以確保該負載不會受到該突波損壞。本發明無須設置有需要承受大電壓的突波保護單元，僅由幾個簡單的電子元件達到突波保護之功能，以達到降低製作成本之目的。

以下配合圖式及本發明較佳實施例，進一步闡述本發明為達成預定發明目的所採取的技術手段。

請參閱圖1所示，本發明突波保護裝置10係包含有一整流二極體D1、一第一齊納二極體ZD1、一第二齊納二極體ZD2、一第一電晶體Q1、一第二電晶體Q2、一第三電晶體Q3、一第一電阻R1、一第一分壓單元11、一第二分壓單元12、一電源輸入端Vin、一電源輸出端Vout及一接地端GND。該第一齊納二極體ZD1之崩潰電壓小於該第二齊納二極體ZD2之崩潰電壓。

該整流二極體D1之陽極連接至該電源輸入端Vin，該第一齊納二極體ZD1之陰極與該第二齊納二極體ZD2之陰極皆連接至該整流二極體D1之陰極。

該第一電晶體Q1具有一汲極、一閘極及一源極，該汲極係連接至該電源輸出端Vout，該源極係連接至該整流二極體D1之陰極，而該第一電阻R1連接於該第一電晶體Q1之閘極與源極之間。

該第二電晶體Q2與該第三電晶體Q3分別具有一集極、一基極及一射極。該第二電晶體Q2之集極連接至該第一電晶體Q1之閘極，而該第二電晶體Q2之射極連接至該接地端GND。該第三電晶體Q3之集極連接至該第二電晶體Q2之基極，而該第三電晶體Q3之射極連接至該接地端GND。

該第一分壓單元11連接於該第一齊納二極體ZD1之陽極與該接地端GND之間，以將該第一齊納二極體ZD1之陽極電壓進行分壓後輸出至該第二電晶體Q2之基極。

該第二分壓單元12則連接於該第二齊納二極體ZD2之陽極與該接地端GND之間，以將該第二齊納二極體ZD2之陽極電壓進行分壓後輸出至該第三點電晶體Q3之基極。

當正常供電時，該電源輸入端Vin之電壓會大於該第一齊納二極體ZD1之崩潰電壓，致使該第一齊納二極體ZD1崩潰而導通。而該第一分壓單元11將該第一齊納二極體ZD1之陽極電壓進行分壓後提供至該第二電晶體Q2之基極。該第二電晶體Q2之射極接地，且其基極接收該第一分壓單元11提供之電壓，因此該第二電晶體Q2之集極與射極之間導通，讓該電源輸入端Vin輸入之電流能流經該第一電阻R1以及該第二電晶體Q2之集極與射極後接地，以形成電流迴路。

因為該第一電阻R1有電流流經，使該第一電阻R1之兩端具有跨壓，讓該第一電晶體Q1之源極與閘極之間具有壓差，因而使該第一電晶體Q1之源極與汲極之間導通，使該電源輸入端Vin提供之電能透過該第一電晶體Q1傳導至該電源輸出端Vout，以供給電能致一連接於該電源輸出端Vout之負載20。

請參閱圖2所示，當突波產生時，該電源輸入端Vin之電壓會突然拉高，因而超過該第二齊納二極體ZD2之崩潰電壓，使該第二齊納二極體ZD2崩潰而導通。該第二分壓單元12將該第二齊納二極體ZD2之陽極電壓分壓後提供至該第三電晶體Q3之基極。該第三電晶體Q3之射極接地，且其基極接收該第二分壓單元12提供之電壓，因此該第三電晶體Q3之集極與射極之間導通，使該第二電晶體Q2之基極透過該第三電晶體Q3之集極與射極連接至該接地端GND。

因為該第二電晶體Q2之基極接地，且其射極接地，使得該第二電晶體Q2之集極與射極之間不導通。而該電源輸入端Vin輸入之電流也就不能流經該第一電阻R1以及該第二電晶體Q2之集極與射極後接地，無法形成電流迴路。該第一電阻R1並未有電流流經，也就不會有跨壓產生。因此該第一電晶體Q1之源極與閘極之間也就不具有壓差，故該第一電晶體Q1之源極與汲極之間不導通。該電源輸入端Vin提供之電也就不能透過該第一電晶體Q1傳導至該電源輸出端Vout，因而達到當突波產生時保護該負載20不受突波損壞之功能。

本發明突波保護裝置不僅能於突波產生時，達到保護負載20不受突波損壞之功能，且當突波產生時，係藉由該第二齊納二極體ZD2的導通，進一步控制該第一電晶體Q1之汲極與源極之間不導通，使由該該電源輸入端Vin進入的突波無法傳遞至該電源輸出端Vout，以確保該負載20不會受到該突波損壞。故本發明無須設置有需要承受大電壓的突波保護單元，藉由設置該第二齊納二極體ZD2來判斷突波的產生與否，並進一步控制是否供電至負載20，僅由幾個簡單的電子元件達到突波保護之功能，故確能有效的降低製作成本。

進一步而言，該第一分壓單元11係由一第二電阻R2及一電三電阻R3串聯所構成，該第二電阻R2與該第三電阻R3之串聯接點係連接至該第二電晶體Q2之基極，該第二電阻R2係連接於該第一齊納二極體ZD1之陽極與該第二電晶體Q2之基極之間，而該第三電阻R3係連接於該第二電晶體Q2之基極與該接地端GND之間。

該第二分壓單元12係由一第四電阻R4及一電五電阻R5串聯所構成，該第四電阻R4與該第五電阻R5之串聯接點係連接至該第三電晶體Q3之基極，該第四電阻R4係連接於該第二齊納二極體ZD2之陽極與該第三電晶體Q3之基極之間，而該第五電阻R5係連接於該第三電晶體Q3之基極與該接地端GND之間。

以上所述僅是本發明的較佳實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。

10‧‧‧突波保護裝置
11‧‧‧第一分壓單元
12‧‧‧第二分壓單元
30‧‧‧突波保護裝置
31‧‧‧正輸出端
32‧‧‧負輸出端
33‧‧‧突波保護單元
40‧‧‧LED裝置

圖1係本發明較佳實施例之電路及正常使用時之電流流向示意圖。 圖2係本發明較佳實施例之電路及突波產生時之電流流向示意圖。 圖3係現有突波保護裝置之電路及正常使用時之電流流向示意圖。 圖4係現有突波保護裝置之電路及突波產生時之電流流向示意圖。

10‧‧‧突波保護裝置

11‧‧‧第一分壓單元

12‧‧‧第二分壓單元

Claims (3)

1. 一種突波保護裝置，係包含有： 一整流二極體，其陽極係連接至一電源輸入端； 一第一齊納二極體，其陰極係連接至該整流二極體之陰極； 一第二齊納二極體，其陰極係連接至該整流二極體之陰極； 一第一電晶體，係具有一汲極、一閘極及一源極，該汲極係連接至一電源輸出端，該源極係連接至該整流二極體之陰極； 一第一電阻，係連接於該第一電晶體之閘極與源極之間； 一第二電晶體，係具有一集極、一基極及一射極，其集極係連接至該第一電晶體之閘極，其射極連接至一接地端； 一第三電晶體，係具有一集極、一基極及一射極，其集極連接至該第二電晶體之基極，其射極連接至該接地端； 一第一分壓單元，係連接於該第一齊納二極體之陽極與該接地端之間，並將該第一齊納二極體之陽極電壓進行分壓後輸出至該第二電晶體之基極； 一第二分壓單元，係連接於該第二齊納二極體之陽極與該接地端之間，並將該第二齊納二極體之陽極電壓進行分壓後輸出至該第三電晶體之基極； 其中該第一齊納二極體之崩潰電壓係小於該第二齊納二極體之崩潰電壓。
2. 如請求項1所述之突波保護裝置，其中該第一分壓單元係包含有： 一第二電阻，係連接於該第一齊納二極體之陽極與該第二電晶體之基極之間； 一第三電阻，係連接於該第二電晶體之基極與該接地端之間。
3. 如請求項1或2所述之突波保護裝置，其中該第二分壓單元係包含有： 一第四電阻，係連接於該第二齊納二極體之陽極與該第三電晶體之基極之間； 一第五電阻，係連接於該第三電晶體之基極與該接地端之間。