TWI528176B - 電腦系統及伺服器主板的驗證方法 - Google Patents
電腦系統及伺服器主板的驗證方法 Download PDFInfo
- Publication number
- TWI528176B TWI528176B TW102137172A TW102137172A TWI528176B TW I528176 B TWI528176 B TW I528176B TW 102137172 A TW102137172 A TW 102137172A TW 102137172 A TW102137172 A TW 102137172A TW I528176 B TWI528176 B TW I528176B
- Authority
- TW
- Taiwan
- Prior art keywords
- server
- verification
- verification device
- slot
- slots
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
本案是有關於一種電子系統及驗證方法。特別是一種包括伺服器主板的電腦系統及伺服器主板的驗證方法。
隨著電子科技的快速進展,各種型態的電腦系統已被廣泛地應用在人們的生活當中,如個人電腦或伺服器等。
在伺服器系統中,通常具有一底板(chassis)。底板上可設置有複數個插槽,用以插置伺服器主板。一般而言,每一插槽支援特定型態及特定規格的伺服器主板。舉例而言,一插槽可能僅支援作為儲存空間的伺服器主板,另一插槽可能僅支援四分之一板寬(quarter-width)的伺服器主板。若插槽插入其不支援的伺服器主機,則可能造成伺服器系統的錯誤或不穩定。
是以,一種伺服器主板的驗證方法當被提出。
本發明的一態樣為一種伺服器主板的驗證方法。
根據本發明一實施例,伺服器主板的驗證方法應用於一電腦系統。該電腦系統包括一控制器、一驗證裝置以及一底板。該底板包括複數個插槽。該驗證方法包括:透過該驗證裝置,接收該控制器所提供的該底板的一支援設置;透過該驗證裝置,根據該底板的該支援設置,提供一組比對參數至插置於該些插槽中的一者上的一伺服器主板;透過該伺服器主板,根據該組比對參數,計算一驗證參數,並回傳該驗證參數至該驗證裝置;以及透過該驗證裝置,根據該驗證參數,判斷插置該伺服器主板的插槽是否支援該伺服器主板。
本發明的另一態樣為一種電腦系統。該電腦系統
包括一控制器、一驗證裝置以及一底板。該底板包括複數個插槽。該控制器用以提供該底板的一支援設置。該驗證裝置電性連接該底板與該控制器。該驗證裝置用以接收該控制器所提供的該底板的該支援設置,並用以根據該底板的該支援設置,提供一組比對參數至插置於該些插槽中的一者上的一伺服器主板。該伺服器主板用以根據該組比對參數,計算一驗證參數,並回傳該驗證參數至該驗證裝置。
該驗證裝置更用以根據該驗證參數,判斷插置該伺服器主板的插槽是否支援該伺服器主板。
綜上所述,透過應用上述一實施例,可實現一種
電腦系統。透過此電腦系統,驗證裝置可驗證底板上的插槽是否支援插槽所插置的伺服器主板,以避免伺服器主板
錯誤地插置於插槽上,造成電腦系統的錯誤或不穩定。
100‧‧‧電腦系統
102‧‧‧控制器
104‧‧‧中介板
106‧‧‧底板
110‧‧‧驗證裝置
200‧‧‧驗證方法
T1‧‧‧對照表
S0-S7‧‧‧插槽
B0-B7‧‧‧伺服器主板
U1-U7‧‧‧步驟
第1圖為根據本發明一實施例所繪示的電腦系統的示意圖;第2圖為根據本發明一實施例所繪示的驗證方法的流程圖;以及第3圖為根據本發明一實施例所繪示的對照表的示意圖。
以下將以圖式及詳細敘述清楚說明本揭示內容之精神,任何所屬技術領域中具有通常知識者在瞭解本揭示內容之較佳實施例後,當可由本揭示內容所教示之技術,加以改變及修飾,其並不脫離本揭示內容之精神與範圍。
關於本文中所使用之用詞(terms),除有特別註明外,通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論,以提供本領域技術人員在有關本揭露之描述上額外的引導。
關於本文中所使用之『包含』、『包括』、『具有』、『含有』等等,均為開放性的用語,即意指包含但不限於。
關於本文中所使用之『電性連接』或『耦接』,可
指二或多個元件相互直接作實體或電性接觸,或是相互間接作實體或電性接觸,而『電性連接』或『耦接』還可指二或多個元件相互操作或動作。
本發明的一實施態樣為一種電腦系統,為使敘述
清楚,以下段落將以伺服器系統為例進行說明,然而本發明不以此為限。
第1圖為根據本發明一實施例所繪示的電腦系統
100的示意圖。在本實施例中,電腦系統100可包括一控制器102、一中介板104、一驗證裝置110以及一底板106。
在本實施例中,控制器102透過中介板104電性連接驗證裝置110。驗證裝置110電性連接底板106。在本實施例中,控制器102與中介板104之間可藉由移位匯流排(shifty bus)電性連接。中介板104與驗證裝置110之間可藉由移位匯流排電性連接。驗證裝置110與底板106之間可藉由移位匯流排電性連接。
在本實施例中,底板106可包括複數個插槽(例如
是插槽S0-S7)。每一此些插槽用以插置電腦系統100的一伺服器主板(例如是伺服器主板B0-B7)。每一此些插槽可支援特定型態及特定格式的伺服器主板。
為使敘述清楚,在以下段落中,將以包括8個插
槽(插槽S0-S7)的底板106為例進行說明,然而插槽的數量可根據實際情況改變,本發明不以此為限。另一方面,在以下敘述中,將以8個伺服器主板(伺服器主板B0-B7)分別插置於插槽S0-S7的狀態為例進行說明,然而在實際上,
插置於插槽S0-S7上的伺服器主板之數量可根據實際情況改變,本發明亦不以此為限。再者,當注意到,上述各元件間的連接關係亦不以上述實施例所揭露的為限,凡足以令電腦系統100實現下述技術內容的連接關係皆可運用於本發明。
在本實施例中,控制器102可為底板管理控制器
(chassis management controller,CMC)。舉例而言,系統控制器102可由中央處理器、微處理器等計算裝置實現。另一方面,中介板104可由可程式邏輯裝置(programmable logic device,PLD)、複雜可程式邏輯裝置(complex programmable logic device,CPLD)、現場可程式化閘陣列(field-programmable gate array,FPGA)等邏輯裝置實現。
驗證裝置110可為一用以分別電性連接底板106上的插槽S0-S7的轉接卡。舉例而言,驗證裝置110可由可程式邏輯裝置(programmable logic device,PLD)、複雜可程式邏輯裝置(complex programmable logic device,CPLD)、現場可程式化閘陣列(field-programmable gate array,FPGA)等邏輯裝置實現。
在本實施例中,控制器102可用以透過中介板
104,提供底板106的支援設置至驗證裝置110。此處底板106的支援設置意指底板106的插槽S0-S7所支援的伺服器主板型態以及伺服器主板規格。
中介板104用以作為一介面,以傳送控制器102
與驗證裝置110之間的資料。在一些實施例中,中介板104
可省略。
驗證裝置110用以接收底板106的支援設置,並
用以根據底板106的支援設置,與插置於插槽S0-S7上的伺服器主板B0-B7交換驗證資料,以驗證插槽S0-S7是否支援插槽S0-S7上的伺服器主板B0-B7。
在一實施例中,驗證裝置110可根據底板106的
支援設置,分別提供對應於插槽S0-S7的複數組比較參數至插槽S0-S7上的伺服器主板B0-B7。每一伺服器主板B0-B7在接收到對應於其所插置的插槽的一組比較參數後,可將接收的該組比較參數代入一預設邏輯運算式,以計算一驗證參數。而後,伺服器主板B0-B7可分別將驗證參數回傳至驗證裝置110,以令驗證裝置110分別根據此些驗證參數判斷插槽S0-S7是否支援伺服器主板B0-B7。
舉例而言,驗證裝置110可根據底板106的支援
設置,提供對應於插槽S2的一組比較參數至插槽S2上的伺服器主板B2。在接收到此組比較參數後,伺服器主板B2根據此組比較參數計算驗證參數,並將驗證參數回傳至驗證裝置110。如此一來,驗證裝置110即可根據驗證參數判斷插槽S2是否支援伺服器主板B2,並進行相應的控制(例如回報正確訊息或錯誤訊號)。
透過如此的設置,可避免插槽S0-S7不支援的伺
服器主板錯誤地插置於插槽S0-S7上,造成電腦系統100的錯誤或不穩定。
以下將透過描述一驗證方法以進一步描述本案具
體細節。驗證方法可應用於相同或相似於第1圖中的電腦系統100,而為使敘述簡單,以下將根據本發明一實施例,以第1圖中的電腦系統100為例進行對更新方法敘述,然本發明不以此應用為限。
另外,應瞭解到,在本實施方式中所提及的更新
方法的步驟,除特別敘明其順序者外,均可依實際需要調整其前後順序,甚至可同時或部分同時執行。
同時參照第1、2圖,其中第2圖為根據本發明一
實施例所繪示電腦系統的驗證方法200的流程圖。更新方法200可包括以下步驟。
在步驟U1中,於電腦系統100啟動後,控制器
102透過中介板104傳送底板106的支援設置至驗證裝置110。驗證裝置110接收來自控制器102的底板106的支援設置。
在步驟U2中,驗證裝置110可判斷插槽S0-S7中
的任一者是否被伺服器主板B0-B7中的一對應伺服器主板所插置。若是,則進行步驟U3:若否,則重覆進行步驟U2。
在步驟U3中,於插槽S0-S7中的一者被該對應伺
服器主板所插置的情況下,驗證裝置110可判斷是插槽S0-S7中的哪一者被該對應伺服器主板所插置,並根據底板106的支援設置,提供對應於此一插槽的一組比較參數至該對應伺服器主板。
在步驟U4中,該對應伺服器主板可根據其所接收
的比較參數,計算驗證參數,並回傳驗證參數至驗證裝置
110。
在步驟U5中,驗證裝置110可接收該對應伺服器
主板所回傳的驗證參數,並根據接收的驗證參數,判斷插置該對應伺服器主板的插槽是否支援該對應伺服器主板。
若是,則進行步驟U6。若否,則進行步驟U7。
在步驟U6中,在插置該對應伺服器主板的插槽支
援該對應伺服器主板的情況下,驗證裝置110回報正確訊息。電腦系統100正常啟動控制器102與該對應伺服器主板間的資料傳輸。例如,電腦系統100可正常啟動控制器102與該對應伺服器主板間匯流排(例如是移位匯流排)。
在步驟U7中,在插置該對應伺服器主板的插槽不
支援該對應伺服器主板的情況下,驗證裝置110回報錯誤訊息。此時,電腦系統100不啟動控制器102與該對應伺服器主板間的資料傳輸。例如,電腦系統100不啟動控制器102與該對應伺服器主板間移位匯流排。
透過上述的設置,驗證裝置104可驗證底板106
上的插槽S0-S7是否支援插槽S0-S7所插置的伺服器主板B0-B7,並自動決定是否啟動控制器102與伺服器主板B0-B7之間的資料傳輸,以避免伺服器主板B0-B7錯誤地插置於插槽S0-S7上,造成電腦系統100的錯誤或不穩定。
此外,相較於以控制器102進行驗證機制,在本
案中,透過驗證裝置110進行驗證,可使驗證過程更加快速(因驗證裝置110係由可程式邏輯裝置(programmable logic device,PLD)、複雜可程式邏輯裝置(complex
programmable logic device,CPLD)、現場可程式化閘陣列(field-programmable gate array,FPGA)等硬體邏輯裝置實現。且因為傳輸距離較短,少一段移位匯流排的傳輸時間),並可避免加重控制器102的軟體運算負擔。
在以下的段落中,將提供關於上述驗證方法200
更具體的實施細節,然而本案不以此為限。
根據本發明一實施例,驗證裝置110可更用以儲
存一對照表T1(如第3圖所示)。對照表T1包括底板106上每一槽位S0-S7所對應的驗證數值。於上述步驟U5中,驗證裝置110可接收來自該對應伺服器主板的驗證參數,並比對接收的驗證參數是否符合對照表T1中該對應伺服器主板所插入的槽位對應的驗證數值,以判斷該對應伺服器主板所插入的槽位是否支援該對應伺服器主板。
舉例而言,在該對應伺服器主板所插入的槽位為
槽位S2的情況下,若該對應伺服器主板所回傳的驗證參數為數值0010,則槽位S2支援該對應伺服器主板。
當注意到,第3圖中所示的對照表T1僅為例示,
實際上插槽的數量以及驗證數值皆不以上述實施例為限。
此外,於步驟U1中,控制器102亦可透過中介板
104傳送對照表T1至驗證裝置110。驗證裝置110接收來自控制器102的對照表T1,並將其存入內部儲存空間(未繪示)。
當注意到,在本實施態樣中,部份實施細節可參
照前一實施態樣,在此不贅述。
雖然本案已以實施例揭露如上,然其並非用以限定本案,任何熟習此技藝者,在不脫離本案之精神和範圍內,當可作各種之更動與潤飾,因此本案之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧驗證方法
U1-U7‧‧‧步驟
Claims (10)
- 一種伺服器主板的驗證方法,應用於一電腦系統,該電腦系統包括一控制器、一驗證裝置以及一底板,該底板包括複數個插槽,該驗證方法包括:透過該驗證裝置,接收該控制器所提供的該底板的一支援設置;透過該驗證裝置,根據該底板的該支援設置,提供一組比對參數至插置於該些插槽中的一者上的一伺服器主板;透過該伺服器主板,根據該組比對參數,計算一驗證參數,並回傳該驗證參數至該驗證裝置;以及透過該驗證裝置,根據該驗證參數,判斷插置該伺服器主板的插槽是否支援該伺服器主板。
- 如請求項1所述的驗證方法,更包括:在插置該伺服器主板的插槽不支援該伺服器主板的情況下,不啟動該控制器與該伺服器主板間的資料傳輸。
- 如請求項1所述的驗證方法,更包括:在插置該伺服器主板的插槽支援該伺服器主板的情況下,啟動該控制器與該伺服器主板間的資料傳輸。
- 如請求項1所述的驗證方法, 其中提供該組比對參數至插置於該些插槽中的該者上的該伺服器主板的步驟更包括:透過該驗證裝置,判斷該些插槽中的該者是否被該伺服器主板所插置;以及在該些插槽中的該者被該伺服器主板所插置的情況下,透過該驗證裝置,根據該底板支援設置,提供該組比對參數至插置於該些插槽中的該者上的該伺服器主板。
- 如請求項1所述的驗證方法,其中該組比對參數係對應於插置該伺服器主板的插槽。
- 一種電腦系統,包括:一底板,包括複數個插槽;一控制器,用以提供該底板的一支援設置;以及一驗證裝置,電性連接該底板與該控制器,該驗證裝置用以接收該控制器所提供的該底板的該支援設置,並用以根據該底板的該支援設置,提供一組比對參數至插置於該些插槽中的一者上的一伺服器主板;其中該伺服器主板用以根據該組比對參數,計算一驗證參數,並回傳該驗證參數至該驗證裝置,該驗證裝置更用以根據該驗證參數,判斷插置該伺服器主板的插槽是否支援該伺服器主板。
- 如請求項6所述的電腦系統,其中該驗證裝置更用以在插置該伺服器主板的插槽不支援該伺服器主板的情況下,不啟動該控制器與該伺服器主板間的資料傳輸。
- 如請求項6所述的電腦系統,其中該驗證裝置更用以在插置該伺服器主板的插槽支援該伺服器主板的情況下,啟動該控制器與該伺服器主板間的資料傳輸。
- 如請求項6所述的電腦系統,其中該驗證裝置更用以判斷該些插槽中的該者是否被該伺服器主板所插置,並在該些插槽中的該者被該伺服器主板所插置的情況下,透過該驗證裝置,根據該底板支援設置,提供該組比對參數至插置於該些插槽中的該者上的該伺服器主板。
- 如請求項6所述的電腦系統,其中該組比對參數係對應於插置該伺服器主板的插槽。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102137172A TWI528176B (zh) | 2013-10-15 | 2013-10-15 | 電腦系統及伺服器主板的驗證方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102137172A TWI528176B (zh) | 2013-10-15 | 2013-10-15 | 電腦系統及伺服器主板的驗證方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201514687A TW201514687A (zh) | 2015-04-16 |
TWI528176B true TWI528176B (zh) | 2016-04-01 |
Family
ID=53437603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102137172A TWI528176B (zh) | 2013-10-15 | 2013-10-15 | 電腦系統及伺服器主板的驗證方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI528176B (zh) |
-
2013
- 2013-10-15 TW TW102137172A patent/TWI528176B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201514687A (zh) | 2015-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10387345B2 (en) | USB port controller with automatic transmit retries and receive acknowledgements | |
US11030142B2 (en) | Method, apparatus and system for dynamic control of clock signaling on a bus | |
US9032107B2 (en) | USB key and a method for communication between the USB key and a terminal | |
CN106371954B (zh) | 基于10位从机地址的i2c总线验证的方法及系统 | |
US10223318B2 (en) | Hot plugging peripheral connected interface express (PCIe) cards | |
US20160188216A1 (en) | Hard Disk and Management Method | |
CN111767241B (zh) | 一种PCIe注错测试方法、装置以及存储介质 | |
US20180293196A1 (en) | System, Apparatus And Method For Link Training For A Multi-Drop Interconnect | |
CN109660391B (zh) | 一种池化服务器系统固件升级方法、系统及相关装置 | |
CN105068955B (zh) | 一种局部总线结构及数据交互方法 | |
US7389196B2 (en) | Method and system for validating PCI/PCI-X adapters | |
US10127343B2 (en) | Circuit design layout in multiple synchronous representations | |
CN102681525B (zh) | 一种转换控制器的验证方法及系统 | |
WO2018099255A1 (zh) | 一种传输模式配置方法、装置及系统、计算机存储介质 | |
WO2019105335A1 (zh) | 存储设备及存储设备的元件管理方法 | |
TWI528176B (zh) | 電腦系統及伺服器主板的驗證方法 | |
EP3809273A1 (en) | System, apparatus and method for peer-to-peer communication on a multi-drop interconnect | |
US20180145869A1 (en) | Debugging method of switches | |
CN111104348B (zh) | PCIe初始化流程的仿真方法、装置及相关设备 | |
US7168029B2 (en) | Method for testing a universal serial bus host controller | |
CN104572360A (zh) | 电脑系统及服务器主板的验证方法 | |
US20070005819A1 (en) | Apparatus and method to guarantee unique connection tags across resets in a connection protocol | |
CN113138951A (zh) | 一种通过sgpio共接多种设备的方法、系统及介质 | |
CN107783862B (zh) | 一种基于pca9555的8路服务器主从bmc复位控制方法 | |
US20190163243A1 (en) | Blade server |