TWI517089B - 色彩緩衝器快取技術 - Google Patents

色彩緩衝器快取技術 Download PDF

Info

Publication number
TWI517089B
TWI517089B TW102144585A TW102144585A TWI517089B TW I517089 B TWI517089 B TW I517089B TW 102144585 A TW102144585 A TW 102144585A TW 102144585 A TW102144585 A TW 102144585A TW I517089 B TWI517089 B TW I517089B
Authority
TW
Taiwan
Prior art keywords
triangle
cache
brick
cache line
pixel
Prior art date
Application number
TW102144585A
Other languages
English (en)
Other versions
TW201435797A (zh
Inventor
穆勒 托瑪斯G 亞肯尼
吉姆K 尼爾森
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201435797A publication Critical patent/TW201435797A/zh
Application granted granted Critical
Publication of TWI517089B publication Critical patent/TWI517089B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/005General purpose rendering architectures

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Generation (AREA)

Description

色彩緩衝器快取技術
本發明係有關於電腦之圖形處理,且特別是有關一色彩快取中之快取資料。
發明背景
為了增加對於圖形處理單元(GPU)之性能,記憶體帶寬減少技術被採用。用以減少帶寬需要的一方式是進行緩衝器壓縮。一圖形系統可使用其中像素之色彩被抽取的一色彩緩衝器以及其中各像素之深度被儲存的一深度緩衝器。在呈現形成時,這些緩衝器被讀取以及被寫入,並且通常相同像素對於兩個緩衝器被存取許多次。就能量消耗而論,這些讀取以及寫入存取是昂貴的並且可有利地被降低至可能的程度,尤其是對於限定的電源供應之使用者終端,例如,移動式裝置。
依據本發明之一實施例,係特地提出一種用於緩衝器快取之電腦執行方法,其包含下列步驟:決定一像素磚是否在被呈現的一個三角形之內部、外部或部份地外部;指示該像素磚是否在該三角形之內部、外部或部份地在外 部;以及使用該指示以實行一快取線替代策略。
10‧‧‧圖形處理器
40‧‧‧光柵化單元
42‧‧‧紋理結構及斷面處理單元
44‧‧‧深度比較及混和單元
46‧‧‧紋理結構快取
48‧‧‧深度緩衝器快取
50‧‧‧色彩緩衝器快取
52‧‧‧像素磚列表快取
54‧‧‧紋理結構解壓縮
56‧‧‧深度緩衝器編解碼器
58‧‧‧色彩緩衝器編解碼器
60‧‧‧記憶體分區
62-68‧‧‧動態隨機存取記憶體
20‧‧‧色彩緩衝器快取策略流程
22-32‧‧‧流程步驟
700‧‧‧系統
702‧‧‧平臺
705‧‧‧晶片組
710‧‧‧處理器
712‧‧‧記憶體
714‧‧‧儲存器
715‧‧‧圖形子系統
716‧‧‧應用
718‧‧‧無線電
720‧‧‧顯示器
722‧‧‧使用者介面
730‧‧‧內容服務裝置
740‧‧‧內容傳送裝置
750‧‧‧導航控制器
760‧‧‧網路
770‧‧‧操作系統
772‧‧‧I/F至處理器
780‧‧‧電池
790‧‧‧韌體
792‧‧‧韌體更新模組
800‧‧‧裝置
802‧‧‧外罩
804‧‧‧顯示器
806‧‧‧輸入/輸出裝置
808‧‧‧天線
812‧‧‧導航特點
一些實施例相關於下面的圖形被說明:圖1是一實施例之分解展示;圖2是對於一實施例之流程圖;圖3是依據一實施例之被呈現的三角形之展示;圖4是依據一實施例之近期最少地被使用的樹形為基礎之快取替代機構的展示;圖5是對於一實施例之系統展示;以及圖6是對於一實施例之前向正視圖。
較佳實施例之詳細說明
依據一些實施例,一色彩緩衝器快取可以一降低記憶體帶寬之方式被實行。於一實施例中這可藉由決定一被呈現之對應像素磚是否完全地在一三角形內部而被完成。如果是,則對應至這像素磚的該等快取線可被標記為“較不有用”。因被標記為較不有用之結果,於一實施例中,那些快取線可在其他快取線之前可被替代。因此,一色彩緩衝器快取被使用於與至少一個三角形邊緣重疊的那些像素磚。於一些實施例中,此一色彩緩衝器快取機構之使用可以是更有效率並且因此可降低記憶體帶寬。
緩衝器壓縮/解壓縮可被使用於三維(3D)圖形中,例如,遊戲、3D地圖以及場景、3D訊息,例如,動畫訊息、屏幕保護程序、人機介面(MMI)等等,但是不受此限定。因 此,該壓縮/解壓縮也可被採用於編碼其他型式的影像或圖形,例如,一維(1D)、二維(2D)或3D影像。
壓縮以及解壓縮一般是以像素之一區塊或一像素磚形式而整體地處理複數個像素。於一實施例中,一像素區塊具有MxN像素之尺度,其中M、N是具有附帶條件之整數,M以及N兩者是不同時為一。最好是,M=2m並且N=2n,其中m,n是零或具有附帶條件之整數,m以及n是不同時為零。於一般的實行例中,M=N並且此區塊實施例可以是4x4像素、8x8像素或16x16像素。
像素或"區塊元素"表示指的是在一區塊中之一元素或一區塊之被編碼表示。這區塊,依序地,對應至一影像、紋理結構或緩衝器之一部份。因此,一像素可以是一(1D、2D、3D)紋理結構之一紋理(紋理結構元件),一(1D或2D)影像之一像素或一3D影像之一體素(容積元件)。通常,一像素是以一相關的像素參數或性質數值或特點而具特徵。有些不同的獨特性質數值可被指定至像素,一般是取決於什麼樣的像素區塊正被處理。例如,該性質數值可以是被指定至該像素的一色彩數值。不同的色彩空間是可供用於表示像素色彩數值。一個色彩空間是所謂的紅色、綠色、藍色(RGB)色彩空間。一像素性質數值因此可以是一RGB色彩之一紅色數值、一綠色數值或一藍色數值。
一像素色彩也可以亮度以及色度成分形式被表示。於此一情況下,一轉換可被使用於轉換一RGB色彩數值成為一亮度數值,以及一般是,二個色度成分。亮度色 彩空間範例包含YUV、YCoCg以及YCrCb。一性質數值因此也可以是一亮度數值(Y)或一色度數值(U、V、Co、Cg、Cr、或Cb)。於一色彩緩衝器的壓縮/解壓縮像素區塊之情況中,像素之RGB色彩可被轉換成為亮度/色度色彩空間。這不僅解除RGB資料之相關性而導致改進的壓縮率,而且也允許對於亮度以及色度成分具有不同壓縮策略之可能性。因此,由於人的視覺系統是更易感受到亮度成分中之誤差,因此色度成分一般可比亮度成分更積極地被壓縮。
於圖1中,一圖形處理器10可包含一光柵化管線(其包含一光柵化單元40、一紋理結構以及斷面處理單元42)、以及一深度或Z比較以及混和單元44。於一些實施例中,這些單元各可全部或部分地利用軟體或硬體被實行。
紋理結構以及斷面處理單元42被耦合至一紋理結構快取46。該快取46接著經由紋理結構解壓縮模組54被耦合至一記憶體分區60。因此,被儲存在該快取中之紋理結構資訊可在該記憶體分區以及該快取之間被解壓縮。
深度比較以及混和單元44被耦合至一深度緩衝器快取48、一色彩緩衝器快取50以及一像素磚列表快取52。接著,該深度緩衝器快取48經由深度緩衝器編碼器/解碼器(編解碼器)56被耦合至該記憶體分區60。同樣地,該色彩緩衝器快取50經由該色彩緩衝器編碼器/解碼器(編解碼器)58而耦合該記憶體分區60。該記憶體分區60可被耦合至動態隨機存取記憶體(DRAM)62、64、66以及68,其可以是系統記憶體之部件。於一些實施例中,一聯合快取可被使用, 其包含紋理結構快取、深度緩衝器快取以及該色彩緩衝器快取。
於一些實施例中,一聯合編解碼器可能替代單元54、56、以及58。各種組態在Ström等人於圖形硬體(2008)之“聯合編解碼器結構中之浮動點緩衝器壓縮”一文中,進一步更詳細地被說明。
當三角形被光柵化時,一投射三角形之一邊界框盒可被辨認。接著像素磚(亦即,像素之矩形區域)可被暫留在邊界框盒內部。對於各像素磚,一像素磚測試決定該像素磚何處與該三角形重疊。對於熟習本技術者而言,其是容易地了解,該三角形可以許多不同方式被移動。為了使該三角形移動有效率,一像素磚測試被使用。僅重疊該三角形之像素磚需要進一步地處理。對於此些像素磚,各像素或取樣是相對於三角形被內部測試。於一些情況中,一邊界框盒不是需要的。於一些情況中,一投射三角形也不是需要的。
一測試可決定一像素磚是否完全地在一三角形內部。這測試結果可被使用於有效的深度緩衝器壓縮。
色彩緩衝器快取是對於重疊於至少一三角形邊緣的像素磚最有用。也就是說,那些完全地在一個三角形內部的像素磚將不與鄰近的三角形共用色彩緩衝器內容。例如,於圖3之展示,三角形A、B、以及C具有重疊於三角形邊緣而利用文字E被指示的像素磚,以及不重疊而利用文字I被指示的像素磚。對於一像素磚E,一三角形將接取像 素磚之深度以及色彩的內容之一子集,而其他的三角形(與該第一三角形共用一邊緣者)可接取相同像素磚之另一子集(與該第一三角形之子集分離)。對於像素磚I,僅一單獨三角形將接取那些像素磚之內容,並且因此,在對於對應的三角形之像素磚I的所有處理已被完成之後,它們已沒必要存在該快取中。
一般來說,像素磚I在快取中是較少被使用的,因為它們的內容不在三角形之間被共用。如果色彩緩衝器快取是足夠地大,則稍後被呈現的三角形,當然可重疊在先前完全地於一呈現的三角形內部之像素磚,並且因此即使是對於像素磚I,其也可以有記憶體帶寬節省。但是,這些節省時常更後些發生(就被呈現的三角形數量而論),其時常需要非常大的快取並且它們的影響是相對地小的。
如果對應的像素磚是完全地在三角形內部,則利用標記色彩快取中之快取線為“較不有用”,則效能可被達成。快取一般不考慮或替代一近期最少地被使用(LRU)序列中之快取線,或使用其他替代策略,例如,假性LRU、近期最少地被分配者(FIFO)、隨機等等。於一些實施例中,該快取首先可能不考慮或替代被標記為較不有用的快取線,並且接著依據一些其他替代策略而替代使用一近期最少地被使用的替代策略。
於一些實施例中,性能可被改進,因為對於具有三角形邊緣於它們中之像素磚,色彩快取是主要地所需的,並且因此,此等像素磚被給予一較高的優先序。此外,色 彩緩衝器快取內容之色彩壓縮將更時常施加於完全地在一個三角形內部之像素磚,並且一般,這些像素磚是較簡單壓縮,而進一步地降低於一些實施例中之記憶體帶寬消耗。
參看至圖2,用於一色彩緩衝器快取策略之一序列20可以硬體、軟體及/或韌體被實行。於軟體以及韌體實施例中,其可利用電腦執行指令被實行,該等指令被儲存在一個或多個非暫態電腦可讀取媒體中,例如,一磁式、光學或半導體儲存媒體。此等儲存媒體範例可包含色彩緩衝器快取本身、動態隨機存取記憶體、或提及一些範例之相關的一處理器,例如,一圖形處理單元。
在菱形26,序列可開始於一檢查,其決定是否替代一所給予的快取線。如被指示於方塊28中,較不有用的快取線可首先被摒棄,並且如果更多的清除是需要的,如於菱形30中被決定,則近期最少被使用的快取線可能被摒棄,如被指示於方塊32中。其他快取替代策略也可被使用。
接著一所給予的快取線是否在一個三角形內部被決定,如被指示於菱形22中。於一實施例中,如果是,則該快取線被標記為“較不有用”,如被指示於方塊24中,否則其不被標記。同樣地,快取線可被標記為更常用到以替代被標記為較不有用。
於另一實施例中,關聯較不有用的像素磚之快取線可使用等效於一專用快取之儲存器的一單一電腦高速暫存記憶區被處理,並且對於屬於較不有用的像素磚之資料 則僅可儲存一條快取線或一限定的快取線數目。一旦電腦高速暫存記憶區中之資料處理被完成,則電腦高速暫存記憶區可重新被充填另一快取線,而不污染其他快取內容。這可防止在重疊的三角形之中的資料之重新使用,但是對於共用的三角形邊界,可使資料快取有效性最大化。
再於另一實施例中,其是使較不有用的資料與快取中的其他資料混合。快取替代策略因此接著將被調適。
藉由一近期最少地被使用或最不頻繁地被使用的替代策略,一較不有用的性質之倒反數值可被儲存在一快取線的年齡位元的一最高位元(或對於較少頻繁地被使用策略的計數器)中。在逐出時,這可擔保關聯較不有用的像素磚之所有快取線將以相同組集中之其他快取線被替代。
另一選擇是使用一位元作為一較不有用的位元。例如如果對於一計數器有四位元,則1111可指示較不有用的位元,而該計數器接著必須被箝制於1110(因為1111被使用於其他用途,其接著是利用那些四個位元被表示之最高數目)。
隨著一樹形為基礎之假性近期最少地被使用策略,近期最少地被使用位元可在每個近期最少地被使用位元被增加一較不有用的位元,其如果被設定,則將禁止在近期最少地被使用的位元之間的切換,直至一較不有用的快取線被逐出為止。如於圖4之展示,當一組中的快取線零以及三具有被設定之較不有用位元時,如利用它們左方暗 色邊緣被指示,並且當該線被讀取進入快取中時則被設定。在該樹形中之假性近期最少地被使用的指示器因此不被允許切換方向(如利用該等線上之交叉線段被指示地)至快取線1以及2。例如,如果快取線零被逐出,這限制被移除。因此,較不有用位元之影響,是僅屬於較不有用的像素磚之資料參與近期最少地被使用的快取線替代策略。
對於一位元為基礎之假性近期最少地被使用策略,近期最多地被使用位元也於每個近期最多地被使用位元被增加一個較不有用位元。如果較不有用位元被設定,則對應之近期最多地被使用位元將不被允許被設定。為了維護在近期最多地被使用位元中之假性近期最少地被使用性質,當在所有近期最多地被使用位元以及所有較不有用位元之間的邏輯OR是1時,該近期最多地被使用的欄位被重設。
如果一複數個階層階系被使用,則存在關於不同的快取階層如何被處理之一些進一步的考慮。在此,二個快取階層被假設,但是此等概念可容易地被延伸至更多階層。
對於快取分配,於一實施例中,可分配較不有用的資料至第一階層(L1)快取,並且不分配至第二階層(L2)快取。這可防止以被預期將比其他資料較不頻繁地被存取的資料之L2快取污染。
對於較不有用的資料自L1快取被逐出,一選擇是根本不將該資料回寫至L2快取一如果需要的話,則將該資 料回寫至較低的階層快取或DRAM一再次地限制L2快取污染。另一選擇是將較不有用的資料回寫至L2快取,但是對應的近期最少地被使用策略(或其他快取替代策略)位元已被設定。
圖5展示系統700之一實施例。於實施例中系統700可以是一媒體系統,雖然系統700是不受限定於本文脈絡。例如,系統700可被併入一個人電腦(PC)、膝上型電腦、超級膝上型電腦、平板電腦、觸控墊、輕便型電腦、手持電腦、掌上型電腦、個人數位助理(PDA)、行動電話、組合行動電話/PDA、電視、智慧型裝置(例如,智慧型手機、智慧型平板電腦或智慧型電視)、移動網際網路裝置(MID)、通聯裝置、資料通訊裝置、以及其它者。
於實施例中,系統700包含被耦合至一顯示器720的平臺702。平臺702可接收來自一內容裝置(例如,內容服務裝置730或內容傳送裝置740或其他相似內容來源)之內容。一導航控制器750包括一個或多個導航特點,其可被使用以互動於,例如,平臺702及/或顯示器720。這些構件之各者將在下面更詳細地被說明。
於實施例中,平臺702可包含一晶片組705、處理器710、記憶體712、儲存器714、圖形子系統715、應用716及/或無線電718之任何組合。晶片組705可提供在處理器710、記憶體712、儲存器714、圖形子系統715、應用716及/或無線電718之間的互聯通訊。例如,晶片組705可包含可提供與儲存器714之互聯通訊的一儲存轉接器(未被展示於 圖形中)。
處理器710可被實行如一複雜指令集電腦(CISC)或簡化指令集電腦(RISC)處理器,x86指令集相容處理器、多核心、或任何其他微處理器或中央處理單元(CPU)。於實行例中,處理器710可以是雙核心處理器、雙核心移動式處理器、以及其它者。該處理器可與記憶體712一起實行圖3之序列。
記憶體712可被實行如一依電性記憶體裝置,例如,但是不受限定於,一隨機存取記憶體(RAM)、動態隨機存取記憶體(DRAM)、或靜態RAM(SRAM)。
儲存器714可被實行如一非依電性儲存裝置,例如,但是不受限定於,一磁碟驅動器、光碟驅動器、卡帶驅動器、一內部儲存裝置、一附帶儲存裝置、快閃記憶體、電池支援SDRAM(同步DRAM)、及/或一網路可接取儲存裝置。於各種實行例中,例如,當複數個硬碟驅動器被包含時,儲存器714可包含增加對於貴重數位媒體之儲存性能提高保護之技術。
圖形子系統715可進行用以顯示,例如,靜態或視訊之影像的處理。。圖形子系統715可以是,例如,一圖形處理單元(GPU)或一視訊處理單元(VPU)。一類比或數位介面可被使用以通訊地耦合圖形子系統715以及顯示器720。例如,該介面可以是高清晰度多媒體介面、顯示埠、無線HDMI、及/或無線HD遵循技術之任何一者。圖形子系統715可被整合進入處理器710或晶片組705中。圖形子系統715可 以是通訊地被耦合至晶片組705之一獨立卡。
於此處被說明之圖形及/或視訊處理技術可以各種硬體結構被實行。例如,圖形及/或視訊性能可被整合在一晶片組之內。另外地,一離散圖形及/或視訊處理器也可被使用。如仍然另一實行例,圖形及/或視訊功能可利用包含多核心處理器的一般用途處理器被實行。於進一步的實施例中,該等功能可被實行於消費者電子裝置中。
無線電718可包含能夠使用各種適當的無線通訊技術發送以及接收信號之一個或多個無線電。此等技術可包含跨越一個或多個無線網路之通訊。無線網路之範例包含(但是不受限定於)無線局域性網路(WLAN)、無線個人區域網路(WPAN)、無線都會區域網路(WMAN)、行動電話網路、以及衛星網路。於跨越此等網路之通訊中,無線電718可依據任何版本之一個或多個可應用標準而操作。
於實施例中,顯示器720可包含任何電視型式之監視器或顯示器。顯示器720可包含,例如,一電腦顯示屏幕、觸控螢幕顯示器、視訊監視器、類似電視之裝置、及/或電視。顯示器720可以是數位及/或類比式。於實施例中,顯示器720可以是一全像顯示器。同時,顯示器720也可以是可接收一視覺投射之一穿透性表面。此等投射可傳送各種形式的資訊、影像、及/或物件。例如,此等投射可以是用於一移動增強實境(MAR)應用之一視覺重疊。在一個或多個軟體應用716的控制之下,平臺702可能顯示使用者介面722於顯示器720上。
於實施例中,內容服務裝置730可以利用任何的國家、國際及/或獨立服務機構被主持,並且因此可以,例如,經由網際網路而接取至平臺702。內容服務裝置730可被耦合至平臺702及/或至顯示器720。平臺702及/或內容服務裝置730可被耦合至一網路760,以通訊(例如,傳送及/或接收)媒體資訊至以及自網路760。內容傳送裝置740也可被耦合至平臺702及/或至顯示器720。
於實施例中,內容服務裝置730可包含一有線電視盒、個人電腦、網路、電話、網際網路致能裝置或能夠傳送數位資訊及/或內容之構件、以及可經由網路760或直接地,在內容提供者以及平臺702以及/顯示器720之間單向地或雙向地通訊內容之任何其他相似裝置。將了解地,該內容可經由網路760單向地及/或雙向地被通訊至以及自系統700中之構件的任何一者以及一內容提供者。內容範例可包含任何媒體資訊,例如,包括視訊、音樂、醫學與遊戲資訊、以及其它者。
內容服務裝置730可接收內容,例如,包括媒體資訊、數位資訊之有線電視節目及/或其他內容。內容提供者範例可包含任何有線或衛星電視或無線電或網際網路之內容提供者。所提供的範例是不欲以任何方式限制本發明之實施例。
於實施例中,平臺702可自具有一個或多個導航特點之導航控制器750接收控制信號。例如,控制器750之導航特點可被使用以與使用者介面722互動。於實施例中, 導航控制器750可以是一指示裝置,其可以是一電腦硬體構件(明確地說,是一人類介面裝置),其允許一使用者輸入空間(例如,連續的以及多維度)資料進入一電腦中。許多系統,例如,圖形使用者介面(GUI),以及電視與監視器允許使用者使用實際手勢以控制以及提供至電腦或電視之資料。
控制器750之導航特點的移動可藉由被顯示在顯示器上之指針、游標、對焦環、或其他視覺指示器的移動而被複製在一顯示器(例如,顯示器720)上。例如,在軟體應用716控制之下,被安置於導航控制器750上之導航特點可被映製至,例如,被顯示在使用者介面722上之虛擬導航特點。於實施例中,控制器750可以不是一分離構件,而是可被整合進入平臺702及/或顯示器720中。但是,實施例是不受限定於此處所展示或所說明之元件或本文脈絡中。
於實施例中,例如,當被致動時,驅動器(未被展示於圖形中)可包含讓使用者能立即導通以及關閉平臺702之技術,類似於在啟始開機後之按鈕觸控的電視。當平臺被“關閉”時,程式邏輯也可允許平臺702湧送內容至媒體轉接器或其他內容服務裝置730或內容傳送裝置740。此外,晶片組705可包含,例如,對於(5.1)環繞音效音訊及/或高清晰度(7.1)環繞音效音訊之硬體及/或軟體支援。驅動器可包含供用於整合圖形平臺之一圖形驅動器。於實施例中,該圖形驅動器可包含一週邊構件互連(PCI)快速圖形卡。
於各種實施例中,任何被展示於系統700中之一個或多個構件可被整合。例如,平臺702以及內容服務裝置 730可被整合,或平臺702以及內容傳送裝置740可被整合,或,例如,平臺702、內容服務裝置730、以及內容傳送裝置740可被整合。於各種實施例中,平臺702以及顯示器720可以是一整合單元。顯示器720以及內容服務裝置730可被整合,或,例如,顯示器720以及內容傳送裝置740可被整合。這些範例並不欲限制本發明。
於各種實施例中,系統700可被實行如一無線系統、一有線系統、或二者之組合。當被實行如一無線系統時,系統700可包含適用於在一無線共享媒體上通訊之構件以及介面,例如,一個或多個天線、發送器、接收器、收發器、放大器、濾波器、控制邏輯、以及其它者。無線共享媒體之範例可包含一無線頻譜之部份,例如,RF頻譜以及其它者。當被實行如一有線系統時,系統700可包含適用於在有線通訊媒體上通訊之構件以及介面,例如,輸入/輸出(I/O)轉接器、連接I/O轉接器與一對應的有線通訊媒體之實體連接器、一網路介面卡(NIC)、碟盤控制器、視訊控制器、音訊控制器、以及其它者。有線通訊媒體範例可包含一電線、電纜線、金屬導線、印刷電路板(PCB)、基板、切換結構、半導體材料、雙絞線、同軸電纜,光纖、以及其它者。
平臺702可建立一個或多個邏輯或實體通道以通訊資訊。該資訊可包含媒體資訊以及控制資訊。媒體資訊可以是涉及表示對於一使用者之內容的任何資料。內容範例可包含,例如,來自下列者之資料,如聲音會話、視訊 會議、串流視訊、電子郵件(“email”)訊息、聲音郵件訊息、文數字符號、圖形、影像、視訊、文字以及其它者。來自一聲音會話之資料可以是,例如,語音資訊、靜音週期、背景噪音、舒適噪音、音調以及其它者。控制資訊可以涉及表示命令、指令或一自動化系統之控制字組之任何資料。例如,控制資訊可被使用以引導媒體資訊經由一系統,或指示一節點以一預定方式而處理該媒體資訊。。但是,該等實施例是不受限定於所展示或被說明於圖5中之元件或本文脈絡中。
如上所述,系統700可以變化的實體樣式或形式因素被實施。圖6解地展示於其中系統700可被實施之一小的形式因素裝置800之實行例。於實施例中,例如,裝置800可被實行如具有無線性能之一移動式電腦裝置。一移動式電腦裝置可涉及具有,例如,一處理系統以及一移動式電源或供應電源(例如,一個或多個電池)之任何裝置。
如上所述,移動式電腦裝置之範例可包含一個人電腦(PC)、膝上型電腦、超級膝上型電腦、平板電腦、觸控墊、輕便型電腦、手持電腦、掌上型電腦、個人數位助理(PDA)、行動電話、組合式行動電話/PDA、電視、智慧型裝置(例如,智慧型手機、智慧型平板電腦或智慧型電視)、移動式網際網路裝置(MID)、通聯裝置、資料通訊裝置、以及其它者。
移動式電腦裝置之範例也可包含被配置而將被一人員所穿戴之電腦,例如,一手腕式電腦、手指式電腦、 戒指式電腦、眼鏡式電腦、皮帶式電腦、臂帶式電腦、鞋式電腦、服裝式電腦、以及其他可穿戴式電腦。於實施例中,例如,一移動式電腦裝置可被實行如能夠執行電腦應用、以及聲音通訊及/或資料通訊之一智慧型手機。雖然一些實施例可藉由被實行如一智慧型手機之移動式電腦裝置的範例被說明,可了解地,其他實施例同樣也可使用其他無線移動電腦裝置被實行。該等實施例是不受限定於本文脈絡中。
於一些實施例中,處理器710可通訊於一攝影機722以及一全球定位系統感應器720。一記憶體712,被耦合至處理器710,可儲存用以實行被展示於圖2之軟體及/或韌體實施例中的序列之電腦可讀取指令。
如於圖6之展示,裝置800可包含一外罩802、一顯示器804、一輸入/輸出(I/O)裝置806、以及一天線808。裝置800也可包含導航特點812。顯示器804可包含用以顯示適用於一移動式電腦裝置的資訊之任何適當的顯示單元。I/O裝置806可包含用以輸入資訊進入一移動式電腦裝置之任何適當的I/O裝置。用於I/O裝置806之範例可包含一文數字鍵盤、一數字小鍵盤、一觸控墊、輸入鍵、按鈕、開關、搖桿切換器、麥克風、擴音機、聲音辨認裝置以及軟體、以及其它者。資訊也可經由麥克風被輸進入裝置800中。此等資訊可藉由一聲音辨認裝置被數位化。該等實施例是不受限定於本文脈絡中。
各種實施例可使用硬體元件、軟體元件、或其兩 者之組合被實行。硬體元件範例可包含處理器、微處理器、電路、電路元件(例如,電晶體、電阻器、電容器、電感器、以及其它者)、積體電路、特定應用積體電路(ASIC)、可程控邏輯裝置(PLD)、數位信號處理器(DSP)、場式可程控閘陣列(FPGA)、邏輯閘、暫存器、半導體裝置、晶片、微晶片、晶片組、以及其它者。軟體範例可包含軟體構件、程式、應用、電腦程式、應用程式、系統程式、機器程式、操作系統軟體、中介軟體、韌體、軟體模組、例行程式、子例行程式、函數、方法、步驟、軟體介面、應用程式介面(API)指令組、計算程式碼、電腦程式碼、程式碼段、電腦程式碼段、字組、數值、符號、或其任何組合。決定一實施例是否使用硬體元件及/或軟體元件被實行可依據任何數量的因素而變化,例如,所需的計算率、功率等級、耐熱性、處理週期預算、輸入資料率、輸出資料率、記憶體資源、資料匯流排速率以及其他設計或性能的限制。
此處說明之圖形處理技術可以各種硬體結構被實行。例如,圖形性能可被整合在一晶片組之內。另外地,一離散圖形處理器可被使用。如另一實施例,圖形功能可利用包含一多核心處理器之一般用途處理器被實行。
這整個說明文中提及的“一實施例”或“一個實施例”表示配合實施例被說明之一特定的特點、結構、或特性,是可被包含在本發明內所涵蓋之至少一實行例中。因此,詞組“一實施例”或“於一實施例中”之出現不必定得是關連相同實行例。進一步地,除了展示的特定實施例之外,該 等特定的特點、結構、或特性可以其他適當形成被制定,並且所有此等形式都可被涵蓋在本申請之申請專利範圍之內。
雖然本發明已經以有關之限定實施例數量被說明,那些熟習本技術者將明白,從該處可有許多的修改以及變化。附加申請專利範圍是意欲涵蓋所有落在這發明之真正精神及範疇內的此等修改以及變化。
20‧‧‧色彩緩衝器快取策略序列流程
22-32‧‧‧序列流程步驟

Claims (31)

  1. 一種用於緩衝器快取之電腦執行方法,其包含下列步驟:決定一像素磚是否在被呈現的一個三角形之內部、外部或部份地外部;指示該像素磚是否在該三角形之內部、外部或部份地外部;使用該指示來實行一快取線替代策略;以及僅將該磚係完全地在該三角形內部之該指示儲存於一第一階層快取。
  2. 如請求項1之方法,其包括標記完全地在該三角形內部之快取線的磚。
  3. 如請求項1之方法,其包括在其他快取線被替代之前,替代完全地在一個三角形內部的磚的快取線。
  4. 如請求項3之方法,其包括使用二個不同的第二快取替代策略來替代快取線。
  5. 如請求項4之方法,其包括基於快取線是否完全地在該三角形之內而替代該等快取線,以及接著應用一不同的快取線替代策略。
  6. 如請求項5之方法,其包括使用一近期最少使用的快取線替代策略或最不頻繁使用的快取線替代策略之一者作為該不同的快取線替代策略。
  7. 如請求項1之方法,其包括使用一較小容量的儲存器以 用於整個地在該三角形內的磚之中的快取線,以及一較大容量的儲存器以用於部份地重疊該三角形的磚中之的快取線。
  8. 如請求項5之方法,其包括使用一近期最少使用的快取替代策略,其對於每個近期最少使用的位元以一位元指示一磚是在該三角形內部。
  9. 如請求項5之方法,其包括使用一近期最常使用的快取替代策略,其對於每個近期最常使用的位元以一位元指示一磚是在三角形內部。
  10. 一種包括一個或多個非暫態電腦可讀取媒體之媒體,其儲存指令以進行一序列,該序列包含:決定一像素磚是否在被呈現的一個三角形之內部、外部或部份地外部;指示該像素磚是否在該三角形之內部、外部或部份地外部;使用該指示以實行一快取線替代策略;以及僅將該磚係完全地在該三角形內部之該指示儲存於一第一階層快取。
  11. 如請求項10之媒體,其進一步地儲存指令以進行該序列,該序列包括標記完全地在該三角形內部之快取線的磚。
  12. 如請求項10之媒體,其進一步地儲存指令以進行該序列,該序列包括在其他快取線被替代之前,替代完全地在一個三角形內部的磚的快取線。
  13. 如請求項12之媒體,其進一步地儲存指令以進行該序列,該序列包括使用二個不同的第二快取替代策略來替代快取線。
  14. 如請求項13之媒體,其進一步儲存指令以進行該序列,該序列包括基於快取線是否完全地在該三角形之內而替代該等快取線,以及接著應用一不同的快取線替代策略。
  15. 如請求項14之媒體,其進一步儲存指令以進行該序列,該序列包括使用一近期最少使用的快取線替代策略或最不頻繁使用的快取線替代策略之一者作為該不同的快取線替代策略。
  16. 如請求項10之媒體,其進一步儲存指令以進行該序列,該序列包括使用一較小容量的儲存器以用於整個地在該三角形內的磚之中的快取線,以及一較大容量的儲存器以用於部份地重疊該三角形的磚之中的快取線。
  17. 如請求項10之媒體,其進一步儲存指令以進行該序列,該序列包括僅將較不有用的磚之一指示儲存於一第一階層快取。
  18. 如請求項14之媒體,其進一步儲存指令以進行該序列,該序列包括使用一近期最少使用的快取替代策略,其對於每個近期最少使用的位元以一位元指示一磚是在該三角形內部。
  19. 如請求項14之媒體,其進一步儲存指令以進行該序列,該序列包括使用一近期最常使用的快取替代策略,其對 於每個近期最常使用的位元以一位元指示一磚是在一個三角形內部。
  20. 一種緩衝器快取設備,其包含:一處理器,其用以決定一像素磚是否在被呈現的一個三角形之內部、外部或部份地外部,指示該像素磚是否在該三角形之內部、外部或部份地外部,使用該指示以實行一快取線替代策略,以及僅將該磚係完全地在該三角形內部之該指示儲存於一第一階層快取;以及耦合至該處理器的一儲存器。
  21. 如請求項20之設備,該處理器用以標記完全地在該三角形內部之快取線的磚。
  22. 如請求項20之設備,該處理器用以在其他快取線被替代之前,替代完全地在一個三角形內部的磚的快取線。
  23. 如請求項22之設備,該處理器使用二個不同第二快取替代策略以替代快取線。
  24. 如請求項23之設備,該處理器基於它們是否完全地在該三角形之內而替代快取線以及接著應用一不同的快取線替代策略。
  25. 如請求項20之設備,該處理器用以使用一較小容量儲存器以供用於整個地在該三角形內之像素磚中的快取線以及一較大容量儲存器以供用於部份地重疊該三角形之像素磚中的快取線。
  26. 一種用於緩衝器快取之電腦執行方法,其包含下列步驟: 決定一像素磚是否在被呈現的一個三角形之內部;指示該像素磚是否在該三角形之內部;若使用一近期最少使用的快取替代策略,則對於每個近期最少使用的位元去使用一位元來指示一磚是在該三角形內部,或者,若使用一近期最常使用的快取替代策略,則對於每個近期最常使用的位元去使用一位元來指示一磚是在該三角形內部。
  27. 如請求項26之方法,其包括僅將較不有用的磚之一指示儲存於一第一階層快取。
  28. 一種包括一個或多個非暫態電腦可讀取媒體之媒體,其儲存指令以進行一序列,該序列包含:決定一像素磚是否在被呈現的一個三角形之內部;指示該像素磚是否在該三角形之內部;若使用一近期最少使用的快取替代策略,則對於每個近期最少使用的位元去使用一位元來指示一磚是在該三角形內部,或者,若使用一近期最常使用的快取替代策略,則對於每個近期最常使用的位元去使用一位元來指示一磚是在該三角形內部。
  29. 如請求項28之媒體,該序列包括僅將較不有用的磚之一指示儲存於一第一階層快取。
  30. 一種緩衝器快取設備,其包含:一處理器,其用以決定一像素磚是否在被呈現的一 個三角形之內部,指示該像素磚是否在該三角形之內部,若使用一近期最少使用的快取替代策略,則對於每個近期最少使用的位元去使用一位元來指示一磚是在該三角形內部,或者,若使用一近期最常使用的快取替代策略,則對於每個近期最常使用的位元去使用一位元來指示一磚是在該三角形內部。
  31. 如請求項30之設備,該處理器用以僅將較不有用的磚之一指示儲存於一第一階層快取。
TW102144585A 2012-12-19 2013-12-05 色彩緩衝器快取技術 TWI517089B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/719,358 US9336561B2 (en) 2012-12-19 2012-12-19 Color buffer caching

Publications (2)

Publication Number Publication Date
TW201435797A TW201435797A (zh) 2014-09-16
TWI517089B true TWI517089B (zh) 2016-01-11

Family

ID=50930351

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102144585A TWI517089B (zh) 2012-12-19 2013-12-05 色彩緩衝器快取技術

Country Status (3)

Country Link
US (1) US9336561B2 (zh)
TW (1) TWI517089B (zh)
WO (1) WO2014099352A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799091B2 (en) 2014-11-20 2017-10-24 Intel Corporation Apparatus and method for efficient frame-to-frame coherency exploitation for sort-last architectures
US9626733B2 (en) 2014-11-24 2017-04-18 Industrial Technology Research Institute Data-processing apparatus and operation method thereof
US10725782B2 (en) 2017-09-12 2020-07-28 Qualcomm Incorporated Providing variable interpretation of usefulness indicators for memory tables in processor-based systems
CN113298918B (zh) * 2020-02-24 2022-12-27 广东博智林机器人有限公司 一种重叠区域的异色显示方法及装置
CN112801855B (zh) * 2021-04-14 2021-07-20 南京芯瞳半导体技术有限公司 基于图元的渲染任务调度的方法、装置及存储介质
US20240236293A9 (en) * 2022-10-19 2024-07-11 Acer Incorporated Image processing method and virtual reality display system
WO2024129347A1 (en) * 2022-12-15 2024-06-20 Qualcomm Incorporated Processor-based system for allocating cache lines to a higher-level cache memory
US12093184B2 (en) 2022-12-15 2024-09-17 Qualcomm Incorporated Processor-based system for allocating cache lines to a higher-level cache memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608625B1 (en) 1998-10-14 2003-08-19 Hitachi, Ltd. Three dimensional graphic processor
US6636232B2 (en) * 2001-01-12 2003-10-21 Hewlett-Packard Development Company, L.P. Polygon anti-aliasing with any number of samples on an irregular sample grid using a hierarchical tiler
US8111928B2 (en) 2003-02-13 2012-02-07 Ati Technologies Ulc Method and apparatus for compression of multi-sampled anti-aliasing color data
US8089486B2 (en) 2005-03-21 2012-01-03 Qualcomm Incorporated Tiled prefetched and cached depth buffer
US7791617B2 (en) * 2005-12-19 2010-09-07 Nvidia Corporation Method and system for rendering polygons having abutting edges
US7898550B2 (en) 2006-06-09 2011-03-01 Via Technologies, Inc. System and method for memory bandwidth compressor
US7737985B2 (en) * 2006-11-09 2010-06-15 Qualcomm Incorporated Pixel cache for 3D graphics circuitry
US9665951B2 (en) * 2007-12-20 2017-05-30 Telefonaktiebolaget Lm Ericsson (Publ) Unified compression/decompression graphics architecture
GB0823254D0 (en) * 2008-12-19 2009-01-28 Imagination Tech Ltd Multi level display control list in tile based 3D computer graphics system
KR101683556B1 (ko) 2010-01-06 2016-12-08 삼성전자주식회사 타일 기반의 렌더링 장치 및 렌더링 방법
US8860742B2 (en) * 2011-05-02 2014-10-14 Nvidia Corporation Coverage caching

Also Published As

Publication number Publication date
US20140168244A1 (en) 2014-06-19
TW201435797A (zh) 2014-09-16
US9336561B2 (en) 2016-05-10
WO2014099352A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
TWI517089B (zh) 色彩緩衝器快取技術
TWI551117B (zh) 經壓縮的深度快取技術
TWI582751B (zh) 避免發送未改變區域至顯示器之技術
TWI537880B (zh) 使用選擇性顏色轉換之顏色壓縮技術
JP6182225B2 (ja) カラーバッファ圧縮
CN104933750B (zh) 一种紧凑深度平面表示的方法、装置及介质
US9251731B2 (en) Multi-sampling anti-aliasing compression by use of unreachable bit combinations
EP3011539B1 (en) Compression and decompression of graphics data using pixel region bit values
TWI517086B (zh) 用於去耦取樣為主描繪管線之低功率質心決定及紋理覆蓋區最佳化
TW201535316A (zh) 藉由合倂自相鄰圖元之片段以減少著色之技術
JP6745020B2 (ja) 方法、コンピュータプログラム、コンピュータ可読記録媒体および装置
WO2014204703A1 (en) Subset based compression and decompression of graphics data
TW201537511A (zh) 適應性深度偏移壓縮技術
TW201344627A (zh) 用於隨機移動模糊柵格化之深度緩衝器壓縮技術

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees