TWI516957B - 用於多維網目拓樸結構的系統、方法及裝置 - Google Patents

用於多維網目拓樸結構的系統、方法及裝置 Download PDF

Info

Publication number
TWI516957B
TWI516957B TW100123127A TW100123127A TWI516957B TW I516957 B TWI516957 B TW I516957B TW 100123127 A TW100123127 A TW 100123127A TW 100123127 A TW100123127 A TW 100123127A TW I516957 B TWI516957 B TW I516957B
Authority
TW
Taiwan
Prior art keywords
node
output
packet
nodes
coupled
Prior art date
Application number
TW100123127A
Other languages
English (en)
Other versions
TW201211787A (en
Inventor
麥可 考修基
高塔姆Ｂ 多希
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201211787A publication Critical patent/TW201211787A/zh
Application granted granted Critical
Publication of TWI516957B publication Critical patent/TWI516957B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/70—Admission control; Resource allocation
    • H04L47/82—Miscellaneous aspects
    • H04L47/826—Involving periods of time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H04L45/06—Deflection routing, e.g. hot-potato routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H04L49/1584—Full Mesh, e.g. knockout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3063—Pipelined operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

用於多維網目拓樸結構的系統、方法及裝置
本發明係有關於提供用於多維網目拓撲結構之無緩衝傳送方法。
 發明背景
隨著半導體技術在更小且更快速電路形式上的進展，越來越多的組件可在一單一半導體晶粒中實施。一種晶粒是所謂的系統單晶片(SoC)，其中存在多個可用以處理資料且執行其他操作的代理者。這些代理者之間的網間連結由一網路單晶片(NoC)實現，這可基於各種方法，包括一分封選路網路、一匯流排網路、環狀網路等來實現。然而，這些方法可能有關於設計複雜性、有限可擴縮性或面積/功率效率的問題。此外，有些已知的互連可能存在待解決的複雜死鎖/競爭問題。
鑑於因訊務考慮、潛時等，多個封包可存在於代理者間的傳送機構中，大多數實施態樣包括作為代理者間的傳送機構之一部分的某種緩衝媒體。雖然一環狀網路可提供一無緩衝媒體，但是此類環狀網路歷來是一維的，因此環狀網路的構想並不適用於多維。
依據本發明之一實施例，係特地提出一種系統，其包含：一nxm網狀系統，包括複數節點，該等複數節點被配置成一第一維度與一第二維度；及複數互連，各自耦合至該等複數節點中的一對節點，其中該網狀系統被配置成在一訊務排程時期的一第一週期被配置成一第一訊務無關連接狀態，且在該訊務排程時期的一第二週期配置成一第二訊務無關連接狀態。
圖式簡單說明
第1圖是依據本發明之一實施例的一網狀互連系統的一方塊圖。
第2圖是依據本發明之一實施例，被配置成一穿通狀態的一網狀互連系統的一方塊圖。
第3圖是依據本發明之一實施例，被配置成一轉向狀態的一網狀互連系統的一方塊圖。
第4圖是依據本發明之另一實施例的一互連系統的一方塊圖。
第5圖是依據本發明之一實施例的一節點的一方塊圖。
第6圖是依據本發明之一實施例，依據一靜態全域週期排程來傳輸封包的一方法的一流程圖。
 較佳實施例之詳細說明
在各種實施例中，無緩衝且無路由交叉環狀網路，所謂的「無路由I型環狀網路」，可被提供以實現晶片節點之互連，諸如可能存在於一系統單晶片(SoC)或其他半導體裝置中者。這樣的SOC可包括各種類型的設計，包括具有高密度代理者，包含諸如核心、快取、加速器、記憶體控制器等的代理者的多核心及眾多核心中央處理單元(CPU)設計。
依據本發明之一實施例的一互連網路可被設計成是二維的或更高維的。一般而言，該網路包括：(i)一無緩衝傳送媒體；(ii)一入口存取點(將封包排程到該傳送媒體中)；及(iii)一出口接收點(自該傳送媒體拉封包)。在許多實施例中，無緩衝傳送媒體可包括被配置成一nxm網目的一組同步時脈節點。每一個這樣的節點可包括網路相關硬體，且進而可被耦合至一對應的代理者，諸如核心、快取、加速器等。
現在參照第1圖，圖中繪示依據本發明之一實施例的一網狀系統的一方塊圖。如第1圖中所示者，系統100可被實施為包括複數節點1101,1-110n,m的一二維(2D)鏈結互連網目。在各種實施例中，系統100可以是一系統單晶片(SoC)，或形成於一半導體晶粒上的其他此類單一晶片半導體裝置，而在其他實施例中，一系統可由多堆疊晶粒形成，從而實現高於二維的一網目。在不同的實施態樣中，代理者可以是異質的或同質的，諸如處理器核心、快取區塊、記憶體控制器、專用處理單元，諸如圖形處理器、封包處理器等。一般而言，一節點可與一代理者(例如核心或其他處理或控制單元)相關聯，且可包括下文所述之互連相關輸入/輸出(I/O)電路。
仍參照第1圖，每一節點110可經由複數互連115被耦合至2D結構的多個其他節點，互連115可以是雙向互連。除此之外，邊緣節點(亦即，在系統周邊的節點)可包括將對應節點之輸出埠耦合至相同或其他邊緣節點之輸入埠的回饋互連120。在第1圖之高階視圖中，僅I/O電路(例如繞線結構)被繪示。亦即，第1圖並未繪示代理者的實際功能單元。一般而言，每一節點可包括複數輸入及輸出埠。一般而言，這些輸入及輸出埠可包括邏輯及其他電路以透過網狀互連實現接收資訊(諸如封包)之選擇及輸送。請注意，第1圖中所示之實施態樣是代表性的，且並未完全反映一節點內可用的完全切換或配置。亦即，如將在下文中進一步討論者，每一節點可依據多個路由型式來配置以將資料路由至可與一特定節點連接的不同節點。
從第1圖中可以看出，每一節點110具有四個對相鄰節點(在邊緣節點有特定的回饋規則)的雙向鏈結。鏈結的數目可隨著維度數目增加。在每一時脈週期中，至少一封包可由每一節點的複數輸入埠中的每一個輸入埠接收。進入封包可在本地消耗或被傳給每一節點之複數輸出埠中的一輸出埠，在下一週期中，它們被傳遞至相鄰節點。因此，以此方式，傳送媒體是無緩衝的。請注意，I/O電路之細節並未繪示在第1圖中。而是僅複數輸出暫存器105a-d被繪示，每一輸出暫存器105a-d與一特定輸出埠相關聯且因此是一選擇封包由此從一節點被發送的組件。由於一輸出埠也可從耦合至除各別複數輸入埠以外之節點的本地代理者接收封包，故一多工器(第1圖中未繪示)可存在於每一輸出暫存器105前方。
一封包所採用的路線由單一節點之一事先定義且與訊務無關的連接狀態序列決定。該序列可被選擇成對所有節點均完全相同或針對每一節點個別組成。無論何時，如節點特定序列所決定者，網目的所有節點都處於複數將輸入埠映射至輸出埠的預定義、訊務無關連接狀態中的一狀態。雖然本發明之範圍並未如此設限，但是在一實施例中，所有節點可遵循由二連接狀態，即一穿通狀態及一轉向狀態所建立的同一序列，每一種連接狀態能夠實現一不同維度的通訊。
現在參照第2圖，圖中繪示所有節點均處於穿通狀態的一網狀互連系統100`的一方塊圖。在此穿通狀態中，每一節點可被配置成(例如，藉由控制一多工器或其他切換邏輯)直接將自第一相鄰節點接收的資料傳遞至第二相鄰節點。在第2圖中所示之實施態樣中，這些節點可以是水平的或垂直的相鄰節點。依本文中之使用，一相鄰節點是緊鄰一特定維度節點的一節點。請注意，在第2圖中所示之實施態樣中，邊緣節點被耦合至提供直接回饋的互連120，使得在一穿通操作模式中，邊緣節點所輸出的資料也在同一邊緣節點被直接接收。為簡化第2圖之說明，其他互連，諸如節點內的內部繞線，未被繪示以免模糊第2圖中所示之狀態。
在此穿通狀態中，節點僅自兩側轉發封包，且因此，網目被分解成一組水平及垂直重疊非連接環狀網路。在一些實施例中，基於對該系統的控制，穿通通訊發生在兩個方向上，從而可能實現更有效的通訊，惟在此情況下複雜性可能增加。
雖然第2圖中所描繪的穿通狀態使資料能夠在一維的相鄰代理者之間傳輸以使不同維度的節點之間能夠通信，但是實施例可將該等節點配置成提供一或更多個轉向狀態。此類轉向狀態可用以在不同維度的相鄰核心之間傳輸資料。請注意，由於傳送機制是無緩衝的，故不論選擇的是何狀態，各節點每一週期都可輸入及輸出相等數目的封包。
現在參照第3圖，圖中繪示被配置成一轉向狀態的一網狀互連系統的一方塊圖。從第3圖中可以看出，系統100`現在被配置成使得每一進入封包被路由成一與穿通方向不同的方向。在此狀態中，每一節點向左路由一進入封包。這致使每一節點的進入封包在水平及垂直環狀網路(在穿通狀態中建立)之間交換。在第3圖之圖示中，此轉向狀態可以是一左轉，使得封包被傳輸至下一相鄰節點。請再次注意，對於第3圖之圖示，邊緣節點可被配置成經由一回饋互連120來直接接收經由該節點之一輸入埠自該節點之一輸出埠輸出的一封包。雖然第3圖之圖示繪示一左轉狀態，但是本發明之範圍並不就此設限，且在其他實施態樣中，此轉向狀態可以是一右轉狀態。
在一實施例中，狀態依據可與媒體上的實際訊務完全無關的一週期排程來選擇。該排程必須保證在每一發送節點存在一插入用時間槽，使得插入的封包最終到達預期目的地。滿足此限制條件的一個此種方案是一包含在S-1個時脈週期中所有節點均穿通狀態(第2圖)及在一個週期中所有節點均轉向狀態(例如，向左，第3圖)的S個時脈的週期排程(其中S-max(n,m))。更一般而言，一週期排程可以有S個時脈(其中S=max(n,m))且S-x個時脈週期穿通狀態(第2圖)且x個週期轉向狀態(例如，向左，第3圖)。可證明地，這樣的一週期排程可建立至少一條從每一發送節點到所有其他節點的曼哈頓路線。如本文所用者，「曼哈頓路線」一詞用以定義在沒有路障、繞路、反向追蹤等之下，代理者之間有最小行進距離的一路線。典型地，可能存在不滿足曼哈頓性質的另外的可行路徑。其他排程也是可行的，像同樣使所有節點在S-1個週期上成穿通配置且在一單週期上成轉向配置的S=2*max(n,m)，等。雖然僅一個應用於所有節點的序列可能足矣，但是多組應用於各別節點子集的序列可被考量以改良媒體的某些特性。作為一範例，節點可能具有導致一特定週期在一網路層上可見多個不同連接狀態的個別連接狀態序列。進一步的其他類型連接狀態可被考量，如右轉，或一節點內之轉向與穿通配置的一組合。一般而言，其他狀態可使輸入的數目增加達輸出埠之一多工器的數目。
應理解的是，存在不同的拓撲變化型態，諸如在一節點邊緣的其他回饋連接方案或將網目簡化為一單向傳送機構。現在參照第4圖，圖中繪示依據本發明之另一實施例的一互連系統的一方塊圖。如第4圖中所示者，系統200包括複數節點2101,1-210n,m。請注意，在此實施態樣中，僅單向互連115將相鄰節點耦合在一起。除此之外，還請注意，互連120被提出以耦合一共同維度的相鄰節點，而不是邊緣節點的回饋路徑。在其他方面，系統200可被配置成類似於上述第1圖之系統。
回參第1圖，在源頭節點，針對每一目的節點，每一輸出級存在一插入時間槽表(槽表)，以確保插入封包遞送至預期目的節點。對第1圖之網目操作而言且假定一固定排程週期有S個時脈，有效插入選項之序列也變成週期性，週期為S，且從而依源頭/目的地組合在1與S之間變化。該表僅由網目拓撲及週期排程決定，且因此可藉由不同方法來預先計算。在一些實施例中，該表可使用一解析表達式或經由窮譽自檢來導出。在一些實施例中，此表可在每一節點的一非依電性儲存器中實施。而且，該表可藉由邏輯閘將時脈週期計數以及源頭及目的地資訊視為輸入參數而被實施的一各別函數來即時構建。或者，電力開啟時，預定表可被動態地載入節點的一依電性儲存器。在特定實施例中，一節點的每一輸出埠可包括其自身的表，該表被預定用以反映其在網狀系統內的特定連接。在一實施例中，該表的每一項目可包括一目的地識別符及一對應的週期槽，一目的地封包經由一輸出埠來插入該槽。在一些其他實施例中，一單一表項目被提供於每一包含S位元寬之向量的目的地，其中每一位元n標示週期模式之各別時脈週期n中的插入是否可行。在一些實施例中，該表可進一步包括輔助輸出埠邏輯決定哪個封包將在一特定槽中提供的試探資料。例如，對僅一或兩個專用槽可達到目的地的目的地而言，用以選擇封包的一試探可在這些具有更多可供到達它們預期目的地之選項的封包上針對該等珍貴的槽被建立。以此方式，一特定封包的優先順序可基於待發送的封包而動態地改變。單一節點之連接狀態序列的全域同步化可根據被提供給系統中的每一多工器的一主要的或全域控制信號。在一些其他實施例中，同步化可藉由在網路初始化時發送特定封包來實現。
當一封包藉由與供封包插入之各別節點相關聯之代理者經由I/O電路被傳遞時，其可被中間儲存在一入口緩衝器中直到獲得一適當的發送時間槽而無資料配置在各別輸出埠為止。亦即，系統被配置成使得由於其無緩衝操作，一輸入埠的進入封包優先於本地產生的封包，這是因為接收的封包不能維持在一緩衝器或其他儲存結構中。
在一些實施例中，為了改良每一埠的最大注入率，由本地代理者提供的多個封包可被並行處理。由於典型地存在進入網路的一封包(或多個封包可在同一時間槽進入)的時間槽與輸出埠的多種組合，故各種試探演算法可被應用以改良網路性能。在這些演算法中，產生最佳曼哈頓路線的選項可能是較佳的。作為一範例，其他可行效能差的路線(由於網路中的長路徑)可從表中去除(或解除優先化)。若多個封包競爭同一時間槽的同一輸出埠，則具有較少插入選項的封包可被優先化。另外，此類試探規則可被動態修改。由於媒體的確定特性，故此一網路滿足實時要求易於實現。為此，確定槽預分配機制可被提出。
針對每一輸入埠，檢查進入封包的目的地位址。此檢查可基於不同的目的地編碼，例如絕對值(諸如目的地識別符)或因每一通過中繼段而遞減的倒數器。若相匹配，則進入封包被本地儲存在每一輸入埠實體化出口接收佇列中，且網目上的各別槽被標記為空。為了實現此類操作，一接收器可具有一本地過速時脈，允許在一特定週期自所有輸入埠並行接收封包。在一些其他實施例中，為了消除此類過速，接收器可被局限為在一特定時間僅遵守一輸入埠確定子集，其相對應地反映在槽表之各別項目中。除此之外，輸入埠邏輯還可將該槽標記為空，使得隨後的一節點可使用該槽來插入資料(假定現行節點並非如此)。在一實施例中，一單一位元指示符可用以指示該槽是否已實際分配資料或是一空槽。請注意，一接收埠可選擇不接收指定給它的一進入封包(例如，因功率、資料或其他原因)。該結構允許此類「彈回」情況且確保封包在一有限時期之後再次被交還到其目的地。亦即，該結構有能力以一確定方式將一封包帶回其目的節點。在不同情況下，此一原來未遞送的封包可返回其源頭，有關其未遞送的資訊可用於流程控制或其他目的。
依據本發明之一實施例，各種微架構改良技術可被應用於一I型環狀互連。例如，物理時序可藉由提供旗標空槽領先於一相同的運轉網目一固定週期數的控制信號，以使接收器能夠管線化而得以改良。而且，目的地解碼可藉由將其移動至前一節點而被管線化，如將在下文中進一步描述者。
實施例也能夠按比例調整超過二維的環狀網路。例如，p個nxm網目的一拓撲可被「堆疊」在一起。在此類實施態樣中，每一nxm網目可被定位在一半導體晶粒的一或更多個不同層上。或者，在此等實施態樣中可能存在多個堆疊晶粒，每一晶粒包括一mxn網目。在每一節點，一「切換」狀態可被提供以使在一垂直維度中交叉的3個環狀網路之間的「封包調換」成為可能。如一雙態最小切換機構足以滿足一2-D網目，一三態最小切換機構足以滿足一3-D網目堆疊。當然，附加狀態及週期排程可被設計以使各種網路參數最佳化。
現在參照第5圖，圖中繪示依據本發明之一實施例的一網路節點的一單一輸入資料路徑的一方塊圖。此路徑的多個實例可存在於一NoC之每一節點中。具體而言，在一實施例中，可存在四個這樣的電路，以形成一節點，每一節點被配置成接收來自第一方向的進入資料且將資料輸出到與第一方向相反的第二方向，或第三方向，即一轉向。
在第5圖中所示之實施態樣中，進入資訊可在一輸入埠暫存器310被接收。在一些實施例中，根據一指示符存在或有效(當無封包輸出時起作用)，藉由在無有效資料輸入時禁用一輸入暫存器，控制該暫存器的一時脈可產生功耗減小。接收的資訊可包括酬載資料及狀態/控制資訊。狀態/控制資訊可用以指示進入資料是否有效，以及其他控制資訊，諸如對應封包的目的地識別符、服務品質(QoS)相關資訊，諸如使槽自由用於一特定連接的保留位元等是否有效。可以看出，若進入酬載資料是針對與節點相關聯之代理者之一，例如存在於控制資訊中的目的地指示符所指示者，則酬載資料被提供給一出口佇列320。由此，資料可被提供給與節點相關聯之代理者之一，諸如核心、記憶體控制器或其他此類處理單元。
在其他情況下，資料及控制資訊均傳遞至一輸出資料選擇器330，輸出資料選擇器330通常用以選擇經由輸入埠暫存器310所接收的資料，或由節點的一代理者接收、在節點所產生的資料。因此，從第5圖中可以看出，一入口佇列350被耦合以接收欲被發送至另一節點的代理者之資料。該入口佇列復被耦合至一入口控制器340。一般而言，入口控制器340可根據存在於一槽表345中的資訊來選擇多個資料封包中的一者以插入一開放槽。如上所述者，槽表345可被對應封包的一目的地識別符存取且可用以指示供插入該封包用的一適當的槽。可以看出，入口控制器340所使用來選擇一供插入之資料封包的附加資訊是一接收自一靜態全域週期排程器365的槽識別符，其進一步的細節在下文中討論。因此，基於對輸入控制器340的控制，輸出資料選擇器330將輸出自輸入埠暫存器310接收的酬載資料，或自輸入控制器340接收的資料(即源自節點本身的資料)。
仍參照第5圖，輸出資料選擇器330被耦合至一輸出埠選擇器360，輸出埠選擇器360由代表節點連接狀態序列的一靜態全域週期排程器365控制。具體而言，在存在雙態，即一穿通狀態及一轉向狀態的一實施態樣中，針對每一時間槽，排程器將產生一控制信號，導致輸出埠選擇器將控制及酬載資料轉發至第一輸出埠370與第二輸出埠375中之一者。在一實施例中，輸出埠370可對一穿通槽輸出資訊，而一輸出埠375可對一轉向槽輸出資訊。雖然第5圖之實施例繪示此特定實施態樣，但是應理解的是，本發明之範圍並未就此設限。
例如，如上所述者，附加狀態可能存在，且因此，更多輸出埠可能存在，每一輸出埠被配置成將資訊輸出至與現行節點耦合的一不同相鄰節點。而且，雖然在許多實施態樣中，進入訊務優先，使得當其存在時，輸出邏輯僅傳遞進入封包且不將一新封包插入到下一槽中，但是實施例並未如此設限。亦即，在其他實施例中，一置換配置可被提出，使得一進入封包被取代以便插入一新封包(假定為一較高的訊務等級)。例如，節點可接收封包(例如，至一快取)且基於一流程控制方案，稍後注入該封包，或被取代封包之原始發送者可例如藉由一無確認訊息被告知，使得該封包可被重送。
現在參照第6圖，圖中繪示依據本發明之一實施例，依據一靜態全域週期排程來傳輸封包的一方法的一流程圖。如第6圖中所示者，方法400可由決定一有效進入封包是否已被接收(菱形框410)開始。此決定例如可在接收酬載資料及各種控制資訊的一輸入埠暫存器中產生，且由此可決定進入酬載資料是否有效。若是這樣，則可進一步決定封包是否被指定與現行節點相關聯的一代理者(菱形框415)。也可在輸入埠暫存器中做出的此一決定可以是根據與該封包相關聯的一目的地識別符。若是這樣，則控制傳遞至方塊420，其中該封包可被提供給一出口佇列。除此之外，與此槽相關聯之狀態資訊可被更新。例如，一有效指示符可被重置以指示無有效資料存在於此槽中，且於是此槽可供用來插入資料。
仍參照第6圖，若反之是確定進入封包並未被指定現行節點，則控制由菱形框415前進至方塊430，其中該封包依據一全域排程被傳遞至一選擇輸出埠(方塊430)。此全域排程可規定該封包是否以第一方向或第二方向被傳遞出該節點。接著基於此全域排程，控制前進至方塊435，其中該封包可在一互連上被輸出。
仍參照第6圖，若在菱形框410，確定一有效封包未被接收(或其中一接收封包被指定關聯代理者)，則控制前進至菱形框450，其中可決定一或更多個封包是否存在於一入口佇列中。若非如此，則控制前進至方塊470，其中一無用封包可被傳遞至輸出埠。因此，此無用封包，即用以指示一無效封包的一空資料酬載及控制資訊，可被提供給另一節點，該節點可在該槽中插入自身的一封包。
若在菱形框450，確定一或更多個封包存在，則控制前進至菱形框460，其中可決定一全域排程槽是否與封包之一匹配。若非如此，則控制前進至方塊470，如上所述者。若相匹配，則控制反之前進至方塊480，其中依據該全域排程，一封包可自一入口佇列被提供給一選擇輸出埠。請注意，關於多個未決封包中哪一個將被發送的決定可根據表中的資訊以及對全域排程之現行槽的理解。例如，表資訊可將槽識別符與目的地關聯。在選擇多個封包中的一者供輸出時，各種試探也可被納入考慮。以此方式，優先資訊可以是決定根據的一部分。另外，關於一特定封包被插入到網路中的多個槽的可用性(或不可用性)的試探可用作決定根據的一部分。因此，在兩封包之間，具有較少之可插入槽的一封包可在具有較多之可被插入的可用槽的一封包之前被選擇。
因此，在基本實施態樣中，多個封包中的哪一個封包將被選擇的決定可根據槽識別符及目的地識別符，而在更高階的實施態樣中，關於各種試探的附加細節可被納入考慮。接著，如同所見，控制前進至方塊435以將此封包在該互連上輸出。雖然第6圖繪示此特定實施態樣，但是應理解的是，本發明之範圍並不如此設限。
例如，在一些實施例中，可存在一管線化實施態樣，其中一封包是否被指定一特定節點是在一相鄰(即，前一)節點中做決定。亦即，此決定可在前一節點中做出且可例如，經由一單位元線以一預見方式或作為正常控制資訊的一部分而被發送。在兩種情況中，使用一管線化實施態樣時間可提前確定一輸入控制器可開始選擇一封包以插入一可用槽。在前一節點做成一封包是否被指定下一節點的決定的一機制可以經由一倒數機制。例如，一目的地識別符可採一傳遞於源頭與目的地之間的封包通過之節點計數形式，而非對應於一預期節點的一目的地識別符。因此，在封包傳遞經過的每一節點中，此倒數值減少。因此，當此封包在前一節點被接收時，該計數值可能減少到例如零或一，指示該封包用於下一節點。因此，以一預見方式，一單位元線可指示由預定節點所接收的下一封包用於該節點。為此，一些實施態樣可包括個別路徑以將目的地資訊當作可透過IO電路被提供的個別控制資訊傳遞，如此這些決定可提前做出。
實施例可以以編碼來實施且可被儲存在儲存有指令的一儲存媒體上，該儲存媒體可用以程式化一系統以執行該等指令。儲存媒體可包括，但並不限於，任何類型的磁碟，包括軟碟、光碟、固態硬碟(SSD)、唯讀光碟(CD-ROM)、可重複寫入光碟(CD-RW)，及磁光碟，半導體裝置，諸如唯讀記憶體(ROM)、隨機存取記憶體(RAM)，諸如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、可抹除可程式化唯讀記憶體(EPROM)、快閃記憶體、電子可抹除可程式化唯讀記憶體(EEPROM)、磁卡或光學卡，或適於儲存電子指令的任何其他類型的媒體。
雖然本發明已就有限數目的實施例加以描述，但是熟於此技者將能由此意會到許多修改及變化。後附申請專利範圍意欲涵蓋落入此發明之真正的精神及範圍內的所有此類修改及變化。
100、200‧‧‧系統
100`‧‧‧網狀互連系統/系統
105、105a-d‧‧‧輸出暫存器
110、1101,1-110n,m、 2101,1-210n,m‧‧‧節點
115‧‧‧互連/單向互連
120‧‧‧回饋互連/互連
310‧‧‧輸入埠暫存器
320‧‧‧出口佇列
330‧‧‧輸出資料選擇器
340‧‧‧輸入控制器
345‧‧‧槽表
350‧‧‧入口佇列
360‧‧‧輸出埠選擇器
365‧‧‧靜態全域週期排程器
370‧‧‧第一輸出埠
375‧‧‧第二輸出埠
400‧‧‧方法
410、415、450、460‧‧‧菱形框
420、430、435、470、480‧‧‧方塊
第1圖是依據本發明之一實施例的一網狀互連系統的一方塊圖。
第2圖是依據本發明之一實施例，被配置成一穿通狀態的一網狀互連系統的一方塊圖。
第3圖是依據本發明之一實施例，被配置成一轉向狀態的一網狀互連系統的一方塊圖。
第4圖是依據本發明之另一實施例的一互連系統的一方塊圖。
第5圖是依據本發明之一實施例的一節點的一方塊圖。
第6圖是依據本發明之一實施例，依據一靜態全域週期排程來傳輸封包的一方法的一流程圖。
100‧‧‧系統
105a-d‧‧‧輸出暫存器
1101,1-110n,m‧‧‧節點
115‧‧‧互連/單向互連
120‧‧‧回饋互連/互連

Claims (27)

  1. 一種系統，其包含：一nxm網狀系統，其包含有複數個節點，該等複數個節點係以一第一維度與一第二維度來配置；以及複數個互連，其各耦接該等複數個節點中的一對節點，其中，該網狀系統被組配成在一訊務排程時期中之一第一週期當中係一第一訊務無關連接狀態、且在該訊務排程時期中之一第二週期當中係一第二訊務無關連接狀態。
  2. 如申請專利範圍第1項所述之系統，其中，該第一訊務無關連接狀態包含一穿通狀態，在該穿通狀態中，封包是在該第一維度中於相鄰節點之間被傳輸。
  3. 如申請專利範圍第2項所述之系統，其中，該第二訊務無關連接狀態包含一轉向狀態，在該轉向狀態中，封包是在該第二維度中於相鄰節點之間被傳輸。
  4. 如申請專利範圍第1項所述之系統，其中，該網狀系統包含一無緩衝傳送媒體。
  5. 如申請專利範圍第1項所述之系統，其中，該訊務排程時期是有S個時脈的一固定週期排程，其中，S為max(n,m)，且該網狀系統被組配成在該固定週期排程中之S-x個週期當中係該第一訊務無關連接狀態、且在該固定週期排程中之x個週期當中係該第二訊務無關連接狀態。
  6. 如申請專利範圍第1項所述之系統，其中，該等複數個 節點各包含有複數個輸入埠和複數個輸出埠，該等複數個輸入埠各耦接至該等複數個互連中之至少一者。
  7. 如申請專利範圍第6項所述之系統，其中，該等複數個輸入埠各將指定給一對應節點的一封包導向至耦接至與該對應節點相關聯的一代理者的一出口佇列。
  8. 如申請專利範圍第6項所述之系統，其中，該等複數個輸出埠各基於一槽表中之一項目來選擇從該對應節點接收而來的一封包以供用於從該輸出埠輸出，該槽表儲存有對應於該封包之目的地的一目的地識別符、以及一槽識別符。
  9. 如申請專利範圍第8項所述之系統，其中，該等複數個輸出埠各可進一步基於一靜態全域週期排程器之控制而選擇一封包。
  10. 如申請專利範圍第8項所述之系統，其中，該等複數個輸出埠包含一第一輸出埠和一第二輸出埠，該第一輸出埠係用於將該封包輸出至耦接在一第一節點與一第一相鄰節點之間的一第一互連，該第二輸出埠係用於將該封包輸出至耦接在該第一節點與一第二相鄰節點之間的一第二互連。
  11. 一種方法，其包含下列步驟：判定在一節點中所接收到的一封包是否被指定給與該節點相關聯的一代理者，且若判定結果為是則將該封包提供給該節點的一出口佇列；在所接收到的該封包是被指定給該代理者時，判定 在該節點的一入口佇列中是否存在有一或更多個封包，且若判定結果為是則依據一全域排程而將來自該入口佇列的該一或更多個封包中之一受選者提供給該節點的一第一輸出埠或一第二輸出埠，該全域排程與訊務流量無關；以及在其他情況下則依據該全域排程而將所接收到的該封包提供給該第一輸出埠或該第二輸出埠。
  12. 如申請專利範圍第11項所述之方法，其進一步包含下列步驟：若針對一現行槽而言在存在於該入口佇列中的該一或更多個封包當中無與該全域排程匹配者，則將一無效封包提供給受到選擇的該第一輸出埠或該第二輸出埠。
  13. 如申請專利範圍第11項所述之方法，其進一步包含下列步驟：在該封包於該節點中被接收到之前，接收來自一相鄰節點的指出該封包係被指定給該代理者的一指示。
  14. 如申請專利範圍第11項所述之方法，其進一步包含下列步驟：在該封包於該節點中被接收到之前，接收指出該封包在該全域排程之一槽中被指定給該代理者的一指示。
  15. 如申請專利範圍第11項所述之方法，其進一步包含下列步驟：將所接收到的封包在該全域排程的一第一數量個 週期中從該第一輸出埠轉發出去、且在該全域排程的剩餘週期中從該第二輸出埠轉發出去。
  16. 一種裝置，其包含：一節點的一輸入埠暫存器，用以接收來自一第一相鄰節點的酬載資料和對應控制資訊；耦接至該輸入埠暫存器的一出口佇列，用以接收該酬載資料、並將該酬載資料轉發給與該節點相關聯的一代理者；一輸出資料選擇器，用以選擇來自該輸入埠暫存器或來自該代理者的酬載資料以供用於自該節點輸出；以及耦接至該輸出資料選擇器的一輸出埠選擇器，用以將所選擇的該酬載資料及對應控制資訊在一訊務排程時期之一第一週期之期間內輸出至耦接至一第二相鄰節點的一第一輸出埠、且在該訊務排程時期之一第二週期之期間內輸出至耦接至一第三相鄰節點的一第二輸出埠，其中，該訊務排程時期與該裝置之節點間之訊務無關。
  17. 如申請專利範圍第16項所述之裝置，其中，該第一週期對應於一穿通狀態，且該第二週期對應於一轉向狀態，在該穿通狀態中，封包是在一第一維度中於該節點與該第二相鄰節點之間被傳輸，而在該轉向狀態中，封包是在一第二維度中於該節點與該第三相鄰節點之間被傳輸。
  18. 如申請專利範圍第17項所述之裝置，其中，一第三週期對應於另一轉向狀態，在該另一轉向狀態中，封包是在一第三維度中於該節點與一第四相鄰節點之間被傳輸。
  19. 如申請專利範圍第16項所述之裝置，其中，該裝置包含該節點的一第一輸入/輸出(I/O)電路，並且其中，該節點進一步包括有複數個I/O電路，該等I/O電路各包括一輸入埠暫存器、一出口佇列、一輸出資料選擇器和一輸出埠選擇器。
  20. 如申請專利範圍第16項所述之裝置，其中，該裝置包含包括有受到堆疊的複數個半導體晶粒的處理器，其中，該節點是在一第一半導體晶粒上，該裝置進一步包含被配置在堆疊於該第一半導體晶粒上的一第二半導體晶粒上的一第四相鄰節點。
  21. 如申請專利範圍第16項所述之裝置，其進一步包含：耦接至該輸出資料選擇器的一入口控制器，用以控制該輸出資料選擇器；以及耦接至該入口控制器和該輸出埠選擇器的一全域週期排程器，用以控制該輸出埠選擇器，其中，該訊務排程時期對應於有數個時脈的一固定時期。
  22. 一種方法，其包含下列步驟：在一節點的一輸入埠暫存器中，判定在該輸入埠暫存器中所接收到的進入資訊是否係一有效進入封包；在判定出接收到該有效進入封包之後，判定在該節 點中所接收到的該封包是否被指定給與該節點相關聯的一代理者，且若判定結果為是則將該封包提供給該節點的一出口佇列以使得該封包能夠被提供給與該節點相關聯的該代理者；在所接收到的該封包是被指定給該代理者時，判定在該節點的一入口佇列中是否存在有一或更多個封包，並且若判定結果為是且存在於該入口佇列中的該一或更多個封包與一全域排程匹配則依據該全域排程而將來自該入口佇列的該一或更多個封包中之一受選者提供給該節點的一第一輸出埠或一第二輸出埠以指出從該節點輸出的方向，該全域排程與訊務流量無關；以及在其他情況下則依據該全域排程而將所接收到的該封包提供給該第一輸出埠或該第二輸出埠。
  23. 一種系統，其包含：複數個節點，其各與複數個代理者中之至少一者相關聯、並經由對應互連而耦接至該等複數個節點中之複數個其他者，其中，該等複數個節點各包含：一輸入埠暫存器，用以接收來自一第一相鄰節點的酬載資料和對應控制資訊；耦接至該輸入埠暫存器的一出口佇列，用以接收該酬載資料、並將該酬載資料轉發給相關聯代理者；一輸出資料選擇器，用以選擇來自該輸入埠暫 存器或來自該相關聯代理者的酬載資料以供用於自該節點輸出；耦接至該輸出資料選擇器的一入口控制器，用以控制該輸出資料選擇器；耦接至該輸出資料選擇器的一輸出埠選擇器，用以將所選擇的該酬載資料及對應控制資訊在一訊務排程時期之一第一週期之期間內輸出至耦接至一第二相鄰節點的一第一輸出埠、且在該訊務排程時期之一第二週期之期間內輸出至耦接至一第三相鄰節點的一第二輸出埠，其中，該訊務排程時期與該等複數個節點間之訊務無關；以及耦接至該入口控制器和該輸出埠選擇器的一全域週期排程器，用以控制該輸出埠選擇器。
  24. 如申請專利範圍第23項所述之系統，其中，該等複數個代理者包括至少一個核心、至少一個快取、以及至少一個記憶體控制器。
  25. 如申請專利範圍第24項所述之系統，其中，該等複數個代理者進一步包括至少一個專用處理單元。
  26. 如申請專利範圍第23項所述之系統，其中，該等複數個節點中之一第一節點具有複數個輸入資料路徑。
  27. 如申請專利範圍第26項所述之系統，其中，該等複數個輸入資料路徑各包括有該輸入埠暫存器、該出口佇列、該輸出埠選擇器、該入口控制器以及該全域週期排程器。
TW100123127A 2010-06-30 2011-06-30 用於多維網目拓樸結構的系統、方法及裝置 TWI516957B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/827,495 US8593960B2 (en) 2010-06-30 2010-06-30 Providing a bufferless transport method for multi-dimensional mesh topology

Publications (2)

Publication Number Publication Date
TW201211787A TW201211787A (en) 2012-03-16
TWI516957B true TWI516957B (zh) 2016-01-11

Family

ID=45399689

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100123127A TWI516957B (zh) 2010-06-30 2011-06-30 用於多維網目拓樸結構的系統、方法及裝置

Country Status (8)

Country Link
US (2) US8593960B2 (zh)
EP (1) EP2589186B1 (zh)
JP (1) JP5462412B2 (zh)
CN (1) CN102959907B (zh)
BR (1) BR112012033508A2 (zh)
RU (1) RU2565781C2 (zh)
TW (1) TWI516957B (zh)
WO (1) WO2012012188A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779609B2 (en) 2010-06-15 2014-07-15 Hamilton Sundstrand Corporation Time delay contactor for aircraft APU starter
US8982695B2 (en) 2012-09-29 2015-03-17 Intel Corporation Anti-starvation and bounce-reduction mechanism for a two-dimensional bufferless interconnect
CN105706403B (zh) * 2013-09-12 2019-01-08 英派尔科技开发有限公司 片上网络与片上网络中发送数据的方法
CN103746913B (zh) * 2014-01-13 2016-09-14 北京工业大学 基于无缓冲区路由器架构的片上网络拓扑结构的构建方法
US9455933B2 (en) * 2014-01-25 2016-09-27 Cisco Technology, Inc. Flexible deterministic binary scheduler
US10003515B1 (en) 2015-12-29 2018-06-19 Amazon Technologies, Inc. Network visibility monitoring
US10033613B1 (en) 2015-12-29 2018-07-24 Amazon Technologies, Inc. Historically large flows in network visibility monitoring
US10097464B1 (en) * 2015-12-29 2018-10-09 Amazon Technologies, Inc. Sampling based on large flow detection for network visibility monitoring
US9979624B1 (en) 2015-12-29 2018-05-22 Amazon Technologies, Inc. Large flow detection for network visibility monitoring
US10657216B2 (en) 2016-02-29 2020-05-19 Oregon State University Routerless networks-on-chip
RU2632418C1 (ru) * 2016-04-04 2017-10-04 Общество С Ограниченной Ответственностью "Яндекс" Способ и система передачи данных между нодами без лидера
CN108400880B (zh) 2017-02-07 2020-11-03 华为技术有限公司 片上网络、数据传输方法和第一交换节点
US10515173B2 (en) * 2017-12-29 2019-12-24 Advanced Micro Devices, Inc. Input-output processing on a remote integrated circuit chip
CN109995633B (zh) * 2017-12-29 2021-10-01 华为技术有限公司 一种芯片及相关设备
GB2586029B (en) * 2019-07-29 2022-07-27 Siemens Ind Software Inc Emulating broadcast in a network on chip
WO2021195422A1 (en) * 2020-03-26 2021-09-30 EOS Defense Systems USA, Inc. System for implementing a data protocol enabled application
US11303559B1 (en) * 2021-02-25 2022-04-12 Tsinghua University Method, apparatus and computer storage medium for deadlock-free adaptive routing in two-dimensional mesh network based on the overlapping virtual network partitioning scheme
US12095653B2 (en) 2021-06-15 2024-09-17 Applied Materials, Inc. Router architecture for multi-dimensional topologies in on-chip and on-package networks
CN115118677B (zh) * 2022-06-24 2024-06-25 无锡中微亿芯有限公司 一种fpga中的片上网络的路由节点调度方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943423A (en) 1995-12-15 1999-08-24 Entegrity Solutions Corporation Smart token system for secure electronic transactions and identification
US6088360A (en) 1996-05-31 2000-07-11 Broadband Networks Corporation Dynamic rate control technique for video multiplexer
US5878265A (en) * 1997-07-14 1999-03-02 Advanced Micro Devices, Inc. Data transfer network on a chip utilizing polygonal hub topology
US6009488A (en) 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
US6574230B1 (en) * 1998-12-18 2003-06-03 Nortel Networks Limited Scheduling technique for delayed queue service
US6721271B1 (en) * 1999-02-04 2004-04-13 Nortel Networks Limited Rate-controlled multi-class high-capacity packet switch
US6813268B1 (en) * 1999-05-21 2004-11-02 Broadcom Corporation Stacked network switch configuration
ATE295642T1 (de) * 2000-03-10 2005-05-15 Tellabs Operations Inc Auslese-ablaufsteuerung für nicht aufeinander- folgende daten
US6975626B1 (en) * 2000-03-31 2005-12-13 Sun Microsystems, Inc. Switched network for low latency communication
US7123623B2 (en) * 2000-11-29 2006-10-17 Tellabs Operations, Inc. High-speed parallel cross bar switch
US6920135B1 (en) * 2001-01-23 2005-07-19 Tau Networks Scalable switching system and method
WO2002069575A1 (en) * 2001-02-28 2002-09-06 Gotham Networks, Inc. Methods and apparatus for network routing device
US7170900B2 (en) * 2001-07-13 2007-01-30 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for scheduling message processing
US20030048792A1 (en) * 2001-09-04 2003-03-13 Qq Technology, Inc. Forwarding device for communication networks
US7221678B1 (en) * 2001-10-01 2007-05-22 Advanced Micro Devices, Inc. Method and apparatus for routing packets
US6751783B1 (en) 2001-10-30 2004-06-15 Lsi Logic Corporation System and method for optimizing an integrated circuit design
US7346067B2 (en) * 2001-11-16 2008-03-18 Force 10 Networks, Inc. High efficiency data buffering in a computer network device
US7154885B2 (en) * 2001-12-31 2006-12-26 Stmicroelectronics Ltd. Apparatus for switching data in high-speed networks and method of operation
JP3914771B2 (ja) * 2002-01-09 2007-05-16 株式会社日立製作所 パケット通信装置及びパケットデータ転送制御方法
US7586909B1 (en) * 2002-03-06 2009-09-08 Agere Systems Inc. Striping algorithm for switching fabric
US6920510B2 (en) * 2002-06-05 2005-07-19 Lsi Logic Corporation Time sharing a single port memory among a plurality of ports
US7292594B2 (en) * 2002-06-10 2007-11-06 Lsi Corporation Weighted fair share scheduler for large input-buffered high-speed cross-point packet/cell switches
KR100917042B1 (ko) * 2002-08-14 2009-09-10 엘지전자 주식회사 무선 이동통신 시스템의 방송 및 멀티캐스트 데이터의전송 방법
US7330480B2 (en) 2002-08-26 2008-02-12 Telefonaktiebolaget Lm Ericcson Adaptive network resource control
US6804687B2 (en) 2002-09-30 2004-10-12 Scott E. Sampson File system management with user-definable functional attributes stored in a token action log
US20040151197A1 (en) * 2002-10-21 2004-08-05 Hui Ronald Chi-Chun Priority queue architecture for supporting per flow queuing and multiple ports
US7039914B2 (en) 2003-03-07 2006-05-02 Cisco Technology, Inc. Message processing in network forwarding engine by tracking order of assigned thread in order group
US7285487B2 (en) * 2003-07-24 2007-10-23 California Institute Of Technology Method and apparatus for network with multilayer metalization
US7366092B2 (en) 2003-10-14 2008-04-29 Broadcom Corporation Hash and route hardware with parallel routing scheme
KR100551072B1 (ko) * 2003-12-29 2006-02-10 주식회사 하이닉스반도체 멀티-칩 패키지에서 입출력패드의 효율적인 멀티플렉싱이가능한 반도체 메모리 장치
KR100555753B1 (ko) * 2004-02-06 2006-03-03 삼성전자주식회사 원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법
US7529267B2 (en) 2004-03-19 2009-05-05 Fujitsu Limited Data transmissions in communication networks using multiple tokens
US7185138B1 (en) 2004-05-14 2007-02-27 Peter Galicki Multi-dimensional data routing fabric
KR100594318B1 (ko) 2005-01-31 2006-06-30 삼성전자주식회사 위상점프없는 소프트 스위칭을 위한 멀티플렉서 및멀티플렉싱 방법
US20060193318A1 (en) * 2005-02-28 2006-08-31 Sriram Narasimhan Method and apparatus for processing inbound and outbound quanta of data
US7916135B2 (en) 2005-03-08 2011-03-29 Au Optronics Corporation Timing controller and method of generating timing signals
FR2898753B1 (fr) * 2006-03-16 2008-04-18 Commissariat Energie Atomique Systeme sur puce a controle semi-distribue
US8194690B1 (en) * 2006-05-24 2012-06-05 Tilera Corporation Packet processing in a parallel processing environment
US7493406B2 (en) * 2006-06-13 2009-02-17 International Business Machines Corporation Maximal flow scheduling for a stream processing system
US7493302B2 (en) 2006-06-26 2009-02-17 International Business Machines Corporation Federated transaction path and service level agreement monitoring across service oriented application partner domains
US7782770B1 (en) * 2006-06-30 2010-08-24 Marvell International, Ltd. System and method of cross-chip flow control
WO2008080122A2 (en) 2006-12-22 2008-07-03 The Trustees Of Columbia University In The City Of New York Systems and method for on-chip data communication
US7710904B2 (en) 2006-12-27 2010-05-04 Intel Corporation Ring network with variable token activation
US7598766B2 (en) 2007-01-09 2009-10-06 University Of Washington Customized silicon chips produced using dynamically configurable polymorphic network
US8406205B2 (en) 2007-08-08 2013-03-26 Qualcomm Incorporated Apparatus and method for channel reservation in wireless communication systems
CN101911764B (zh) * 2008-01-29 2013-08-21 索尼公司 多跳无线终端及其流量控制方法
US8699426B2 (en) 2008-03-26 2014-04-15 Qualcomm Incorporated Method and apparatus for resource allocation in wireless communication systems
US8665841B1 (en) * 2008-08-13 2014-03-04 Marvell International Ltd. Multiple simultaneous mesh routes
US20100158023A1 (en) * 2008-12-23 2010-06-24 Suvhasis Mukhopadhyay System-On-a-Chip and Multi-Chip Systems Supporting Advanced Telecommunication Functions
GB2471067B (en) * 2009-06-12 2011-11-30 Graeme Roy Smith Shared resource multi-thread array processor
US8639862B2 (en) * 2009-07-21 2014-01-28 Applied Micro Circuits Corporation System-on-chip queue status power management

Also Published As

Publication number Publication date
RU2013100980A (ru) 2014-07-20
CN102959907A (zh) 2013-03-06
US8593960B2 (en) 2013-11-26
JP5462412B2 (ja) 2014-04-02
JP2013534113A (ja) 2013-08-29
EP2589186A2 (en) 2013-05-08
US20120002675A1 (en) 2012-01-05
WO2012012188A2 (en) 2012-01-26
CN102959907B (zh) 2016-02-17
BR112012033508A2 (pt) 2016-11-29
US20140050224A1 (en) 2014-02-20
RU2565781C2 (ru) 2015-10-20
EP2589186A4 (en) 2016-11-02
US9450888B2 (en) 2016-09-20
EP2589186B1 (en) 2018-02-21
WO2012012188A3 (en) 2012-04-12
TW201211787A (en) 2012-03-16

Similar Documents

Publication Publication Date Title
TWI516957B (zh) 用於多維網目拓樸結構的系統、方法及裝置
US9742630B2 (en) Configurable router for a network on chip (NoC)
US9590813B1 (en) Supporting multicast in NoC interconnect
KR101830762B1 (ko) 전체적 대기 시간이 최소화되고 인터커넥트 비용이 감소하도록 노드들을 상호연결하는 soc ip 코어 자동 연결 방법
US9699079B2 (en) Streaming bridge design with host interfaces and network on chip (NoC) layers
US8819616B2 (en) Asymmetric mesh NoC topologies
JP6060316B2 (ja) ＮｏＣを構成するための方法及びシステム並びにコンピュータ可読記憶媒体
US9160627B2 (en) Multiple heterogeneous NoC layers
US9825809B2 (en) Dynamically configuring store-and-forward channels and cut-through channels in a network-on-chip
US20140177473A1 (en) Hierarchical asymmetric mesh with virtual routers
US10218581B2 (en) Generation of network-on-chip layout based on user specified topological constraints
US10983910B2 (en) Bandwidth weighting mechanism based network-on-chip (NoC) configuration
US9185026B2 (en) Tagging and synchronization for fairness in NOC interconnects
US20180198682A1 (en) Strategies for NoC Construction Using Machine Learning
US11144457B2 (en) Enhanced page locality in network-on-chip (NoC) architectures
US20230370392A1 (en) Network-on-chip architecture for handling different data sizes
Soni et al. A Survey on Different Topologies, Switching Techniques and Routing Algorithms for A Network on Chip

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees