TWI513020B - 金屬障壁摻雜金屬接觸層 - Google Patents

金屬障壁摻雜金屬接觸層 Download PDF

Info

Publication number
TWI513020B
TWI513020B TW099117909A TW99117909A TWI513020B TW I513020 B TWI513020 B TW I513020B TW 099117909 A TW099117909 A TW 099117909A TW 99117909 A TW99117909 A TW 99117909A TW I513020 B TWI513020 B TW I513020B
Authority
TW
Taiwan
Prior art keywords
layer
doped
metal
adjacent
intrinsic
Prior art date
Application number
TW099117909A
Other languages
English (en)
Other versions
TW201108431A (en
Inventor
Long Cheng
Akhlesh Gupta
Anke Abken
Benyamin Buller
Original Assignee
First Solar Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by First Solar Inc filed Critical First Solar Inc
Publication of TW201108431A publication Critical patent/TW201108431A/zh
Application granted granted Critical
Publication of TWI513020B publication Critical patent/TWI513020B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/02013Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising output lead wires elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03925Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including AIIBVI compound materials, e.g. CdTe, CdS
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Description

金屬障壁摻雜金屬接觸層 優先權之主張
本申請案基於U.S.C. §119(e)主張2009年6月4日提申之美國臨時申請案編號61/184,221之優先權,其係藉此併入以作為參考資料。
發明領域
本發明係有關於光伏打裝置及生產的方法。
發明背景
光伏打裝置能包括沉積於一基材之上的半導體材料,舉例而言,一第一層當作為一窗戶層以及一第二層當作為一吸收劑層。該半導體窗戶層可以允許太陽輻射穿透至該吸收劑層,例如,一碲化鎘層,其將太陽能轉化成電。光伏打裝置也可以含有一或更多個透明導電氧化物層,其通常也是電荷的導體。
發明概要
依據本發明之一實施例,係特地提出一種光伏打裝置,其包含:一本質金屬層鄰接一半導體吸收劑層;以及一摻雜金屬接觸層鄰接該本質金屬層,該摻雜金屬接觸層包含一金屬基底材料與一摻雜物。
依據本發明之另一實施例,係特地提出一種供用於製造一光伏打裝置的方法,該方法包含:沉積本質金屬層於一半導體吸收劑層之上;以及沉積摻雜金屬接觸層於該本質金屬層之上,該摻雜金屬接觸層包含一金屬基底材料和一摻雜物。
依據本發明之再一實施例,係特地提出一種光伏打模組,其包含:複數個光伏打電池鄰接一基材;以及一後部蓋子鄰接該等複數個光伏打電池,該等複數個光伏打電池包含:一本質金屬層鄰接一半導體吸收劑層;以及一摻雜金屬接觸層鄰接該本質金屬層,該摻雜金屬接觸層包含一金屬基底材料和一摻雜物。
依據本發明之又一實施例,係特地提出一種生產電的方法,該方法包含:用一光束照射一光伏打電池以產生一光電流;以及收集產生的光電流,其中該光伏打電池包含:一本質金屬層鄰接一半導體吸收劑層;以及一摻雜金屬接觸層鄰接該本質金屬層,該摻雜金屬接觸層包含一金屬基底材料和一摻雜物。
圖式簡單說明
第1圖為具有複數層的光伏打裝置之示意;第2圖為具有複數層的光伏打裝置之示意。
較佳實施例之詳細說明
光伏打裝置能包括產生於一基材(或覆板)之上的複數層。舉例而言,一光伏打裝置能包括一障壁層、一透明導電氧化物(TCO)層、一緩衝層,以及一半導體層形成為一疊於一基材之上。各層可以依序包括多於一層或是薄膜。舉例而言,該半導體層可以包括形成於該緩衝層之上的一第一薄膜,其包括一半導體窗戶層,例如,一硫化鎘層,以及形成於該半導體窗戶層之上的一第二薄膜,其包括一半導體吸收劑層,例如,一碲化鎘層。此外,各層可以覆蓋該裝置的全部或一部分及/或層或是在層下面的基材之全部或一部分。舉例而言,一“層”可以包括接觸一表面的全部或一部分之任何材料的任何數量。
光伏打裝置能包括選擇性地透明的基材,例如,玻璃。因為玻璃不是導電性的,可以使一透明導電氧化物(TCO)層沉積於該基材與該半導體雙層之間以當作為一前部接點。一金屬層可以被沉積至p-型吸收劑層之上以當作為一背面接點。該前部與背面接點可以當作為該裝置的電極。金屬層之各種各樣的材料為可得的,包括,但不限於:鉬、鋁、鉻、鐵、鎳、鈦、釩、錳、鈷、鋅、釕、鎢、銀、金,以及鉑。鉬作用為一背面接點金屬是特別好的,由於其在加工温度之相對穩定性與低的接觸電阻。亦證實銅用於保存填充因子為有效的。本文中揭示的本發明有關於用於光伏打裝置之背面接點的組成物及沉積。
於一個態樣中,一光伏打裝置能包括一本質金屬層鄰接一半導體吸收劑層。該光伏打裝置能包括一摻雜金屬接觸層鄰接該本質金屬層。該摻雜金屬接觸層能包括一金屬基底材料和一摻雜物。
該本質金屬層可以包括鉬、鋁、鉻、鐵、鎳、鈦、釩、錳、鈷、鋅、釕、鎢、銀、金,或鉑,或其等之組合。該本質金屬層可以包括鉬。該本質金屬層可以包括一氮化物。該本質金屬層可以包括氮化鉬。該本質金屬層可以包括鉻。該金屬基底材料可以包括鉬、鋁、鉻、鐵、鎳、鈦、釩、錳、鈷、鋅、釕、鎢、銀、金,或鉑,或其等之組合。該金屬基底材料可以包括鉬。該摻雜物可以包括銅、銻、鉀、鈉、銫、銀、金、磷、砷,以及鉍。該摻雜物可以包括銅。該摻雜物可以包括鈉。該摻雜金屬接觸層可以包括大約0.1%至大約10%之銅濃度。該光伏打裝置能包括一半導體窗戶層,其中該半導體吸收劑層係位處於鄰接該半導體窗戶層,以及其中該半導體窗戶層與該半導體吸收劑層為一半導體雙層的至少一部分。該半導體窗戶層可以包括硫化鎘層。該光伏打裝置能包括一透明導電氧化物堆疊件,其中該半導體雙層係位處於鄰接該透明導電氧化物堆疊件。該光伏打裝置能包括一第一基材,其中該透明導電氧化物堆疊件係位處於鄰接該第一基材。該第一基材可以包括一玻璃。該玻璃可以包括一鈉鈣玻璃。該透明導電氧化物堆疊件可以包括一緩衝層,其位處於鄰接一透明導電氧化物層,以及其中該透明導電氧化物層係位處於鄰接一或更多個障壁層。該透明導電氧化物層可以包括錫酸鎘(cadmium stannate)。該緩衝層可以包括氧化鋅錫、氧化錫、氧化鋅,或是鋅鎂氧化物(zinc magnesium oxide),或其等之組合。該一或更多個障壁層的各個可以包括:氮化矽、鋁摻雜氮化矽、氧化矽、鋁摻雜氧化矽、硼摻雜氮化矽、磷摻雜氮化矽、矽氧化物-氮化物(silicon oxide-nitride),或是氧化錫,或其等之組合。該光伏打裝置能包括一後部撐體鄰接該摻雜金屬接觸層。
於一個態樣中,一種供用於製造一光伏打裝置的方法能包括沉積一本質金屬層於一半導體吸收劑層之上。該方法能包括沉積一摻雜金屬接觸層於該本質金屬層之上。該摻雜金屬接觸層可以包括一金屬基底材料和一摻雜物。
沉積一本質金屬層可以包括濺鍍鉬。沉積一本質金屬層可以包括濺鍍鉻。沉積一本質金屬層可以包括濺鍍氮化鉬。沉積一本質金屬層可以包括沉積鉬、鋁、鉻、鐵、鎳、鈦、釩、錳、鈷、鋅、釕、鎢、銀、金,或鉑,或其等之組合。該方法能包括摻雜一金屬基底材料以形成一摻雜金屬接觸層。該方法能包括用一摻雜物摻雜一金屬基底材料,其中該金屬基底材料可以包括鉬、鋁、鉻、鐵、鎳、鈦、釩、錳、鈷、鋅、釕、鎢、銀、金,或鉑,或其等之任何組合,以及其中該摻雜物可以包括銅、銻、鉀、鈉、銫、銀、金、磷、砷,或鉍,或其等之任何組合。該方法能包括用大約0.1%至大約10%的銅摻雜一金屬基底材料。沉積一摻雜金屬接觸層可以包括濺鍍銅摻雜鉬。沉積一摻雜金屬接觸層可以包括濺鍍一金屬基底材料,其包括如該本質金屬層相同的金屬。該方法能包括沉積該半導體吸收劑層鄰接一半導體窗戶層,其中該半導體吸收劑層包括一碲化鎘層,以及其中該半導體窗戶層包括一硫化鎘層。該方法能包括沉積該半導體窗戶層鄰接一透明導電氧化物堆疊件,其中該透明導電氧化物堆疊件可以包括一緩衝層鄰接一透明導電氧化物層,其中該透明導電氧化物層係位處於鄰接一或更多個障壁層。該方法能包括沉積該透明導電氧化物堆疊件鄰接一第一基材。該第一基材可以包括一玻璃。該玻璃可以包括一鈉鈣玻璃。該一或更多個障壁層的各個可以包括氮化矽、鋁摻雜氮化矽、氧化矽、鋁摻雜氧化矽、硼摻雜氮化矽、磷摻雜氮化矽、矽氧化物-氮化物,或是氧化錫,或其等之組合。該透明導電氧化物層可以包括錫酸鎘。該緩衝層可以包括氧化鋅錫、氧化錫、氧化鋅,或是鋅鎂氧化物,或其等之組合。該方法能包括退火該透明導電氧化物堆疊件。該方法能包括沉積一後部撐體鄰接該摻雜金屬接觸層。
於一個態樣中,一光伏打模組可以包括複數個光伏打電池鄰接一基材。該光伏打模組可以包括一後部蓋子鄰接該等複數個光伏打電池。該等複數個光伏打電池可以包括一第二金屬層鄰接一第一層。該第一層可以被放置於鄰接一基材。該第二金屬層可以包括一摻雜物。該等複數個光伏打電池可以包括一本質金屬層鄰接一半導體吸收劑層。該等複數個光伏打電池可以包括一摻雜金屬接觸層鄰接該本質金屬層。該摻雜金屬接觸層可以包括一金屬基底材料和一摻雜物。
該光伏打模組可以包括第一條膠帶,其具有沿著各光伏打電池之一接觸區分布的長度。該第一條膠帶可以包括一前部表面與一後部表面。各表面可以包含一黏合劑。該光伏打模組可以包括一第一鉛箔,其沿著該第一條膠帶的長度分布。該光伏打模組可以包括第二條膠帶,其具有比該第一條膠帶更短的長度,該第二條膠帶沿著該第一條膠帶的長度分布且於該第一條膠帶的末端之間分布。該第二條膠帶可以包括一前部表面與一後部表面。各表面可以包含一黏合劑。該光伏打模組可以包括一第二鉛箔,其具有比該第二條膠帶的長度更短的長度,沿著該第二條膠帶的長度分布。該光伏打模組可以包括複數個平行匯流排,其等被放置於鄰接且垂直於該等第一及第二條膠帶。該等複數個平行匯流排的每一者可以接觸該等第一或該第二鉛箔的一者。該光伏打模組可以包括第一及第二子模組。該第一子模組可以包括串聯連接的該等複數個光伏打電池之二或更多個電池。該第二子模組可以包括串聯連接的該等複數個光伏打電池之另外的二或更多個電池。該等第一及第二子模組可以經由一共享的電池予以並聯連接。
於一個態樣中,一種生產電的方法可以包括用一光束照射一個光伏打電池以產生一光電流。該方法可以包括收集產生的光電流。該光伏打電池可以包括一第二金屬層鄰接一第一層。該第一層可以位處於鄰接一基材。該第二金屬層可以包括一摻雜物。該光伏打電池可以包括一本質金屬層鄰接一半導體吸收劑層。該光伏打電池可以包括一摻雜金屬接觸層鄰接該本質金屬層。該摻雜金屬接觸層可以包括一金屬基底材料和一摻雜物。
參照第1圖作為實例,光伏打裝置10可以藉由以下方式形成:沉積透明導電氧化物層110至基材100之上以當作為光伏打裝置10的一前部接點。透明導電氧化物層110可以包括任何適合的接點材料,包括錫酸鎘,以及可以使用任何適合的技術予以沉積,包括濺鍍。半導體窗戶層120可以被沉積於透明導電氧化物層110之上。半導體窗戶層120可以包括任何適合的n-型半導體材料,包括硫化鎘。半導體窗戶層120可以使用任何適合的技術予以沉積,包括氣相傳輸。半導體吸收劑層130可以被沉積至半導體窗戶層120之上。半導體吸收劑層130可以包括任何適合的p-型半導體材料,包括碲化鎘。半導體吸收劑層130可以使用任何適合的沉積技術予以沉積,包括氣相傳輸。一本質金屬層140可以被沉積至半導體吸收劑層130之上。本質金屬層140可以包括任何的本質半導體材料,包括但不限於:鉬、鋁、鉻、鐵、鎳、鈦、釩、錳、鈷、鋅、釕、鎢、銀、金,或鉑。本質金屬層140亦能包括氮。舉例而言,本質金屬層140可以包括氮化鉬。本質金屬層140可以使用任何適合的沉積技術予以沉積,包括濺鍍,例如,RF濺鍍。摻雜金屬接觸層150可以被沉積至本質金屬層140之上以當作為光伏打裝置10之一背面接點。本質金屬層140及/或摻雜金屬接觸層150亦可以具有合適的厚度,舉例而言,大於大約10 A,大於大約20 A,大於大約50 A,大於大約100 A,大於大約250 A,大於大約500 A,少於大約2000 A,少於大約1500 A,少於大約1000 A,或少於大約750 A。摻雜金屬接觸層150可以包括一金屬基底材料及一摻雜物材料。該金屬基底材料可以包括任何適合的金屬或合金,包括:鉬、鋁、鉻、鐵、鎳、鈦、釩、錳、鈷、鋅、釕、鎢、銀、金,或鉑。該摻雜物材料可以包括任何適合的摻雜物,包括:銅、銻、鉀、鈉、銫、銀、金、磷、砷,或鉍。舉例而言,摻雜金屬接觸層150可以包括用大約0.1%至大約10%的銅予以摻雜的鉬。本質金屬層140及/或摻雜金屬接觸層150可以為實質純的,其含有一單一金屬或是其等之二元合金、混合物,或固體溶液。光伏打裝置10能經歷熱處理,在熱處理的整個期間內來自摻雜金屬接觸層150的摻雜物材料能擴散至本質金屬層140內。舉例而言,來自銅摻雜鉬之銅能擴散至氮化鉬層以產生一濃度梯度。
參照第2圖,光伏打裝置10能進一步包括沉積於基材100與透明導電氧化物110之間的一障壁層200。障壁層200能藉由阻止鈉(或其他的化學品)從基材100擴散而維持及/或提高裝置性能。障壁層200可以包括任何適合的障壁材料,包括:氮化矽、鋁摻雜氮化矽、氧化矽、鋁摻雜氧化矽、硼摻雜氮化矽、磷摻雜氮化矽、矽氧化物-氮化物,或是氧化錫,或其等之任何組合。障壁層200可以包括多重的障壁層。持續參照第2圖,光伏打裝置亦能包括一緩衝層210以使得其後的半導體窗戶層120之平順的且連續的沉積。緩衝層120可以包括任何適合的緩衝材料,包括:氧化鋅錫、氧化錫、氧化鋅,或是鋅鎂氧化物。一後部撐體230可以被沉積至摻雜接觸層150之上,以及可以包括任何適合的材料,舉例而言,一鈉鈣玻璃。
用於沉積以上討論的該等層之各種各樣的沉積技術為可得的,其包括舉例而言:低壓化學氣相沉積、大氣壓化學氣相沉積、電漿輔助化學氣相沉積、熱化學氣相沉積、DC或AC濺鍍、旋轉塗佈沉積,以及噴霧熱解。
一濺鍍靶材可以藉由鑄錠冶金予以製造。一濺鍍靶材可以由鎘、錫、矽,或鋁,或是其等之適合製造該層的組合或合金予以製造。舉例而言,該靶材可以為Si85Al15。鎘與錫可以以化學計量上適當的量存在於相同的靶材內。一濺鍍靶材可以被製造為任何適合的形狀之一單一片。一濺鍍靶材可以為一管子。一濺鍍靶材可以藉由將一金屬材料鑄造成任何適合的形狀(例如,一管子)來製造。
一濺鍍靶材可以由多於一片來製造。一濺鍍靶材可以由多於一片金屬予以製造,舉例而言,一片鎘與一片錫。鎘與錫可以以任何適合的形狀(例如,套筒)予以製造,以及能以任何適合的方式或是構形予以連結或連接。舉例而言,一片鎘與一片錫可以被熔接在一起以形成該濺鍍靶材。一套筒可以被放置於另一個套筒之內。
一濺鍍靶材可以藉由粉末冶金予以製造。一濺鍍靶材可以藉由固結金屬粉末(如,鎘或是錫粉末)予以形成以形成靶材。金屬粉末可以用任何適合的方法(如,壓製,例如等壓壓製)且以任何適合的形狀予以固結。固結能在任何適合的溫度下發生。一濺鍍靶材可以由包括多於一金屬粉末(如,鎘與錫)之金屬粉末予以形成。多於一種金屬粉末可以以化學計量上適當的量存在。
一濺鍍靶材可以藉由將包括靶材材料之線料放置在鄰接一基座而予以製造。舉例而言,可以將包括靶材材料之線料纏繞環繞一基管。該線料可以包括以化學計量上適當的量存在的複數種金屬(如,鎘與錫)。該基管可以由不會被濺鍍的一材料形成。該線料可以予以壓製(如,藉由等壓壓製)。
一濺鍍靶材可以藉由將一靶材材料噴塗至一基座之上而予以製造。金屬靶材材料可以藉由任何適合的噴塗方法予以噴塗,包括:熱噴塗與電漿噴塗。該金屬靶材材料可以包括以化學計量上適當的量存在的複數種金屬(如,鎘與錫)。基座,該金屬靶材材料係被噴塗至其上,可以為一管子。
使用本文中討論的方法組裝之光伏打裝置/電池可以被併入至一或更多個光伏打模組之內,其等之各個可以包括一或更多個子模組。此等模組可以被併入至生產電的各種系統之內。舉例而言,一光伏打模組可以包括一或更多個子模組,其等係由串聯連接之複數個光伏打電池所組成。一或更多個子模組可以經由一共享的電池予以並聯連接以形成一光伏打模組。
一匯流排總成可以被附接至一光伏打模組的接觸表面以使得能夠連接額外的電子組件(如,一或更多個額外的模組)。舉例而言,一第一條雙邊的膠帶可以沿著該模組的長度分布,以及一第一鉛箔可以被施用鄰接至該處。一第二條雙邊的膠帶(比該第一條更小)可以被施用鄰接該第一鉛箔。一第二鉛箔可以被施用鄰接該第二條雙邊的膠帶。該膠帶與鉛箔可以被放置,以使得曝露該第一鉛箔的至少一部分,以及曝露該第二鉛箔的至少一部分。在施用該膠帶與鉛箔之後,複數個匯流排可以沿著該模組的接觸區放置。該等匯流排可以被放置於彼此平行的,以任何適合的距離分開。舉例而言,該等複數個匯流排可以包括放置於該第一鉛箔的一部分上的至少一個匯流排,以及被放置於該第二鉛箔的一部分上的至少一個匯流排。該匯流排,與已經施用匯流排之鉛箔的部分一起,可以界定一正區域或是負區域。可以使用一滾筒以於該第一或該第二鉛箔的節段產生一環。該環可以穿過一隨後沉積的後方玻璃之孔。該光伏打模組可以被連接至其他的電子組件,包括,舉例而言,一或更多個額外的光伏打模組。舉例而言,該光伏打模組可以被電氣地連接至一或更多個額外的光伏打模組以形成一光伏打陣列。
該等光伏打電池/模組/陣列可以被包括於一種用於生產電的系統之內。舉例而言,一個光伏打電池可以用一光束予以照射以產生一光電流。該光電流可以被收集且從直流電(DC)轉化成交流電(AC)以及分配至一電力網絡。任何適合的波長之光可以應用在該電池以產生光電流,包括,舉例而言,多於400 nm,或少於700 nm(如,紫外光)。由一光伏打電池產生的光電流可以組合以從其他的光伏打電池產生的光電流。舉例而言,該等光伏打電池可以為一光伏打陣列內的一或更多個光伏打模組之部分,由此可以利用且分配聚合的電流。
提供以上說明之具體例作為闡釋及實例。應該了解到以上提供的該等實例可以於某些方面改變且仍然保持在申請專利範圍的範圍內。應該了解到,縱然本發明已經參照以上之較佳具體例予以說明,但是其他的具體例係落在申請專利範圍的範圍內。
10‧‧‧光伏打裝置
100‧‧‧基材
110‧‧‧透明導電氧化物層
120‧‧‧半導體窗戶層;緩衝層
130‧‧‧半導體吸收劑層
140‧‧‧本質金屬層
150‧‧‧摻雜金屬接觸層/摻雜接觸層
200‧‧‧障壁層
210‧‧‧緩衝層
230‧‧‧後部撐體
第1圖為具有複數層的光伏打裝置之示意;第2圖為具有複數層的光伏打裝置之示意。
10...光伏打裝置
100...基材
110...透明導電氧化物層
120...半導體窗戶層/緩衝層
130...半導體吸收劑層
140...本質金屬層
150...摻雜金屬接觸層/摻雜接觸層

Claims (35)

  1. 一種光伏打裝置,其包含:一本質金屬層鄰接一半導體吸收劑層,其中該本質金屬層包含氮化鉬;以及一摻雜金屬接觸層鄰接該本質金屬層,該摻雜金屬接觸層包含一金屬基底材料與一摻雜物材料,其中該摻雜物材料為銅,該摻雜金屬接觸層包含0.1%至10%的銅濃度,且其中該本質金屬層更包含一濃度梯度的摻雜物材料,其係由該摻雜金屬接觸層擴散出之該摻雜物材料而形成者。
  2. 如申請專利範圍第1項之光伏打裝置,其中該金屬基底材料係選自以下所構成的群組:鉬、鋁、鉻、鐵、鎳、鈦、釩、錳、鈷、鋅、釕、鎢、銀、金,以及鉑。
  3. 如申請專利範圍第1項之光伏打裝置,其中該金屬基底材料包含鉬。
  4. 如申請專利範圍第1項之光伏打裝置,其進一步包含一半導體窗戶層,其中該半導體吸收劑層係位處於鄰接該半導體窗戶層,以及其中該半導體窗戶層與該半導體吸收劑層為半導體雙層的至少一部分。
  5. 如申請專利範圍第4項之光伏打裝置,其中該半導體窗戶層包含一硫化鎘層。
  6. 如申請專利範圍第4項之光伏打裝置,其進一步包含一透明導電氧化物堆疊件,其中該半導體雙層係位處於鄰 接該透明導電氧化物堆疊件。
  7. 如申請專利範圍第6項之光伏打裝置,其進一步包含一第一基材,其中該透明導電氧化物堆疊件係位處於鄰接該第一基材。
  8. 如申請專利範圍第7項之光伏打裝置,其中該第一基材包含一玻璃。
  9. 如申請專利範圍第8項之光伏打裝置,其中該玻璃包含一鈉鈣玻璃。
  10. 如申請專利範圍第6項之光伏打裝置,其中該透明導電氧化物堆疊件包含一緩衝層,其位處於鄰接一透明導電氧化物層,以及其中該透明導電氧化物層係位處於鄰接一或更多個障壁層。
  11. 如申請專利範圍第10項之光伏打裝置,其中該透明導電氧化物層包含錫酸鎘(cadmium stannate)。
  12. 如申請專利範圍第10項之光伏打裝置,其中該緩衝層係選自以下所構成的群組:氧化鋅錫、氧化錫、氧化鋅,以及鋅鎂氧化物(zinc magnesium oxide)。
  13. 如申請專利範圍第10項之光伏打裝置,其中該一或更多個障壁層的各個係選自以下所構成的群組:氮化矽、鋁摻雜氮化矽、氧化矽、鋁摻雜氧化矽、硼摻雜氮化矽、磷摻雜氮化矽、矽氧化物-氮化物(silicon oxide-nitride),以及氧化錫。
  14. 如申請專利範圍第1項之光伏打裝置,其進一步包含一後部撐體鄰接該摻雜金屬接觸層。
  15. 一種製造光伏打裝置的方法,該方法包含:沉積一本質金屬層於一半導體吸收劑層之上;以及沉積一摻雜金屬接觸層於該本質金屬層之上,該摻雜金屬接觸層包含一金屬基底材料和一摻雜物材料,其中該金屬基底材料為鉬,其中該摻雜物材料為銅,該摻雜金屬接觸層包含0.1%至10%的銅濃度,及形成一濃度梯度的摻雜物材料,其係藉由使該摻雜金屬接觸層擴散出至少部分摻雜物材料而形成者。
  16. 如申請專利範圍第15項之方法,其中該沉積本質金屬層包含濺鍍鉬。
  17. 如申請專利範圍第15項之方法,其中該沉積本質金屬層包含濺鍍鉻。
  18. 如申請專利範圍第15項之方法,其中該沉積本質金屬層包含濺鍍氮化鉬。
  19. 如申請專利範圍第15項之方法,其中該沉積本質金屬層包含沉積選自以下所構成的群組之一者:鉬、鋁、鉻、鐵、鎳、鈦、釩、錳、鈷、鋅、釕、鎢、銀、金,以及鉑。
  20. 如申請專利範圍第15項之方法,其中該沉積摻雜金屬接觸層包含濺鍍銅摻雜鉬。
  21. 如申請專利範圍第15項之方法,其中該沉積摻雜金屬接觸層包含濺鍍一金屬基底材料,其包含如該本質金屬層相同的金屬。
  22. 如申請專利範圍第15項之方法,其進一步包含沉積該半導體吸收劑層鄰接一半導體窗戶層,該半導體吸收劑層包含一碲化鎘層,以及該半導體窗戶層包含一硫化鎘層。
  23. 如申請專利範圍第22項之方法,其進一步包含沉積該半導體窗戶層鄰接一透明導電氧化物堆疊件,其中該透明導電氧化物堆疊件包含一緩衝層鄰接一透明導電氧化物層,其中該透明導電氧化物層係位處於鄰接一或更多個障壁層。
  24. 如申請專利範圍第23項之方法,其進一步包含沉積該透明導電氧化物堆疊件鄰接一第一基材。
  25. 如申請專利範圍第24項之方法,其中該第一基材包含一玻璃。
  26. 如申請專利範圍第25項之方法,其中該玻璃包含一鈉鈣玻璃。
  27. 如申請專利範圍第23項之方法,其中該一或更多個障壁層的各個係選自以下所構成的群組之一者:氮化矽、鋁摻雜氮化矽、氧化矽、鋁摻雜氧化矽、硼摻雜氮化矽、磷摻雜氮化矽、矽氧化物-氮化物,以及氧化錫。
  28. 如申請專利範圍第23項之方法,其中該透明導電氧化物層包含錫酸鎘。
  29. 如申請專利範圍第23項之方法,其中該緩衝層係選自以下所構成的群組:氧化鋅錫、氧化錫、氧化鋅,以及鋅鎂氧化物。
  30. 如申請專利範圍第23項之方法,其進一步包含退火該透明導電氧化物堆疊件。
  31. 如申請專利範圍第15項之方法,其進一步包含沉積一後部撐體鄰接該摻雜金屬接觸層。
  32. 一種光伏打模組,其包含:複數個光伏打電池鄰接一基材;以及一後部蓋子鄰接該等複數個光伏打電池,該等複數個光伏打電池包含:一本質金屬層鄰接一半導體吸收劑層,其中該本質金屬層包氮化鉬;以及一摻雜金屬接觸層鄰接該本質金屬層,該摻雜金屬接觸層包含一金屬基底材料和一摻雜物材料,其中該摻雜物材料為銅,該摻雜金屬接觸層包含0.1%至10%的銅濃度,且其中該本質金屬層更包含一濃度梯度的摻雜物材料,其係由該摻雜金屬接觸層擴散出之該摻雜物材料而形成者。
  33. 如申請專利範圍第32項之光伏打模組,其進一步包含:一第一條膠帶,其具有沿著各光伏打電池之一接觸區分布的長度,該第一條膠帶包含一前部表面與一後部表面,各表面含有一黏合劑;一第一鉛箔,其沿著該第一條膠帶的長度分布:一第二條膠帶,其具有比該第一條膠帶的長度更短的長度,其沿著該第一條膠帶的長度分布且介於該第一 條膠帶的末端之間分布,其中該第二條膠帶包含一前部表面與一後部表面,各含有一黏合劑;一第二鉛箔,其具有比該第二條膠帶的長度更短的長度,其沿著的長度分布該第二條膠帶的;以及複數個平行匯流排,被放置於鄰接且垂直於該第一及第二條膠帶,其中該等複數個平行匯流排的每一者接觸該等第一或該等第二鉛箔的一者。
  34. 如申請專利範圍第33項之光伏打模組,其進一步包含第一及第二子模組,其中該第一子模組包含串聯連接之該等複數個光伏打電池的二或更多個電池,以及該第二子模組包含串聯連接之該等複數個光伏打電池之另外的二或更多個電池,其中該等第一及第二子模組係經由一共享的電池而並聯連接。
  35. 一種生產電的方法,該方法包含:用一光束照射一光伏打電池以產生一光電流;以及收集產生的光電流,其中該光伏打電池包含:一本質金屬層鄰接一半導體吸收劑層,其中該本質金屬層包含氮化鉬;以及一摻雜金屬接觸層鄰接該本質金屬層,該摻雜金屬接觸層包含一金屬基底材料和一摻雜物材料,其中該摻雜物材料為銅,該摻雜金屬接觸層包含0.1%至10%的銅濃度,且其中該本質金屬層更包含一濃度梯度的摻雜物材料,其係由該摻雜金屬接觸層擴散出之該摻雜物 材料而形成者。
TW099117909A 2009-06-04 2010-06-03 金屬障壁摻雜金屬接觸層 TWI513020B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US18422109P 2009-06-04 2009-06-04

Publications (2)

Publication Number Publication Date
TW201108431A TW201108431A (en) 2011-03-01
TWI513020B true TWI513020B (zh) 2015-12-11

Family

ID=43298074

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099117909A TWI513020B (zh) 2009-06-04 2010-06-03 金屬障壁摻雜金屬接觸層

Country Status (2)

Country Link
TW (1) TWI513020B (zh)
WO (1) WO2010141455A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461186B2 (en) 2010-07-15 2016-10-04 First Solar, Inc. Back contact for a photovoltaic module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4826777A (en) * 1987-04-17 1989-05-02 The Standard Oil Company Making a photoresponsive array
US5626688A (en) * 1994-12-01 1997-05-06 Siemens Aktiengesellschaft Solar cell with chalcopyrite absorber layer
TW200631171A (en) * 2005-02-18 2006-09-01 Semiconductor Energy Lab Co Ltd Photoelectric conversion device and manufacturing method of the same, and a semiconductor device
US7390961B2 (en) * 2004-06-04 2008-06-24 Sunpower Corporation Interconnection of solar cells in a solar cell module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4826777A (en) * 1987-04-17 1989-05-02 The Standard Oil Company Making a photoresponsive array
US5626688A (en) * 1994-12-01 1997-05-06 Siemens Aktiengesellschaft Solar cell with chalcopyrite absorber layer
US7390961B2 (en) * 2004-06-04 2008-06-24 Sunpower Corporation Interconnection of solar cells in a solar cell module
TW200631171A (en) * 2005-02-18 2006-09-01 Semiconductor Energy Lab Co Ltd Photoelectric conversion device and manufacturing method of the same, and a semiconductor device
CN1832207A (zh) * 2005-02-18 2006-09-13 株式会社半导体能源研究所 光电转换器件及其制造方法、以及半导体器件

Also Published As

Publication number Publication date
TW201108431A (en) 2011-03-01
WO2010141455A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
US8987587B2 (en) Metal barrier-doped metal contact layer
US9153730B2 (en) Solar cell front contact doping
US10153386B2 (en) Photovaltaic device conducting layer
US20110041917A1 (en) Doped Transparent Conductive Oxide
AU2011201197B2 (en) Methods of forming a conductive transparent oxide film layer for use in a cadmium telluride based thin film photovoltaic device
US20120061235A1 (en) Mixed sputtering target of cadmium sulfide and cadmium telluride and methods of their use
US8766088B2 (en) Dopant-containing contact material
US20120247553A1 (en) Photovoltaic device with buffer layer
EP2383363B1 (en) Cadmium sulfide layers for use in cadmium telluride based thin film photovoltaic devices and method of their manufacture
US20100307561A1 (en) Doped metal contact
CN102208484B (zh) 基于碲化镉的薄膜光伏器件所用的导电透明氧化物膜层的形成方法
EP2383792A2 (en) Cadmium Sulfide Layers for Use in Cadmium Telluride Based Thin Film Photovoltaic Devices and Methods of their Manufacture
EP2402479B1 (en) Method for sputtering a resistive transparent thin film for use in cadmium telluride based photovoltaic devices
TWI513020B (zh) 金屬障壁摻雜金屬接觸層
US20120132261A1 (en) Cadmium stannate sputter
US20120024692A1 (en) Mixed sputtering targets and their use in cadmium sulfide layers of cadmium telluride vased thin film photovoltaic devices
US20110132450A1 (en) Back Contact Deposition Using Water-Doped Gas Mixtures
US20130133731A1 (en) Cadmium doped tin oxide buffer layer for thin film photovoltaic devices and their methods of manufacture
US20130134037A1 (en) Mixed targets for forming a cadmium doped tin oxide buffer layer in a thin film photovoltaic devices
US20130133713A1 (en) Three Terminal Thin Film Photovoltaic Module and Their Methods of Manufacture

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees