TWI509562B - 用以輸入修飾覆蓋資料至像素著色器之系統、方法與電腦程式產品 - Google Patents

用以輸入修飾覆蓋資料至像素著色器之系統、方法與電腦程式產品 Download PDF

Info

Publication number
TWI509562B
TWI509562B TW102138940A TW102138940A TWI509562B TW I509562 B TWI509562 B TW I509562B TW 102138940 A TW102138940 A TW 102138940A TW 102138940 A TW102138940 A TW 102138940A TW I509562 B TWI509562 B TW I509562B
Authority
TW
Taiwan
Prior art keywords
overlay data
modified
pixel shader
depth
data
Prior art date
Application number
TW102138940A
Other languages
English (en)
Other versions
TW201439964A (zh
Inventor
Yury Uralsky
Henry Packard Moreton
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of TW201439964A publication Critical patent/TW201439964A/zh
Application granted granted Critical
Publication of TWI509562B publication Critical patent/TWI509562B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/10—Geometric effects
    • G06T15/40—Hidden part removal
    • G06T15/405—Hidden part removal using Z-buffer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/50—Lighting effects
    • G06T15/503—Blending, e.g. for anti-aliasing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Image Generation (AREA)

Description

用以輸入修飾覆蓋資料至像素著色器之系統、方法與電腦程式產品
本發明有關電腦繪圖，尤其有關執行繪圖彩現(graphics rendering)。
像素著色器(pixel shader)一般在繪圖彩現期間使用。例如，像素著色器可在彩現程序期間計算基於每個像素的效果。在另一實例中，可在一像素內的多個位置(如，子樣本(subsample)等)計算覆蓋(coverage)，其中此類位置接著可轉遞至Z/樣板測試(Z/Stencil test)以決定要寫入哪個樣本。另外，覆蓋接著可發送至一或多個像素著色器。然而，目前用以傳遞資料至像素著色器的技術多所限制。
例如，目前的像素著色器無法直接接收深度/樣板測試資訊(depth/stencil test information)。因此，由像素著色器執行的特定繪圖處理工作無法獲得最佳化。因此需要解決這些及/或其他與先前技術有關的問題。
本發明揭示一種輸入修飾之覆蓋資料至像素著色器之系統、方法與電腦程式產品。在使用中，輸入由深度/樣板測試所修飾的覆蓋 資料(coverage data)至像素著色器。另外，在像素著色器利用修飾之覆蓋資料執行一或多個動作(action)。
100‧‧‧方法
102‧‧‧操作
104‧‧‧操作
200‧‧‧彩現管線
202‧‧‧光柵化模組
204‧‧‧輸入幾何
206‧‧‧光柵覆蓋資料
208‧‧‧深度/樣板測試模組
210‧‧‧像素著色器模組
212‧‧‧光柵覆蓋資料
214‧‧‧色彩操作模組
216‧‧‧色彩計算
300‧‧‧系統
301‧‧‧主機處理器
302‧‧‧通訊匯流排
304‧‧‧主記憶體
306‧‧‧繪圖處理器
308‧‧‧顯示器
310‧‧‧次要儲存器
圖1根據一具體實施例顯示用以輸入修飾之覆蓋資料至像素著色器的方法。
圖2根據另一具體實施例顯示例示性彩現管線(rendering pipeline)。
圖3圖解可建置各種先前具體實施例之各種架構及/或功能的例示性系統。
圖1根據一具體實施例顯示用以輸入修飾之覆蓋資料至像素著色器的方法100。如操作102中所示，輸入由深度/樣板測試所修飾的覆蓋資料至像素著色器。在一具體實施例中，可由深度/樣板測試來修飾未修飾的覆蓋資料，以建立由深度/樣板測試所修飾的覆蓋資料。在另一具體實施例中，未修飾的覆蓋資料可表示光柵覆蓋資料(raster coverage data)。例如，未修飾的覆蓋資料可包括一指示(indication)，其有關於多取樣圖案(multisampled pattern)內的哪些子樣本是由產生圖元(generated primitive)覆蓋。在又另一具體實施例中，未修飾的覆蓋資料可與要顯示的一或多個像素相關聯。
另外，在一具體實施例中，可以覆蓋位元遮罩(coverage bitmask)表示未修飾的覆蓋資料。例如，此位元遮罩可指示多取樣圖案內的哪些子樣本由輸入圖元(input primitive)覆蓋。例如，由圖元覆蓋的樣本在位元遮罩中可用1註記，及未由圖元覆蓋的樣本在位元遮罩中可用0註記。在另一具體實施例中，在由深度/樣板測試進行修飾覆蓋資料之前，可由光柵 器(rasterizer)建立未修飾的覆蓋資料。例如，光柵器可接收輸入幾何(input geometry)及可對此幾何執行光柵化(rasterization)以建立覆蓋資料。在另一實例中，光柵器可包括在光柵化模組(rasterization module)內。
再者，在一具體實施例中，可從光柵器輸入未修飾的覆蓋資料至深度/樣板測試(如，z/樣板測試等)。例如，光柵器可提供未修飾的覆蓋資料至深度/樣板測試模組(depth/stencil test module)。在另一具體實施例中，深度/樣板測試可包括對未修飾的覆蓋資料執行的深度測試及樣板測試二者。例如，深度/樣板測試可包括深度測試，其可對照深度緩衝器(depth buffer)中的深度值以比較與光柵化輸入幾何(rasterized input geometry)相關聯之像素的深度值。在又另一具體實施例中，深度/樣板測試可包括深度測試，其可對照指定的最小及最大深度值以比較深度緩衝器中的深度值。
還有，在另一實例中，深度/樣板測試可包括樣板測試，其可對照樣板緩衝器中的值以比較與光柵化輸入幾何相關聯的參考值。在另一具體實施例中，可基於深度/樣板測試，來修飾未修飾的覆蓋資料。例如，未修飾的覆蓋資料可包括覆蓋位元遮罩，且覆蓋位元遮罩中的一或多個位元可因深度/樣板測試而變更。在另一實例中，對於多取樣圖案內未通過深度/樣板測試的子樣本，深度/樣板測試可藉由關閉(turn off)覆蓋位元遮罩內的位元，進行修飾覆蓋位元遮罩。
還有，在一具體實施例中，可由管線內的深度/樣板測試來修飾未修飾的覆蓋資料。在另一具體實施例中，可利用多工器(multiplexer)輸入修飾之覆蓋資料至像素著色器，其中多工器可用以在修飾之覆蓋資料及未修飾的覆蓋資料之間進行挑選。在又另一具體實施例中，像素著色器可包括像素著色器模組。
此外，如操作104所示，在像素著色器利用修飾之覆蓋資料執行一或多個動作。在一具體實施例中，像素著色器可在像素內的多個位置執行著色操作(shading operation)。在另一具體實施例中，像素著色器可在 修飾之覆蓋資料所指定的位置執行著色操作。例如，像素著色器可在多取樣圖案內已通過深度/樣板測試的位置(如，並未決定要由深度/樣板測試屏蔽(obscure)/覆蓋的位置等)執行著色計算(shading calculation)。
此外，在一具體實施例中，像素著色器可將修飾之覆蓋資料儲存至記憶體。例如，像素著色器可將修飾之覆蓋資料寫入記憶體，以便稍後由一或多個程序(如，順序獨立透明處理(order-independent transparency processing，OIT processing)、混合彩現(hybrid rendering)、抗混疊(anti-aliasing)等)處理。在另一具體實施例中，像素著色器可接收由深度/樣板測試所修飾的覆蓋資料以及未修飾的覆蓋資料二者。在又另一具體實施例中，像素著色器可在已經接收之修飾之覆蓋資料及未修飾的覆蓋資料之間進行挑選。
以此方式，可將已由深度/樣板測試所修飾的覆蓋資料讀取至像素著色器，及像素著色器接著可基於修飾之覆蓋資料改變其行為。另外，覆蓋資料可指示多取樣圖案內的哪些子樣本對顯示器的各像素為不可見，及此資訊可用以計算各像素的正確屬性(attribute)，同時以更有效且直接的方式顧及在重疊幾何(overlapping geometry)之間的遮蔽(occlusion)，而不必訴諸額外的彩現操作(rendering pass)。
現將針對可視使用者需要而建置或不建置上述構造的各種選擇性架構及特徵，提出更多的解說性資訊。請特別注意，以下資訊是為了解說的目的而提出，因此不應以任何方式被視為具有限制性。可視需要在排除或包含所述其他特徵的情況下併入任何以下特徵。
圖2根據另一具體實施例顯示例示性彩現管線200。作為一選項，彩現管線200可在圖1之功能的背景中實施。然而，彩現管線200當然也可在任何所要環境中建置。亦請注意，上述定義在本說明期間均適用。
如圖所示，彩現管線200包括光柵化模組202，其接收輸入幾何204及輸出二維(2D)光柵覆蓋資料206。在一具體實施例中，輸入幾何204可包括一或多個形狀。例如，輸入幾何204可包括以向量繪圖格式(vector graphics format)描述的影像或影像部分。在另一具體實施例中，彩現管線200可包括先期Z管線(early-Z pipeline)(如，以先期Z模式(early-Z mode)運行的管線，其中在將二維(2D)光柵覆蓋資料206發送至像素著色器模組210之前，由深度/樣板測試模組208對此二維(2D)光柵覆蓋資料206執行深度/樣板測試)。
另外，在一具體實施例中，光柵化模組202可利用輸入幾何204執行一或多個光柵化操作。在一具體實施例中，光柵化模組202可將輸入幾何204轉換成光柵影像(raster image)(如，一或多個像素等)，以在顯示器上輸出。在另一具體實施例中，光柵化模組202可決定與輸入幾何相關聯的片段覆蓋(fragment coverage)。例如，光柵化模組202可藉由決定光柵影像之多取樣圖案內的哪些子樣本由產生圖元覆蓋，而執行多取樣光柵化(multisampled rasterization)。在另一實例中，二維(2D)光柵覆蓋資料206可包括由光柵化模組決定由輸入圖元覆蓋之子樣本的指示。
再者，在一具體實施例中，二維(2D)光柵覆蓋資料206可包括位元遮罩。例如，二維(2D)光柵覆蓋資料206可包括一系列位元，其指示光柵影像之多取樣圖案內的哪些子樣本(如，樣本位置、像素等)由輸入圖元覆蓋。
還有，將二維(2D)光柵覆蓋資料206發送至深度/樣板測試模組208及像素著色器模組210二者。回應於接收二維(2D)光柵覆蓋資料206，深度/樣板測試模組208決定及輸出減少之後期Z光柵覆蓋資料(reduced post-Z raster coverage data)212。在一具體實施例中，深度/樣板測試模組208可分析二維(2D)光柵覆蓋資料206及可關閉二維(2D)光柵覆蓋資料206內未通過深度/樣板測試之子樣本的覆蓋。
例如，深度/樣板測試模組208可執行深度測試，其可對照深度緩衝器中儲存的深度值以比較與二維(2D)光柵覆蓋資料206相關聯之像素的深度值。在另一實例中，深度/樣板測試模組208可執行樣板測試，其可對 照樣板緩衝器中的值以比較與二維(2D)光柵覆蓋資料206相關聯的參考值。
還有，在一具體實施例中，減少之後期Z光柵覆蓋資料212可包括被輸入之深度/樣板測試模組208之二維(2D)光柵覆蓋資料206的修飾版本。例如，可基於由深度/樣板測試模組208執行的深度/樣板測試，修飾二維(2D)光柵覆蓋資料206，致使二維(2D)光柵覆蓋資料206中的一或多個位元可因深度/樣板測試而變更。
在另一具體實施例中，針對二維(2D)光柵覆蓋資料206內未通過深度/樣板測試的子樣本，深度/樣板測試可藉由關閉二維(2D)光柵覆蓋資料206內的覆蓋，以修飾二維(2D)光柵覆蓋資料206以建立減少之後期Z光柵覆蓋資料212。以此方式，深度/樣板測試模組208可消除二維(2D)光柵覆蓋資料206內的一或多個樣本位置，以建立減少之後期Z光柵覆蓋資料212。
此外，將減少之後期Z光柵覆蓋資料212發送至像素著色器模組210及色彩操作模組214。在一具體實施例中，像素著色器模組210可選擇從光柵化模組202輸入的二維(2D)光柵覆蓋資料206或從深度/樣板測試模組208發送的減少之後期Z光柵覆蓋資料212，以在著色期間使用。
例如，像素著色器模組210可利用位在像素著色器模組210之輸入的多工器，選擇二維(2D)光柵覆蓋資料206或減少之後期Z光柵覆蓋資料212。在另一具體實施例中，像素著色器模組210可選擇二維(2D)光柵覆蓋資料206及減少之後期Z光柵覆蓋資料212二者，以在著色期間使用。在另一具體實施例中，僅減少之後期Z光柵覆蓋資料212可發送至像素著色器模組210。例如，二維(2D)光柵覆蓋資料206可不發送至像素著色器模組210，致使像素著色器模組210可藉由預設選擇減少之後期Z光柵覆蓋資料212。
此外，在一具體實施例中，像素著色器模組210可利用從深度/樣板測試模組208發送的減少之後期Z光柵覆蓋資料212，執行一或多個動作。例如，像素著色器模組210可計算由減少之後期Z光柵覆蓋資料212指示之樣本位置的色彩計算(color calculation)216及其他屬性。以此方式，像素著 色器模組210可知道哪些樣本位置將被寫入圖框緩衝器(frame buffer)，及像素著色器模組210可不對已經屏蔽的樣本位置執行計算。
在另一實例中，像素著色器模組210可將減少之後期Z光柵覆蓋資料212儲存於記憶體中，以便稍後由運行一或多個演算法的一或多個程序存取。例如，減少之後期Z光柵覆蓋資料212可儲存在記憶體中及可被存取以進行順序獨立透明(OIT)處理，其中此OIT處理可在需要多取樣(multisampling)之OIT處理的一組合(如，片段混合(fragment blending)等)步驟中使用減少之後期Z光柵覆蓋資料212，如此可實現更有效的組合。在另一實例中，減少之後期Z光柵覆蓋資料212可儲存在記憶體中，及可用作執行混合彩現或抗混疊的輸入。
以此方式，後期Z覆蓋資料可提供至像素著色器模組210，致使像素著色器模組210可知道覆蓋資料內的哪些樣本未通過深度/樣板測試模組208的Z/樣板測試。此舉可實現更有效的處理及可減少多取樣延遲著色(multisampled deferred shading)、順序獨立透明及混合彩現情景(hybrid rendering scenario)(如，結合光柵化繪圖(rasterized graphics)與依樣本處理(per-sample processing)等)中的彩現操作次數。
圖3圖解可建置各種先前具體實施例之各種架構及/或功能的例示性系統300。如圖所示，提供包括至少一個主機處理器(host processor)301的系統300，該處理器連接至通訊匯流排302。系統300亦包括主記憶體304。控制邏輯(軟體)及資料係儲存於主記憶體304中，該記憶體可採用隨機存取記憶體(RAM)的形式。
系統300亦包括繪圖處理器306及顯示器308(即電腦監視器)。在一具體實施例中，繪圖處理器306可包括複數個著色器模組、光柵化模組等。各上述模組甚至可設置在單一半導體平台上(single semiconductor platform)以形成繪圖處理單元(GPU)。
在本說明中，單一半導體平台是指單獨的一元半導體式積體 電路或晶片。注意，用語「單一半導體平台」亦可指連接性增加的多晶片模組，其模擬晶片上操作且做出實質上的改良勝於利用傳統的中央處理單元(CPU)及匯流排建置。當然，各種模組亦可根據使用者的需要而分開設置或以半導體平台的各種組合設置。
系統300亦可包括次要儲存器310。次要儲存器310包括例如：硬碟機及/或可卸除式儲存機(表示軟碟機、磁帶機、光碟機等)。可卸除式儲存機以熟知方式自可卸除式儲存單元讀取及/或寫入至可卸除式儲存單元。
電腦程式、或電腦控制邏輯演算法可儲存在主記憶體304及/或次要儲存器310中。此類電腦程式在執行時，可讓系統300執行各種功能。記憶體304、儲存器310及/或任何其他儲存器為電腦可讀媒體的可能範例。
在一具體實施例中，各種先前圖式的架構及/或功能可在以下背景中建置：主機處理器301、繪圖處理器306、能夠實現主機處理器301及繪圖處理器306二者功能之至少一部分的積體電路(未顯示)、晶片組(即一組設計可作為執行相關功能之單元運作及銷售的積體電路等)、及/或任何其他用於此用途的積體電路。
還有，各種先前圖式的架構及/或功能可在以下背景中建置：一般電腦系統、電路板系統、專用於娛樂的遊戲機系統、特定應用系統、及/或任何其他理想系統。例如，系統300可採取以下形式：桌上型電腦、膝上型電腦、及/或任何其他類型的邏輯。還有，系統300可採取各種其他元件的形式，其包括但不限於：個人數位助理(PDA)元件、行動電話元件、電視等。
再者，雖然未顯示，但系統300為了通訊目的，可耦合至網路(如，電信網路、區域網路(LAN)、無線網路、諸如網際網路的廣域網路(WAN)、對等網路、有線電視網路等)。
儘管上文已經說明各種具體實施例，但應明白，這些具體實 施例僅以舉例而非限制的方式呈現。因此，上述例示性具體實施例的任何一項不應限制較佳具體實施例的廣度及範疇，而只能按照以下申請專利範圍及其等效物加以定義。
100‧‧‧方法
102‧‧‧操作
104‧‧‧操作

Claims (13)

  1. 一種方法，包含以下步驟：在一深度/樣板測試模組接收覆蓋資料，其中該覆蓋資料包含由一光柵化模組所輸出的二維(2D)光柵覆蓋資料，該二維光柵覆蓋資料指示一多取樣圖案內的哪些子樣本是由一圖元所覆蓋；由該深度/樣板測試模組來修飾該覆蓋資料，以產生經修飾的覆蓋資料；輸入該經修飾的覆蓋資料至一像素著色器；及在該像素著色器利用該經修飾的覆蓋資料執行一或多個動作；其中，該光柵化模組、該深度/樣板測試模組、及該像素著色器係被包含於由一繪圖處理單元所實施的一彩現管線內。
  2. 如申請專利範圍第1項所述之方法，其中針對未通過該深度/樣板測試的任何子樣本，覆蓋資料是由該深度/樣板測試模組所修飾，以藉由修飾在該覆蓋資料中的數值，來建立該經修飾的覆蓋資料。
  3. 如申請專利範圍第1項所述之方法，其中該覆蓋資料包括一位元遮罩，其中在該位元遮罩中的每一位元係對應於在該多取樣圖案內的一不同子樣本。
  4. 如申請專利範圍第1項所述之方法，其中該光柵化模組利用該圖元來執行一或多個光柵化操作以產生該覆蓋資料。
  5. 如申請專利範圍第1項所述之方法，其中利用一多工器輸入該覆蓋資料及該經修飾的覆蓋資料至該像素著色器。
  6. 如申請專利範圍第1項所述之方法，其中該像素著色器根據該經修飾的覆蓋資料，對該多取樣圖案內的子樣本執行著色操作。
  7. 如申請專利範圍第1項所述之方法，其中該像素著色器儲存該經修飾的覆蓋資料至一記憶體。
  8. 如申請專利範圍第1項所述之方法，其中該經修飾的覆蓋資料係經儲存至該記憶體，以用於之後的順序獨立透明(OIT)處理。
  9. 如申請專利範圍第1項所述之方法，其中該像素著色器接收該覆蓋資料以及該未經修飾的覆蓋資料二者。
  10. 如申請專利範圍第9項所述之方法，其中該像素著色器在已接收的該經修飾的覆蓋資料及該未經修飾的覆蓋資料之間進行挑選。
  11. 一種收錄於一非暫態電腦可讀媒體上的電腦程式產品，包含：用以在一深度/樣板測試模組接收覆蓋資料的程式碼，其中該覆蓋資料包含由一光柵化模組所輸出的二維光柵覆蓋資料，該二維光柵覆蓋資料指示一多取樣圖案內的哪些子樣本是由一圖元所覆蓋；用以由該深度/樣板測試模組來修飾該覆蓋資料，以產生經修飾的覆蓋資料的程式碼；用以輸入該經修飾的覆蓋資料至一像素著色器的程式碼；及用以在該像素著色器利用該經修飾的覆蓋資料執行一或多個動作的程式碼，其中，該深度/樣板測試模組及該像素著色器係經實施於一彩現管線 內。
  12. 一種系統，包含：一處理器，其包含：一光柵化模組，其係經配置以接收一圖元、及輸出包含指示一多取樣圖案內的哪些子樣本是由該圖元所覆蓋之二維光柵覆蓋資料的覆蓋資料；一深度/樣板測試模組，其係經配置以接收該覆蓋資料、及產生經修飾的覆蓋資料；及一像素著色器，其係經配置以接收該經修飾的覆蓋資料及利用該經修飾的覆蓋資料來執行一或多個動作。
  13. 如申請專利範圍第12項所述之系統，其中該處理器經由一匯流排耦合至記憶體。
TW102138940A 2012-11-01 2013-10-28 用以輸入修飾覆蓋資料至像素著色器之系統、方法與電腦程式產品 TWI509562B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/666,878 US9165399B2 (en) 2012-11-01 2012-11-01 System, method, and computer program product for inputting modified coverage data into a pixel shader

Publications (2)

Publication Number Publication Date
TW201439964A TW201439964A (zh) 2014-10-16
TWI509562B true TWI509562B (zh) 2015-11-21

Family

ID=50489980

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102138940A TWI509562B (zh) 2012-11-01 2013-10-28 用以輸入修飾覆蓋資料至像素著色器之系統、方法與電腦程式產品

Country Status (4)

Country Link
US (1) US9165399B2 (zh)
CN (1) CN103810728B (zh)
DE (1) DE102013221024A1 (zh)
TW (1) TWI509562B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733808B (zh) * 2016-06-28 2021-07-21 美商英特爾股份有限公司 用於虛擬實境和多視角系統之交錯光柵化和像素著色的架構

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2537137B (en) * 2015-04-08 2021-02-17 Advanced Risc Mach Ltd Graphics processing systems
US10417739B2 (en) 2017-03-23 2019-09-17 Google Llc Phase aligned foveated rendering
US10242494B2 (en) 2017-04-01 2019-03-26 Intel Corporation Conditional shader for graphics
US10572258B2 (en) 2017-04-01 2020-02-25 Intel Corporation Transitionary pre-emption for virtual reality related contexts
US10152822B2 (en) 2017-04-01 2018-12-11 Intel Corporation Motion biased foveated renderer
US10628907B2 (en) 2017-04-01 2020-04-21 Intel Corporation Multi-resolution smoothing
US10157493B2 (en) 2017-04-01 2018-12-18 Intel Corporation Adaptive multisampling based on vertex attributes
US10572966B2 (en) 2017-04-01 2020-02-25 Intel Corporation Write out stage generated bounding volumes
US10223773B2 (en) 2017-04-01 2019-03-05 Intel Corporation On demand MSAA resolve during lens correction and/or other post-processing phases
US10591971B2 (en) 2017-04-01 2020-03-17 Intel Corporation Adaptive multi-resolution for graphics
US10395623B2 (en) 2017-04-01 2019-08-27 Intel Corporation Handling surface level coherency without reliance on fencing
US10453241B2 (en) 2017-04-01 2019-10-22 Intel Corporation Multi-resolution image plane rendering within an improved graphics processor microarchitecture
US10706612B2 (en) 2017-04-01 2020-07-07 Intel Corporation Tile-based immediate mode rendering with early hierarchical-z
US10489915B2 (en) 2017-04-01 2019-11-26 Intel Corporation Decouple multi-layer render fequency
US10424097B2 (en) 2017-04-01 2019-09-24 Intel Corporation Predictive viewport renderer and foveated color compressor
US10089230B1 (en) 2017-04-01 2018-10-02 Intel Corporation Resource-specific flushes and invalidations of cache and memory fabric structures
US10497340B2 (en) 2017-04-10 2019-12-03 Intel Corporation Beam scanning image processing within an improved graphics processor microarchitecture
US10235794B2 (en) 2017-04-10 2019-03-19 Intel Corporation Multi-sample stereo renderer
US10235735B2 (en) 2017-04-10 2019-03-19 Intel Corporation Graphics processor with tiled compute kernels
US11030713B2 (en) 2017-04-10 2021-06-08 Intel Corporation Extended local memory including compressed on-chip vertex data
US10319064B2 (en) 2017-04-10 2019-06-11 Intel Corporation Graphics anti-aliasing resolve with stencil mask
US10152632B2 (en) 2017-04-10 2018-12-11 Intel Corporation Dynamic brightness and resolution control in virtual environments
US10460415B2 (en) 2017-04-10 2019-10-29 Intel Corporation Contextual configuration adjuster for graphics
US10204394B2 (en) 2017-04-10 2019-02-12 Intel Corporation Multi-frame renderer
US10109078B1 (en) 2017-04-10 2018-10-23 Intel Corporation Controlling coarse pixel size from a stencil buffer
US11106274B2 (en) 2017-04-10 2021-08-31 Intel Corporation Adjusting graphics rendering based on facial expression
US10204393B2 (en) 2017-04-10 2019-02-12 Intel Corporation Pre-pass surface analysis to achieve adaptive anti-aliasing modes
US10373365B2 (en) 2017-04-10 2019-08-06 Intel Corporation Topology shader technology
US10725929B2 (en) 2017-04-10 2020-07-28 Intel Corporation Graphics memory extended with nonvolatile memory
US10467796B2 (en) 2017-04-17 2019-11-05 Intel Corporation Graphics system with additional context
US10430147B2 (en) 2017-04-17 2019-10-01 Intel Corporation Collaborative multi-user virtual reality
US10846918B2 (en) 2017-04-17 2020-11-24 Intel Corporation Stereoscopic rendering with compression
US10672175B2 (en) 2017-04-17 2020-06-02 Intel Corporation Order independent asynchronous compute and streaming for graphics
US10896657B2 (en) 2017-04-17 2021-01-19 Intel Corporation Graphics with adaptive temporal adjustments
US10242486B2 (en) 2017-04-17 2019-03-26 Intel Corporation Augmented reality and virtual reality feedback enhancement system, apparatus and method
US10452552B2 (en) 2017-04-17 2019-10-22 Intel Corporation Memory-based dependency tracking and cache pre-fetch hardware for multi-resolution shading
US10719902B2 (en) 2017-04-17 2020-07-21 Intel Corporation Thread serialization, distributed parallel programming, and runtime extensions of parallel computing platform
US10290141B2 (en) 2017-04-17 2019-05-14 Intel Corporation Cloud based distributed single game calculation of shared computational work for multiple cloud gaming client devices
US10192351B2 (en) 2017-04-17 2019-01-29 Intel Corporation Anti-aliasing adaptive shader with pixel tile coverage raster rule system, apparatus and method
US10401954B2 (en) 2017-04-17 2019-09-03 Intel Corporation Sensory enhanced augmented reality and virtual reality device
US10521876B2 (en) 2017-04-17 2019-12-31 Intel Corporation Deferred geometry rasterization technology
US10347039B2 (en) 2017-04-17 2019-07-09 Intel Corporation Physically based shading via fixed-functionality shader libraries
US10268596B2 (en) * 2017-04-21 2019-04-23 Intel Corporation Memory access compression using clear code for tile pixels
US10251011B2 (en) 2017-04-24 2019-04-02 Intel Corporation Augmented reality virtual reality ray tracing sensory enhancement system, apparatus and method
US10728492B2 (en) 2017-04-24 2020-07-28 Intel Corporation Synergistic temporal anti-aliasing and coarse pixel shading technology
US10109039B1 (en) 2017-04-24 2018-10-23 Intel Corporation Display engine surface blending and adaptive texel to pixel ratio sample rate system, apparatus and method
US10643374B2 (en) 2017-04-24 2020-05-05 Intel Corporation Positional only shading pipeline (POSH) geometry data processing with coarse Z buffer
US10402933B2 (en) 2017-04-24 2019-09-03 Intel Corporation Adaptive smart grid-client device computation distribution with grid guide optimization
US10242496B2 (en) 2017-04-24 2019-03-26 Intel Corporation Adaptive sub-patches system, apparatus and method
US10347357B2 (en) 2017-04-24 2019-07-09 Intel Corporation Post-packaging environment recovery of graphics on-die memory
US10553016B2 (en) * 2017-11-15 2020-02-04 Google Llc Phase aligned foveated rendering
DE102019109757A1 (de) * 2018-04-12 2019-10-17 Nvidia Corporation Hinzufügen von mehr realismus zu einem von einem computergenerierten bild durch glätten von gezackten kanten

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808503B2 (en) * 1998-08-20 2010-10-05 Apple Inc. Deferred shading graphics pipeline processor having advanced features
US8269792B2 (en) * 2006-11-21 2012-09-18 Qualcomm Incorporated Efficient scissoring for graphics application

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7184040B1 (en) 2003-11-21 2007-02-27 Nvidia Corporation Early stencil test rejection
US7978194B2 (en) * 2004-03-02 2011-07-12 Ati Technologies Ulc Method and apparatus for hierarchical Z buffering and stenciling
US7382368B1 (en) * 2004-06-28 2008-06-03 Nvidia Corporation Planar z representation for z compression
US7876322B2 (en) * 2005-11-29 2011-01-25 Siemens Corporation Method and apparatus for fast and efficient mesh simplification
US7728841B1 (en) * 2005-12-19 2010-06-01 Nvidia Corporation Coherent shader output for multiple targets
US9076265B2 (en) 2006-06-16 2015-07-07 Ati Technologies Ulc System and method for performing depth testing at top and bottom of graphics pipeline
US7817165B1 (en) * 2006-12-20 2010-10-19 Nvidia Corporation Selecting real sample locations for ownership of virtual sample locations in a computer graphics system
US8547395B1 (en) * 2006-12-20 2013-10-01 Nvidia Corporation Writing coverage information to a framebuffer in a computer graphics system
US8203564B2 (en) 2007-02-16 2012-06-19 Qualcomm Incorporated Efficient 2-D and 3-D graphics processing
US8184117B2 (en) * 2007-05-01 2012-05-22 Advanced Micro Devices, Inc. Stencil operations
CN101393650A (zh) * 2007-09-17 2009-03-25 矽统科技股份有限公司 执行透明度向覆盖率转换的方法
US8044971B2 (en) * 2008-01-31 2011-10-25 Arm Norway As Methods of and apparatus for processing computer graphics
US20110285718A1 (en) * 2010-05-21 2011-11-24 Kilgard Mark J Point containment for quadratic bèzier strokes
KR101719485B1 (ko) 2010-09-20 2017-03-27 삼성전자주식회사 그래픽 처리 유닛에서의 사전 픽셀 제거를 위한 장치 및 방법
KR101782044B1 (ko) 2011-02-22 2017-09-26 삼성전자주식회사 그래픽 프로세서 및 조기 가시성 테스트 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808503B2 (en) * 1998-08-20 2010-10-05 Apple Inc. Deferred shading graphics pipeline processor having advanced features
US8269792B2 (en) * 2006-11-21 2012-09-18 Qualcomm Incorporated Efficient scissoring for graphics application

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733808B (zh) * 2016-06-28 2021-07-21 美商英特爾股份有限公司 用於虛擬實境和多視角系統之交錯光柵化和像素著色的架構

Also Published As

Publication number Publication date
TW201439964A (zh) 2014-10-16
CN103810728B (zh) 2017-10-03
CN103810728A (zh) 2014-05-21
US20140118351A1 (en) 2014-05-01
DE102013221024A1 (de) 2014-05-08
US9165399B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
TWI509562B (zh) 用以輸入修飾覆蓋資料至像素著色器之系統、方法與電腦程式產品
US7612783B2 (en) Advanced anti-aliasing with multiple graphics processing units
TWI634517B (zh) 用於高解析度顯示緩衝器之有效構造之方法
TWI584223B (zh) 藉由追蹤物件及／或基元識別符的圖形處理增強之方法及系統，圖形處理單元及非暫時性電腦可讀媒體
JP6116217B2 (ja) コンピュータグラフィックスを処理する方法およびコンピュータグラフィックスを処理するための装置
JP2005100177A (ja) 画像処理装置およびその方法
KR20140098133A (ko) 타일 기반 렌더링에서의 테셀레이션
TWI701636B (zh) 操作包括圖形處理管線的圖形處理系統的方法、操作圖形處理管線的可編程的片段著色電路的方法、操作圖形處理系統的方法、圖形處理系統、用於圖形處理管線的可編程的片段著色電路、編譯器、電腦程式
US20170161917A1 (en) Graphics processing systems
EP3353746B1 (en) Dynamically switching between late depth testing and conservative depth testing
KR101009557B1 (ko) 하이브리드 멀티샘플/수퍼샘플 안티에일리어싱
US20170039755A1 (en) Graphics processing
US9396515B2 (en) Rendering using multiple render target sample masks
JP2018512644A (ja) 低品質タイルを使用してメモリ帯域幅を減らすためのシステムおよび方法
US8004522B1 (en) Using coverage information in computer graphics
US9342891B2 (en) Stencil then cover path rendering with shared edges
CN105550973B (zh) 图形处理单元、图形处理系统及抗锯齿处理方法
JP2005100176A (ja) 画像処理装置およびその方法
CN111127299A (zh) 一种加速光栅化遍历的方法、装置及计算机存储介质
US8063914B1 (en) Rendering antialiased geometry to an image buffer using jittering
CN110928610B (zh) 验证着色器函数的方法、装置及计算机存储介质
CN104050619B (zh) 具有共享边缘的模板然后覆盖路径渲染
CN111383314A (zh) 一种验证着色器函数的方法、装置及计算机存储介质
US20160267702A1 (en) Graphics processing systems
JP2011086235A (ja) 画像処理装置、画像処理方法および画像処理プログラム