CN103810728A - 用于将经修改的覆盖数据输入像素着色器的系统和方法 - Google Patents

用于将经修改的覆盖数据输入像素着色器的系统和方法 Download PDF

Info

Publication number
CN103810728A
CN103810728A CN201310485125.3A CN201310485125A CN103810728A CN 103810728 A CN103810728 A CN 103810728A CN 201310485125 A CN201310485125 A CN 201310485125A CN 103810728 A CN103810728 A CN 103810728A
Authority
CN
China
Prior art keywords
cover data
depth
degree
coloring device
pixel coloring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310485125.3A
Other languages
English (en)
Other versions
CN103810728B (zh
Inventor
尤里·乌拉尔斯基
亨利·帕尔德·莫尔顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of CN103810728A publication Critical patent/CN103810728A/zh
Application granted granted Critical
Publication of CN103810728B publication Critical patent/CN103810728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/10Geometric effects
    • G06T15/40Hidden part removal
    • G06T15/405Hidden part removal using Z-buffer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/50Lighting effects
    • G06T15/503Blending, e.g. for anti-aliasing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Image Generation (AREA)

Abstract

提供用于将经修改的覆盖数据输入像素着色器的系统、方法和计算机程序产品。在使用中,将由深度/模板测试所修改的覆盖数据输入像素着色器。此外,利用经修改的覆盖数据在像素着色器处实施一个或多个动作。

Description

用于将经修改的覆盖数据输入像素着色器的系统和方法
技术领域
本发明涉及计算机图形,并且更具体地涉及实施图形渲染。
背景技术
像素着色器通常在图形渲染期间使用。例如,像素着色器可以在渲染过程期间在逐像素的基础上计算效果。在另一个示例中,可以在像素内的多个位置(例如子样本等)处计算覆盖,其中这类位置可以之后被转发到Z/模板(Z/Stencil)测试以确定将写哪些样本。此外,之后可以将覆盖发送到一个或多个像素着色器。然而,当前用于将数据传达到像素着色器的技术一直与各种限制相关联。
例如,当前的像素着色器不直接接收深度/模板测试信息。结果,由像素着色器所实施的某些图形处理任务可能不被优化。因此存在对于解决与现有技术相关联的这些和/或其他问题的需要。
发明内容
提供用于将经修改的覆盖数据输入像素着色器的系统、方法和计算机程序产品。在使用中,将由深度/模板测试所修改的覆盖数据输入像素着色器。此外,利用经修改的覆盖数据在像素着色器处实施一个或多个动作。
附图说明
图1示出了根据一个实施例的、用于将经修改的覆盖数据输入像素着色器的方法。
图2示出了根据另一个实施例的示例性渲染管线。
图3示出了在其中可以实现各种先前实施例的各种架构和/或功能性的示例性系统。
具体实施方式
图1示出根据一个实施例的、用于将经修改的覆盖数据输入像素着色器的方法100。如在操作102中所示的,将由深度/模板测试所修改的覆盖数据输入像素着色器。在一个实施例中,可以由深度/模板测试对未经修改的覆盖数据进行修改以创建由深度/模板测试所修改的覆盖数据。在另一个实施例中,未经修改的覆盖数据可以代表光栅覆盖数据。例如,未经修改的覆盖数据可以包括关于在经多重采样的图案内的哪些子样本由所生成的基元所覆盖的指示。在又一个实施例中,未经修改的覆盖数据可以与将被显示的一个或多个像素相关联。
此外,在一个实施例中,未经修改的覆盖数据可以利用覆盖位掩码来代表。例如,位掩码可以指示在经多重采样的图案内的哪些子样本由输入基元所覆盖。例如,由基元所覆盖的样本可以在位掩码中利用1加以注释,而未被基元所覆盖的样本可以在位掩码中利用0加以注释。在另一个实施例中,可以在由深度/模板测试修改覆盖数据之前由光栅化器创建未经修改的覆盖数据。例如,光栅化器可以接收输入几何体并且可以在这类几何体上实施光栅化以创建覆盖数据。在另一个示例中,光栅化器可以包括在光栅化模块内。
进一步地,在一个实施例中,可以将未经修改的覆盖数据从光栅化器输入深度/模板测试(例如z/模板测试等)。例如,光栅化器可以将未经修改的覆盖数据提供到深度/模板测试模块。在另一个实施例中,深度/模板测试可以包括对未经修改的覆盖数据实施的深度测试和模板测试二者。例如,深度/模板测试可以包括可将用于与经光栅化的输入几何体相关联的像素的深度值和深度缓冲区中的深度值作比较的深度测试。在又一个实施例中,深度/模板测试可以包括可将深度缓冲区中的深度值与指定的最小和最大深度值作比较的深度测试。
还进一步地,在另一个示例中,深度/模板测试可以包括可将与经光栅化的输入几何体相关联的参考值与模板缓冲区中的值作比较的模板测试。在另一个实施例中,可以基于深度/模板测试对未经修改的覆盖数据进行修改。例如,未经修改的覆盖数据可以包括覆盖位掩码,并且覆盖位掩码中的一个或多个位可以作为深度/模板测试的结果而被更改。在另一个示例中,深度/模板测试可以通过关闭覆盖位掩码内用于在经多重采样的图案内的、使深度/模板测试失败的子样本的位来修改覆盖位掩码。
另外,在一个实施例中,可以在管线内由深度/模板测试对未经修改的覆盖数据进行修改。在另一个实施例中,可以利用多路复用器将经修改的覆盖数据输入像素着色器,其中多路复用器可以用来在经修改的覆盖数据和未经修改的覆盖数据之间进行选择。在又一个实施例中,像素着色器可以包括像素着色器模块。
另外,如在操作104中所示的,利用经修改的覆盖数据在像素着色器处实施一个或多个动作。在一个实施例中,像素着色器可以在像素内的多个位置处实施着色操作。在另一个实施例中,像素着色器可以在由经修改的覆盖数据所指定的位置处实施着色操作。例如,像素着色器可以在经多重采样的图案内尚未使深度/模板测试失败的位置(例如,未被确定由深度/模板测试遮掩/覆盖的位置等)处实施着色运算。
此外,在一个实施例中,像素着色器可以将经修改的覆盖数据存储到存储器。例如,像素着色器可以将经修改的覆盖数据写到存储器用于稍后通过一个或多个进程(例如,顺序无关透明度(OIT)处理、混合渲染、反锯齿等)进行处理。在另一个实施例中,像素着色器可以接收由深度/模板测试所修改的覆盖数据以及未经修改的覆盖数据二者。在又一个实施例中,像素着色器可以在已被接收的未经修改的覆盖数据和经修改的覆盖数据之间进行选择。
以此方式,可以将已经由深度/模板测试所修改的覆盖数据读入像素着色器,并且像素着色器可以之后具有基于经修改的覆盖来改变其行为的机会。此外,覆盖数据可以指示在经多重采样的图案内的哪些子样本对于显示器的每个像素是不可见的,并且该信息可以用来为每个像素计算特有属性,同时以更高效和直接的方式来解释在重叠几何体之间的遮蔽而非必须求助于附加的渲染通道。
现在将关于各可选架构和特征来阐述更多示例性的信息,根据用户的期望可以采用所述架构和特征来实现或不实现前述的框架。应该强烈注意下面的信息出于示例性的目的而阐述并且其不应该被认为是以任何方式进行限制。下面特征中的任何一个可以可选地合并,排斥或无需排斥所述的其他特征。
图2示出根据另一个实施例的示例性渲染管线200。作为选项,渲染管线200可以在图1的功能性的上下文中实行。然而当然,渲染管线200可以在任何期望的环境中实现。还应该注意前述定义可以在本描述期间应用。
如所示的,渲染管线200包括接收输入几何体204并且输出二维(2D)光栅覆盖数据206的光栅化模块202。在一个实施例中,输入几何体204可以包括一个或多个形状。例如,输入几何体204可以包括以矢量图形格式所描述的图像或图像的一部分。在另一个实施例中,渲染管线200可以包括Z前(early-Z)管线(例如,以Z前模式运行的管线,其中在二维(2D)光栅覆盖数据206被发送到像素着色器模块210之前,由深度/模板测试模块208对这类二维(2D)光栅覆盖数据206实施深度/模板测试)。
此外,在一个实施例中,光栅化模块202可以利用输入几何体204实施一个或多个光栅化操作。在一个实施例中,光栅化模块202可以将输入几何体204转化为光栅图像(例如一个或多个像素等)用于输出在显示器上。在另一个实施例中,光栅化模块202可以确定与输入几何体相关联的片段覆盖。例如,光栅化模块202可以通过确定在光栅图像的经多重采样的图案内的哪些子样本由所生成的基元所覆盖来实施经多重采样的光栅化。在另一个示例中,二维(2D)光栅覆盖数据206可以包括对由光栅化模块所确定的、将由输入基元覆盖的子样本的指示。
进一步地,在一个实施例中,二维(2D)光栅覆盖数据206可以包括位掩码。例如,二维(2D)光栅覆盖数据206可以包括指示在光栅图像的经多重采样的图案内的哪些子样本(例如样本位置、像素等)由输入基元覆盖的位的序列。
还进一步地,将二维(2D)光栅覆盖数据206发送到深度/模板测试模块208和像素着色器模块210二者。响应于接收二维(2D)光栅覆盖数据206,深度/模板测试模块208确定并且输出减少的Z后(post-Z)光栅覆盖数据212。在一个实施例中,深度/模板测试模块208可以分析二维(2D)光栅覆盖数据206并且可以关闭用于在二维(2D)光栅覆盖数据206内的、使深度/模板测试失败的子样本的覆盖。
例如,深度/模板测试模块208可以实施深度测试,所述深度测试可将用于与二维(2D)光栅覆盖数据206相关联的像素的深度值与存储在深度缓冲区中的深度值作比较。在另一个示例中,深度/模板测试模块208可以实施模板测试,所述模板测试可将与二维(2D)光栅覆盖数据206相关联的参考值与模板缓冲区中的值作比较。
另外,在一个实施例中,减少的Z后光栅覆盖数据212可以包括被输入到了深度/模板测试模块208的二维(2D)光栅覆盖数据206的经修改版本。例如,可以基于由深度/模板测试模块208所实施的深度/模板测试来对二维(2D)光栅覆盖数据206进行修改,使得二维(2D)光栅覆盖数据206中的一个或多个位可以作为深度/模板测试的结果而被更改。
在另一个实施例中,深度/模板测试可以通过关闭二维(2D)光栅覆盖数据206内用于在二维(2D)光栅覆盖数据206内的、使深度/模板测试失败的子样本的覆盖来修改二维(2D)光栅覆盖数据206以创建减少的Z后光栅覆盖数据212。以此方式,深度/模板测试模块208可以消除在二维(2D)光栅覆盖数据206内的一个或多个样本位置以创建减少的Z后光栅覆盖数据212。
另外,将减少的Z后光栅覆盖数据212发送到像素着色器模块210和颜色操作模块214。在一个实施例中,像素着色器模块210可以选择从光栅化模块202所输入的二维(2D)光栅覆盖数据206或从深度/模板测试模块208所发送的减少的Z后光栅覆盖数据212用于在着色期间使用。
例如,像素着色器模块210可以利用位于像素着色器模块210的输入处的多路复用器来选择二维(2D)光栅覆盖数据206或减少的Z后光栅覆盖数据212。在另一个实施例中,像素着色器模块210可以选择二维(2D)光栅覆盖数据206和减少的Z后光栅覆盖数据212二者用于在着色期间使用。在另一个实施例中,可仅将减少的Z后光栅覆盖数据212发送到像素着色器模块210。例如,二维(2D)光栅覆盖数据206可能不被发送到像素着色器模块210,使得像素着色器模块210可以默认选择减少的Z后光栅覆盖数据212。
此外,在一个实施例中,像素着色器模块210可以利用从深度/模板测试模块208所发送的减少的Z后光栅覆盖数据212来实施一个或多个动作。例如,像素着色器模块210可以在由减少的Z后光栅覆盖数据212所指示的样本位置处对颜色运算216和其他属性进行计算。以此方式,像素着色器模块210可以知道哪些样本位置将被写到帧缓冲区,并且像素着色器模块210对已经被遮掩的样本位置可不实施运算。
在另一个实施例中,像素着色器模块210可以将减少的Z后光栅覆盖数据212存储在存储器中用于稍后由运行一个或多个算法的一个或多个进程进行访问。例如,减少的Z后光栅覆盖数据212可以存储在存储器中并且可以被访问用于顺序无关透明度(OIT)处理,其中这类OIT处理可以在需要多重采样的OIT处理的合成(例如片段融合等)步骤中使用减少的Z后光栅覆盖数据212,其可以使能更高效的合成。在另一个示例中,减少的Z后光栅覆盖数据212可以存储在存储器中并且可以用作输入用于实施混合渲染或反锯齿。
以此方式,可以将Z后覆盖数据提供到像素着色器模块210,使得像素着色器模块210可以知道在覆盖数据内的哪些样本使深度/模板测试模块208的Z/模板测试失败。这可以使能更高效的处理并且可以减少在经多重采样的延期着色、顺序无关透明度和混合渲染场景(例如将光栅化的图形与逐样本处理结合等)中的若干渲染通道。
图3示出了在其中可以实现各种先前实施例的各种架构和/或功能性的示例性系统300。如所示的,提供系统300,包括至少一个主机处理器301,其连接到通信总线302。系统300还包括主存储器304。控制逻辑(软件)和数据存储在主存储器304中,主存储器304可以采取随机存取存储器(RAM)的形式。
系统300还包括图形处理器306和显示器308,即计算机监视器。在一个实施例中,图形处理器306可以包括多个着色器模块、光栅化模块等。前述模块中的每一个甚至可以布置于单个半导体平台上以形成图形处理单元(GPU)。
在本描述中,单个半导体平台可以指单独一个的基于半导体的集成电路或芯片。应该注意术语单个半导体平台还可以指具有增强连通性的多芯片模块,其仿真片上操作,并且通过利用常规的中央处理单元(CPU)和总线实现方案来做出实质的改进。当然,各模块还可以根据用户的期望分开地或以半导体平台的各种组合来布置。
系统300还可以包括二级存储310。二级存储310包括例如硬盘驱动器和/或代表软盘驱动器、磁带驱动器、压缩光盘驱动器等的可移动存储驱动器。可移动存储驱动器以众所周知的方式读取自和/或写入到可移动存储单元。
计算机程序或计算机控制逻辑算法可以存储在主存储器304和/或二级存储310中。这类计算机程序当执行时使得系统300能够实施各种功能。存储器304、存储310和/或任何其他存储是计算机可读介质的可能示例。
在一个实施例中,各先前图片的架构和/或功能性可以在主机处理器301、图形处理器306、能够具有主机处理器301和图形处理器306二者的至少部分能力的集成电路(未示出)、芯片集(即设计为作为用于实施相关功能的单元来工作和出售的集成电路组等)、和/或用于该问题的任何其他集成电路的上下文中实现。
此外,各先前图片的架构和/或功能性可以在通用计算机系统、电路板系统、专用于娱乐目的的游戏控制台系统、特定于应用的系统、和/或任何其他期望系统的上下文中实现。例如,系统300可以采取台式计算机、膝上型计算机和/或任何其他类型的逻辑的形式。此外,系统300可以采取各种其他设备的形式,包括但不限于个人数字助理(PDA)设备、移动电话设备、电视机等。
进一步地,虽然未示出,但是系统300可以耦连到网络(例如电信网络、局域网(LAN)、无线网络、诸如因特网的广域网(WAN)、点对点网络、电缆网络等)用于通信目的。
虽然以上已经描述了各实施例,但是应该理解它们通过仅示例而非限制的方式加以呈现。因此,优选实施例的宽度和范围不应该被上述示例性实施例中的任何一个所限制,而应该仅根据下面的权利要求及其等同物所定义。

Claims (20)

1.一种方法,包括:
将由深度/模板测试所修改的覆盖数据输入像素着色器;以及
利用经修改的覆盖数据在所述像素着色器处实施一个或多个动作。
2.如权利要求1所述的方法,其中未经修改的覆盖数据由所述深度/模板测试所修改以创建由深度/模板测试所修改的所述覆盖数据。
3.如权利要求2所述的方法,其中所述未经修改的覆盖数据包括光栅覆盖数据。
4.如权利要求2所述的方法,其中所述未经修改的覆盖数据包括关于在经多重采样的图案内的哪些子样本由所生成的基元所覆盖的指示。
5.如权利要求2所述的方法,其中所述未经修改的覆盖数据包括覆盖位掩码。
6.如权利要求2所述的方法,其中所述未经修改的覆盖数据包括指示在经多重采样的图案内的哪些子样本由输入基元所覆盖的位掩码。
7.如权利要求2所述的方法,其中所述未经修改的覆盖数据在由所述深度/模板测试修改所述覆盖数据之前由光栅化器所创建。
8.如权利要求7所述的方法,其中所述光栅化器将所述未经修改的覆盖数据提供到所述深度/模板测试模块。
9.如权利要求5所述的方法,其中所述深度/模板测试通过关闭所述覆盖位掩码内用于在经多重采样的图案内的、使所述深度/模板测试失败的子样本的覆盖来修改所述覆盖位掩码。
10.如权利要求2所述的方法,其中所述未经修改的覆盖数据在以Z前(深度)模式运行的管线内由所述深度/模板测试所修改,其中在所述覆盖数据被发送到像素着色器之前对这类覆盖数据实施所述深度/模板测试。
11.如权利要求1所述的方法,其中利用多路复用器将所述经修改的覆盖数据输入所述像素着色器。
12.如权利要求1所述的方法,其中所述像素着色器根据所述经修改的覆盖数据对经多重采样的图案实施着色操作。
13.如权利要求1所述的方法,其中所述像素着色器在经多重采样的图案内尚未使所述深度/模板测试失败的位置处实施着色运算。
14.如权利要求1所述的方法,其中所述像素着色器将所述经修改的覆盖数据存储到存储器。
15.如权利要求1所述的方法,其中所述像素着色器将所述经修改的覆盖数据写到存储器用于稍后的顺序无关透明度(OIT)处理。
16.如权利要求2所述的方法,其中所述像素着色器接收由所述深度/模板测试所修改的所述覆盖数据以及所述未经修改的覆盖数据二者。
17.如权利要求16所述的方法,其中所述像素着色器在已被接收的所述未经修改的覆盖数据和所述经修改的覆盖数据之间进行选择。
18.一种具体化在计算机可读介质上的计算机程序产品,包括:
用于将由深度/模板测试所修改的覆盖数据输入像素着色器的代码;以及
用于利用经修改的覆盖数据在所述像素着色器处实施一个或多个动作的代码。
19.一种系统,包括:
处理器,用于将由深度/模板测试所修改的覆盖数据输入像素着色器,以及利用经修改的覆盖数据在所述像素着色器处实施一个或多个动作。
20.如权利要求19所述的系统,其中所述处理器经由总线耦连到存储器。
CN201310485125.3A 2012-11-01 2013-10-16 用于将经修改的覆盖数据输入像素着色器的系统和方法 Active CN103810728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/666,878 2012-11-01
US13/666,878 US9165399B2 (en) 2012-11-01 2012-11-01 System, method, and computer program product for inputting modified coverage data into a pixel shader

Publications (2)

Publication Number Publication Date
CN103810728A true CN103810728A (zh) 2014-05-21
CN103810728B CN103810728B (zh) 2017-10-03

Family

ID=50489980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310485125.3A Active CN103810728B (zh) 2012-11-01 2013-10-16 用于将经修改的覆盖数据输入像素着色器的系统和方法

Country Status (4)

Country Link
US (1) US9165399B2 (zh)
CN (1) CN103810728B (zh)
DE (1) DE102013221024A1 (zh)
TW (1) TWI509562B (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2537137B (en) * 2015-04-08 2021-02-17 Advanced Risc Mach Ltd Graphics processing systems
US10636110B2 (en) * 2016-06-28 2020-04-28 Intel Corporation Architecture for interleaved rasterization and pixel shading for virtual reality and multi-view systems
US10417739B2 (en) 2017-03-23 2019-09-17 Google Llc Phase aligned foveated rendering
US10591971B2 (en) 2017-04-01 2020-03-17 Intel Corporation Adaptive multi-resolution for graphics
US10223773B2 (en) 2017-04-01 2019-03-05 Intel Corporation On demand MSAA resolve during lens correction and/or other post-processing phases
US10089230B1 (en) 2017-04-01 2018-10-02 Intel Corporation Resource-specific flushes and invalidations of cache and memory fabric structures
US10572258B2 (en) 2017-04-01 2020-02-25 Intel Corporation Transitionary pre-emption for virtual reality related contexts
US10157493B2 (en) 2017-04-01 2018-12-18 Intel Corporation Adaptive multisampling based on vertex attributes
US10489915B2 (en) 2017-04-01 2019-11-26 Intel Corporation Decouple multi-layer render fequency
US10628907B2 (en) 2017-04-01 2020-04-21 Intel Corporation Multi-resolution smoothing
US10242494B2 (en) 2017-04-01 2019-03-26 Intel Corporation Conditional shader for graphics
US10453241B2 (en) 2017-04-01 2019-10-22 Intel Corporation Multi-resolution image plane rendering within an improved graphics processor microarchitecture
US10706612B2 (en) 2017-04-01 2020-07-07 Intel Corporation Tile-based immediate mode rendering with early hierarchical-z
US10152822B2 (en) 2017-04-01 2018-12-11 Intel Corporation Motion biased foveated renderer
US10395623B2 (en) 2017-04-01 2019-08-27 Intel Corporation Handling surface level coherency without reliance on fencing
US10572966B2 (en) 2017-04-01 2020-02-25 Intel Corporation Write out stage generated bounding volumes
US10424097B2 (en) 2017-04-01 2019-09-24 Intel Corporation Predictive viewport renderer and foveated color compressor
US10497340B2 (en) 2017-04-10 2019-12-03 Intel Corporation Beam scanning image processing within an improved graphics processor microarchitecture
US10373365B2 (en) 2017-04-10 2019-08-06 Intel Corporation Topology shader technology
US10204394B2 (en) 2017-04-10 2019-02-12 Intel Corporation Multi-frame renderer
US10235735B2 (en) 2017-04-10 2019-03-19 Intel Corporation Graphics processor with tiled compute kernels
US10152632B2 (en) 2017-04-10 2018-12-11 Intel Corporation Dynamic brightness and resolution control in virtual environments
US10109078B1 (en) 2017-04-10 2018-10-23 Intel Corporation Controlling coarse pixel size from a stencil buffer
US10460415B2 (en) 2017-04-10 2019-10-29 Intel Corporation Contextual configuration adjuster for graphics
US10235794B2 (en) 2017-04-10 2019-03-19 Intel Corporation Multi-sample stereo renderer
US11106274B2 (en) 2017-04-10 2021-08-31 Intel Corporation Adjusting graphics rendering based on facial expression
US10725929B2 (en) 2017-04-10 2020-07-28 Intel Corporation Graphics memory extended with nonvolatile memory
US11030713B2 (en) 2017-04-10 2021-06-08 Intel Corporation Extended local memory including compressed on-chip vertex data
US10204393B2 (en) 2017-04-10 2019-02-12 Intel Corporation Pre-pass surface analysis to achieve adaptive anti-aliasing modes
US10319064B2 (en) 2017-04-10 2019-06-11 Intel Corporation Graphics anti-aliasing resolve with stencil mask
US10192351B2 (en) 2017-04-17 2019-01-29 Intel Corporation Anti-aliasing adaptive shader with pixel tile coverage raster rule system, apparatus and method
US10290141B2 (en) 2017-04-17 2019-05-14 Intel Corporation Cloud based distributed single game calculation of shared computational work for multiple cloud gaming client devices
US10467796B2 (en) 2017-04-17 2019-11-05 Intel Corporation Graphics system with additional context
US10719902B2 (en) 2017-04-17 2020-07-21 Intel Corporation Thread serialization, distributed parallel programming, and runtime extensions of parallel computing platform
US10672175B2 (en) 2017-04-17 2020-06-02 Intel Corporation Order independent asynchronous compute and streaming for graphics
US10452552B2 (en) 2017-04-17 2019-10-22 Intel Corporation Memory-based dependency tracking and cache pre-fetch hardware for multi-resolution shading
US10347039B2 (en) 2017-04-17 2019-07-09 Intel Corporation Physically based shading via fixed-functionality shader libraries
US10896657B2 (en) 2017-04-17 2021-01-19 Intel Corporation Graphics with adaptive temporal adjustments
US10242486B2 (en) 2017-04-17 2019-03-26 Intel Corporation Augmented reality and virtual reality feedback enhancement system, apparatus and method
US10521876B2 (en) 2017-04-17 2019-12-31 Intel Corporation Deferred geometry rasterization technology
US10846918B2 (en) 2017-04-17 2020-11-24 Intel Corporation Stereoscopic rendering with compression
US10401954B2 (en) 2017-04-17 2019-09-03 Intel Corporation Sensory enhanced augmented reality and virtual reality device
US10430147B2 (en) 2017-04-17 2019-10-01 Intel Corporation Collaborative multi-user virtual reality
US10268596B2 (en) * 2017-04-21 2019-04-23 Intel Corporation Memory access compression using clear code for tile pixels
US10242496B2 (en) 2017-04-24 2019-03-26 Intel Corporation Adaptive sub-patches system, apparatus and method
US10251011B2 (en) 2017-04-24 2019-04-02 Intel Corporation Augmented reality virtual reality ray tracing sensory enhancement system, apparatus and method
US10109039B1 (en) 2017-04-24 2018-10-23 Intel Corporation Display engine surface blending and adaptive texel to pixel ratio sample rate system, apparatus and method
US10643374B2 (en) 2017-04-24 2020-05-05 Intel Corporation Positional only shading pipeline (POSH) geometry data processing with coarse Z buffer
US10728492B2 (en) 2017-04-24 2020-07-28 Intel Corporation Synergistic temporal anti-aliasing and coarse pixel shading technology
US10347357B2 (en) 2017-04-24 2019-07-09 Intel Corporation Post-packaging environment recovery of graphics on-die memory
US10402933B2 (en) 2017-04-24 2019-09-03 Intel Corporation Adaptive smart grid-client device computation distribution with grid guide optimization
US10553016B2 (en) * 2017-11-15 2020-02-04 Google Llc Phase aligned foveated rendering
DE102019109757A1 (de) * 2018-04-12 2019-10-17 Nvidia Corporation Hinzufügen von mehr realismus zu einem von einem computergenerierten bild durch glätten von gezackten kanten

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080118148A1 (en) * 2006-11-21 2008-05-22 Guofang Jiao Efficient scissoring for graphics application
CN101371247A (zh) * 2005-12-19 2009-02-18 辉达公司 用于图形处理器的并行阵列结构
CN101393650A (zh) * 2007-09-17 2009-03-25 矽统科技股份有限公司 执行透明度向覆盖率转换的方法
US7808503B2 (en) * 1998-08-20 2010-10-05 Apple Inc. Deferred shading graphics pipeline processor having advanced features

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7184040B1 (en) 2003-11-21 2007-02-27 Nvidia Corporation Early stencil test rejection
US7978194B2 (en) * 2004-03-02 2011-07-12 Ati Technologies Ulc Method and apparatus for hierarchical Z buffering and stenciling
US7382368B1 (en) * 2004-06-28 2008-06-03 Nvidia Corporation Planar z representation for z compression
US7876322B2 (en) * 2005-11-29 2011-01-25 Siemens Corporation Method and apparatus for fast and efficient mesh simplification
US9076265B2 (en) 2006-06-16 2015-07-07 Ati Technologies Ulc System and method for performing depth testing at top and bottom of graphics pipeline
US8547395B1 (en) * 2006-12-20 2013-10-01 Nvidia Corporation Writing coverage information to a framebuffer in a computer graphics system
US7817165B1 (en) * 2006-12-20 2010-10-19 Nvidia Corporation Selecting real sample locations for ownership of virtual sample locations in a computer graphics system
US8203564B2 (en) 2007-02-16 2012-06-19 Qualcomm Incorporated Efficient 2-D and 3-D graphics processing
US8184117B2 (en) * 2007-05-01 2012-05-22 Advanced Micro Devices, Inc. Stencil operations
US8044971B2 (en) * 2008-01-31 2011-10-25 Arm Norway As Methods of and apparatus for processing computer graphics
US20110285736A1 (en) * 2010-05-21 2011-11-24 Kilgard Mark J Decomposing cubic bèzier segments for tessellation-free stencil filling
KR101719485B1 (ko) 2010-09-20 2017-03-27 삼성전자주식회사 그래픽 처리 유닛에서의 사전 픽셀 제거를 위한 장치 및 방법
KR101782044B1 (ko) 2011-02-22 2017-09-26 삼성전자주식회사 그래픽 프로세서 및 조기 가시성 테스트 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808503B2 (en) * 1998-08-20 2010-10-05 Apple Inc. Deferred shading graphics pipeline processor having advanced features
CN101371247A (zh) * 2005-12-19 2009-02-18 辉达公司 用于图形处理器的并行阵列结构
US20080118148A1 (en) * 2006-11-21 2008-05-22 Guofang Jiao Efficient scissoring for graphics application
CN101548297A (zh) * 2006-11-21 2009-09-30 高通股份有限公司 图形应用的有效剪切
CN101393650A (zh) * 2007-09-17 2009-03-25 矽统科技股份有限公司 执行透明度向覆盖率转换的方法

Also Published As

Publication number Publication date
US20140118351A1 (en) 2014-05-01
TWI509562B (zh) 2015-11-21
US9165399B2 (en) 2015-10-20
TW201439964A (zh) 2014-10-16
DE102013221024A1 (de) 2014-05-08
CN103810728B (zh) 2017-10-03

Similar Documents

Publication Publication Date Title
CN103810728A (zh) 用于将经修改的覆盖数据输入像素着色器的系统和方法
KR101267120B1 (ko) 성능 분석 동안 관련된 그래픽스 데이터에 대한 그래픽스 명령들의 매핑
US7684641B1 (en) Inside testing for paths using a derivative mask
TWI596569B (zh) 促進針對在計算裝置上之部分被遮蔽圖形影像之動態且有效的預啓用裁剪之技術
CN103946895A (zh) 基于平铺块的呈现中的镶嵌
CN112686797B (zh) 用于gpu功能验证的目标帧数据获取方法、装置及存储介质
US11900662B2 (en) Method, apparatus, and computer program product for training a signature encoding module and a query processing module to identify objects of interest within an image utilizing digital signatures
JP2017527898A (ja) 適応的シェーディングによるテクスチャルックアップを使用した帯域幅低減
US7768516B1 (en) Image splitting to use multiple execution channels of a graphics processor to perform an operation on single-channel input
CN112189215B (zh) 用于在图形流水线中实现存储器使用减少的编译器辅助技术
JP2018512644A (ja) 低品質タイルを使用してメモリ帯域幅を減らすためのシステムおよび方法
US10650577B2 (en) Graphics processing systems
CN113379886B (zh) 地理信息系统的三维渲染方法、装置、设备及存储介质
CN117292039B (zh) 顶点坐标生成方法、装置、电子设备及计算机存储介质
KR20170040698A (ko) 그래픽스 파이프라인을 수행하는 방법 및 장치
US9218679B2 (en) Reduced bitcount polygon rasterization
CN112700519A (zh) 动画展示方法、装置、电子设备及计算机可读存储介质
CN114742931A (zh) 渲染图像的方法、装置、电子设备及存储介质
JP2010515131A (ja) ベクトルグラフィックをラスター化するプロセスにおいて境界を発生させるための方法およびシステム、ならびに、システムを製造するための方法
CN111054072B (zh) 一种角色模型拖尾的方法、装置、设备及存储介质
WO2023202367A1 (zh) 图形处理器、系统、装置、设备及方法
CN114359451A (zh) 利用运动补偿的加速图像渲染的方法和系统
KR102225281B1 (ko) 감소된 픽셀 쉐이딩을 위한 기술
KR101286938B1 (ko) 그래픽스 이미징을 위한 파티셔닝-기반 성능 분석
CN111402369A (zh) 互动广告的处理方法、装置、终端设备及存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant