TWI507989B - 資源導向之嵌入式系統功率消耗分析方法 - Google Patents

Description

資源導向之嵌入式系統功率消耗分析方法

本發明係有關於一種資源導向之嵌入式系統功率消耗分析方法，尤指涉及一種快速且精準之功率消耗分析方法，特別係指有效地降低模擬運行時之負荷並提供精準之功率消耗估算結果之兩階段之資源導向化方法。

功率消耗在現代電子系統設計領域中已成為關鍵之議題。舉例而言，對於嵌入式系統與可攜式電子裝置而言，皆傾向於能造成較少之功率負擔，並希望能提供較多之功能元件。因此，降低其中電子元件之功率消耗，係達成上述目的所必要之方式之一。其中，處理器（其意指中央處理器、邏輯晶片或其他等具有計算處理能力之處理裝置之通稱）之功率消耗相當受到重視。因此，業界莫不希望能經由改善處理器中之電路設計來降低處理器之功率消耗。

早期系統設計者往往在整個處理器製作完成之後，才能經由測試來發現此處理器之功率消耗不符合預期。若測試結果不符合預期，為了得到功率消耗更低之處理器，系統設計者只好一次又一次地重新修改其處理器內部之元件配置或其他架構。然而，每一次處理器之重新製作，都造成相當高之額外成本負擔。因此，先前技術中，曾提出一種利用模擬方式來模擬一處理器之運行，以期能不需待處理器實際完成，即可儘早預測結果。藉此，在設計階段就能快速知曉其功率消耗，以期儘早做進一步修正。

因此，快速且準確之功率預測對於系統設計而言相當重要。然而，目前之系統層級（System-Level）處理器功率技術並無法兼顧模擬速度及模擬準確性。

舉例而言，處理器功率消耗之預測已被研究了多年，先前技術中曾提出一種指令層級功率分析（Instruction Level Power Analysis，ILPA）方法，但其缺乏細部管線功率資訊，因此準確性不佳。為了提供較佳之準確性，先前技術中亦曾提出一種架構層級功率分析（Architecture Level Power Analysis，ALPA）方法。其利用精準之模擬模型以提供細部模擬，但是相對之下犧牲了速度。架構層級功率分析之模擬速度相較於指令層級功率分析可慢到一千倍以上。

綜上所述，精密之功率模型（Fine-Grained Power Model）雖然預測功率較準確，但其模擬速度慢。相對地，粗略之模擬模型（Coarse-Grained Simulation Model）雖然模擬較快速，但無法產生準確之功率預測。故，ㄧ般習用者係無法符合使用者於實際使用時之所需。

本發明之主要目的係在於，克服習知技藝所遭遇之上述問題並提供一種 快速且精準之功率消耗分析方法，可有效地降低模擬運行時之負荷並提供精準之功率消耗估算結果之兩階段之資源導向之嵌入式系統功率消耗分析 方法。

為達以上之目的，本發明係一種資源導向之嵌入式系統功率消耗分析方法，係包含一預特徵化階段（Pre-characterization Phase），其至少包含下列步驟：（Ａ）資源分布圖生成步驟：於程序執行期間，對存有多條指令（Instruction）之處理器指令集架構（Instruction Set Architecture, ISA）中運行每條指令，並在每個管線階段標記其作動之微處理器元件以確定覆蓋區域，然後進行資源（Resource）識別過程，根據連續指令對之重疊與非重疊之區域指定專用資源，俾在所有指令對已經通過所有管線階段運行後，產生一完整之指令資源分布圖結果；以及（Ｂ）資源功率特徵化步驟：根據前述分布結果進行資源功率特徵化過程，定義指令所使用之資源之狀態，並建構一運行時功率估計之資源功率表，可在靜態時驅動運行時庫之功率計算量，其中，每一資源功率表係由現在執行之指令與先前執行之指令組成，每一微處理器元件記錄每一週期之靜態與動態之功率分配，當其貫穿處理器時，經由先前與現在之指令之相互作用而引發相對應之資源消耗。

於本發明上述實施例中，該資源識別過程係分為資源分配（Resource Partition）與資源用量（Resource Usage），其中該資源分配係用以分配處理器架構中之資源，而該資源用量係用以界定指令對於每一資源之使用上之對應。

於本發明上述實施例中，該資源功率表係儲存每一週期之功率成本值，於表中標誌有靜態與動態之功率消耗、以及資料輸入之功率變化。

於本發明上述實施例中，該資源功率特徵化過程係根據連續指令之相互作用決定現在與先前輸入之資源支配其內部切換作動，藉以判斷資源之狀態為作動或不作動，並以此資源之狀態評估靜態與動態之功率消耗。

於本發明上述實施例中，該預特徵化階段係在具有不同指令之靜態時對每一資源執行一次性作業之功率預特徵化，可由該資源功率表查找資源在運行時計算之功率值。

於本發明上述實施例中，更包含：藉由該資源功率表進行一模擬階段（Simulation Phase），於該模擬階段中，利用一指令集模擬器（Instruction set Simulator, ISS）作為指令模擬，並以一資源導向功率模型之功率模擬演算法，計算模擬指令之資源用量總功率以作為運行時之功率消耗分析。

於本發明上述實施例中，該資源導向功率模型對於每一指令，追蹤之時間係在其進入管線階段，並在具有預分析之執行延遲期間計算其完成時間，藉以更新並保持資源之最新使用時間，使後續指令藉由已知所有資源之最新使用時間知道其何時能在管線階段開始執行，俾以確定實際之指令執行作動。

１０‧‧‧預特徵化階段
１１～１６‧‧‧步驟
２０‧‧‧模擬階段
２１、２２‧‧‧步驟

第１圖，係本發明之資源導向流程示意圖。
第２圖，係本發明指令執行之作動區域示意圖。
第３圖，係本發明之資源分布生成示意圖。
第４圖，係本發明之一組資源功率表示意圖。
第５圖，係本發明之功率模擬演算法示意圖。
第６圖，係本發明之功率模擬性能比較示意圖。
第７圖，係本發明之功率評估準確性比較示意圖。
第８圖，係本發明之功率模擬與準備時間比較示意圖。
第９圖，係本發明之功率波形比較示意圖。

請參閱『第１圖及第２圖』所示，係本發明之資源導向流程示意圖、及本發明指令執行之作動區域示意圖。如圖所示：本發明係一種資源導向之嵌入式系統功率消耗分析方法（AROMA），具有兩階段流程，包含一預特徵化階段（Pre-characterization Phase）１０及一模擬階段（Simulation Phase）２０。該預特徵化階段１０係表示在進行該模擬階段２０之前，先確定每一指令執行時所使用之微處理器元件之分布圖，以指令資源分布圖去敘述高階指令精密之微處理器元件，即執行步驟１２～１４，藉由指令資源分布圖，在具有不同指令之靜態時使用精密之模型對每一資源執行一次性作業之功率預特徵化，即執行步驟１５，通過預特徵化中詳細之指令資源結果，對於資源在運行時計算之功率值僅需要查找資源功率表，即執行步驟１６。因此，對於處理器核心之階層關係，於該預特徵化階段１０內執行之步驟中，處理器之設計步驟１１係包含許多特殊用途之微處理器元件（Microarchitecture Components），於程序執行期間，以步驟１２對存有多條指令（Instruction）之處理器指令集架構（Instruction Set Architecture, ISA）中運行每條指令，從每條指令之執行而在每一管線階段找出並標記其作動之微處理器元件以確定覆蓋區域，然後分別以步驟１３之資源分配（Resource Partition）與步驟１４之資源用量（Resource Usage）進行資源（Resource）識別過程，由步驟１３分配處理器架構中之資源，而步驟１４界定指令對於每一資源之使用上之對應。藉此，根據連續指令對之重疊與非重疊之區域指定專用資源，俾在所有指令對已經通過所有管線階段運行後，產生一完整之指令資源分布圖結果；如第２圖所示，假設圖中最大之三角形代表處理器之頂層設計，以一特定之管線階段與執行inst1指令及跟隨在後之inst2指令為例。於最大三角形中左側之三角形與右側之三角形表示微處理器分別由inst1指令與inst2指令作動，而兩個三角形相交於一重疊區域，表示常用作動之微處理器元件。對於一重疊區域與兩個非重疊區域之分配，可將微處理器元件分為三種資源，分別為rs1、rs2與rs3。最後，通過這個過程中，可確定inst1指令與inst2指令使用之資源集分別為{rs1, rs3}與{rs2, rs3}。接著，在步驟１５中，根據前述分布結果進行資源功率特徵化過程，依照連續指令之相互作用決定現在與先前輸入之資源支配其內部切換作動，意即，每個資源之切換結果可由兩個在該階段上連續被執行之指令決定，藉以判斷資源之狀態為作動或不作動，並以此資源之狀態評估靜態與動態之功率消耗；待定義完指令所使用之資源狀態後，於步驟１６中建構一組運行時功率估計之資源功率表，可在靜態時驅動運行時庫（Runtime）之功率計算量。然後，藉由該資源功率表進行該模擬階段２０，於該模擬階段２０內執行之步驟中，基於前述預分析之指令資源之關係，可利用一快速之指令集模擬器（Instruction set Simulator, ISS）作為指令模擬，接著在步驟２１中使用資源導向功率模型，以資源為基礎之功率模擬演算法計算模擬指令之資源用量總功率，並於步驟２２取得運行時精準之功率消耗分析結果。

如是，藉由上述揭露之流程構成一全新之資源導向之嵌入式系統功率消耗分析方法。

請參閱『第３圖』所示，係本發明之資源分布生成示意圖。如圖所示：關於上述步驟１２～１４，於一較佳實施例中，本發明採取OR1200處理器設計之階層結構為例。每個標有a記號之元件（component），代表add指令會用到之元件，而帶有m記號之元件，則表示為mul指令會用到之元件；當add指令進入管線執行階段時，其行使暫存器檔案（Register File）、控制（Control）、算術邏輯單元（ALU）、及運算元複用單元（Operand Mux）。當add指令移動到下一階段時，mul指令接著進入執行階段，mul指令觸發Register File、Control、乘累加單元（Multiplier MAC）、及Operand Mux。之後進行資源識別過程，將這些微架構進行分區，分配出三個資源集（Resource Set），包括rs1：{Register File, Control, Operand Mux}、rs2：{ALU}、及rs3：{Multiplier MAC}。結果，add指令使用之資源集為{rs1, rs2}，而mul指令使用之資源集為{rs1, rs3}。

請參閱『第４圖』所示，係本發明之一組資源功率表示意圖。如圖所示：關於上述步驟１５、１６，待資源用量與資源分配確定後，再針對不同之資源，透過工具：Primetime，取出倆倆不同指令依序進入該資源集所需之耗能（元件切換開/關考量，可視為常用指令與不作動分別依序進入該元件之耗能）。於一較佳實施例中，假設在一處理器指令集架構中存在R個資源與N條指令，將其組成一組資源功率表為例。每一資源功率表係由現在執行之指令與先前執行之指令組成，每一微處理器元件記錄每一週期之靜態與動態之功率分配，當其貫穿處理器時，經由先前與現在之指令之相互作用而引發相對應之資源消耗，因此該資源功率表係儲存每一週期之功率成本值，於表中標誌有靜態與動態之功率消耗、以及資料輸入之功率變化。於是，以該靜態且一次性作業之功率特徵，對於資源在運行時計算之功率值僅需要查表即可。

因此，資源功率表允許採取高階之指令集模擬器進行高效模擬與提供準確之資源功率值。由於資源功率評估比一完整設計評估僅需很少之工作量，且資源功率特徵係一次性之準備工作，可見本發明之AROMA係一種高效且精準之功率消耗分析方法。

請參閱『第５圖』所示，係本發明之功率模擬演算法示意圖。如圖所示：結束預特徵化階段之後，隨著指令之資源分布圖，可在程序執行過程中知道哪些資源重複地因指令而作動及其相對應之資源功率成本值；因此，上述步驟２１即係透過高速指令集模擬器與此資源導向功率模型之搭配，以功率模擬演算法（如第５圖所示）有效地識別每一資源如何因指令而使用，藉此完成快速且精準之處理器功率消耗分析。於一較佳實施例中，本發明引入資源導向功率模型作為便於資源用量之更新，該資源導向功率模型對於每一指令，追蹤之時間係在它進入管線階段，並在具有預分析之執行延遲（Execution Delay）期間計算它的完成時間；通過這種方式，使本發明可以輕易地更新資源之最新使用時間（或發表）。此外，保持資源之最新使用時間，可使後續指令藉由已知所有資源之最新使用時間知道其何時能在管線階段開始執行，俾以能夠及時且準確地通過管線階段確定實際之指令執行作動。

其結果為，本發明之方法係高效且精準之追蹤確切之資源用量與詳細之管線執行行為。此外，由表1所示之功耗分析成果可知，本發明之AROMA僅需要12次之功率計算來模擬管線處理器，而傳統週期級之功率估計技術則需要22次之功率計算。

請參閱『第６圖及第７圖』所示，係分別為本發明之功率模擬性能比較示意圖、及本發明之功率評估準確性比較示意圖。如圖所示：為了驗證本發明所提之方法之有效性，係選擇開放原始碼之處理器，OR1200作為目標處理器，主要用於公開存取之RTL與閘層級設計。這項測試係在主機上配備Intel Xeon3.4 GHz雙核心與2 GB之隨機存取記憶體。實驗測試以fib、basic、cbasic、mul與dhry為標準測試平臺，對本發明AROMA與ALPA方法、以指令為基礎之ILPA方法、以BB為基礎之ILPA方法、以及商業閘層級之功耗分析工具-PrimeTime PX比較模擬準確度與性能。

由第６圖測試AROMA與BB、ILPA、ALPA及PrimeTime PX之間之性能比較結果顯示，ILPA因為功率預特徵性大幅降低了模擬額外負擔達到近160 MIPS（每秒百萬指令）。BB方法進一步藉由在一基本區塊中模擬連續指令而提高模擬效率到270 MIPS。相反，對於ALPA或PrimeTime PX，其分別在幾十個KIPS（每秒千指令）及每秒幾十個指令之模擬額外負擔造成不佳之模擬性能。因此，其整體運行模擬係不切實際的，尤其係對於大型應用程序。相較之下，本發明因為以資源為基礎之功率模擬演算法相對於以週期為基礎之技術，係可消除顯著之高運算負荷，因此本發明之AROMA可在約20 MIPS運行。

第７圖比較在目標OR1200設計之功率估計精準度，圖中左斜紋線長方圖代表本發明之AROMA，網狀線長方圖代表ALPA，空白長方圖代表BB，以及右斜紋線長方圖代表ILPA。結果顯示，相較一直接映射快取（Direct Mapped Cache）具有比一集合相聯快取（Set Associative Cache）有一相對較高之錯誤率。雖然BB與ILPA接近，都具有高模擬性能，但其錯誤率平均而言，係分別超過10%與14%。相較之下，本發明所提出之AROMA具有小於1.2%之錯誤率。而ALPA則有5%至8%之錯誤率，係本發明方法之6倍以上，證明本發明所提之AROMA方法具有最小之錯誤率。

請參閱『第８圖』所示，係本發明之功率模擬與準備時間比較示意圖。如圖所示：雖然BB方法比ILPA方法似乎有更好之模擬性能與準確度，惟其在每次運行所需之冗長準備時間應納入模擬時間之額外負擔。比較BB方法與本發明之AROMA方法，圖中斜紋線長方圖代表本發明之AROMA，而空白長方圖代表BB，經由執行100次之平均取得總功率估計時間之比較結果顯示，包括五個標準測試平臺之功率準備時間與功率模擬時間，可見本發明之AROMA與以BB為基礎之ILPA方法在速度相比上相當，並且本發明所提之AROMA係僅需執行一次功率之準備工作，故展開後之額外負擔因此可以忽略不計。

請參閱『第９圖』所示，係本發明之功率波形比較示意圖。如圖所示：圖中(a)、(b)、(c)及(d)分別顯示ILPA、以BB為基礎之ILPA、ALPA、AROMA與閘層級之間之功率波形比較，測試平臺係mul運行在OR1200處理器上，時間單位為30奈秒（ns）。其中第９圖(a)與(b)顯示ILPA與BB兩者方法由於固有之不準確性，因此無法準確地追蹤其峰值功率點；第９圖(c)顯示ALPA方法因為有考慮微處理器模型與循環分析，故相比前兩個方法有更高之準確度；最後，第９圖(d)顯示本發明所提之AROMA方法，結果所得之功率波形係最為貼近，顯然比任何其他方法有更準確並且精準地追蹤整體之功率波形，證明本發明之AROMA具有最準確之耗能評估。

本發明提出一種把指令對應至微處理器元件之高效、資源導向之功率消耗評估法，同時具有高階之模擬性能優勢與精密之功率模型，可實現快速且精準之功率消耗分析，並能有效地降低模擬運行時之負荷並提供精確之功率消耗估算結果。通過預特徵化中詳細之指令資源效果，可以有效地使用高階之指令集模擬器計算精準之功率值。所提之方法用於嵌入式系統功率分析已經過OpenRISC1200處理器之測試，實驗結果顯示，本發明之AROMA方法幾乎與閘層級模擬一樣估計準確，藉由錯誤率小於1.2%，同時實現模擬速度高達20 MIPS，比一個商業閘層級模擬器快五個階級之速度。而且，使用本方法係能夠容易地分析功率消耗分布及峰值功率。

綜上所述，本發明係一種資源導向之嵌入式系統功率消耗分析方法，可有效改善習用之種種缺點，係以資源導向方法來取得特定指令之實際資源用量信息而作為精準之處理器功耗計算，透過利用高階之模擬與精細之功率模型之優點實現快速且精準之功率消耗估算結果，實驗結果證明本方法能產生接近閘層級之精準結果，具有作為系統級模擬之最佳性能，進而使本發明之産生能更進步、更實用、更符合使用者之所須，確已符合發明專利申請之要件，爰依法提出專利申請。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍；故，凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾，皆應仍屬本發明專利涵蓋之範圍內。

 

10‧‧‧預特徵化階段

11~16‧‧‧步驟

20‧‧‧模擬階段

21、22‧‧‧步驟

Claims (7)

1. 一種資源導向之嵌入式系統功率消耗分析方法，係包含一預特徵化階段（Pre-characterization Phase），其至少包含下列步驟：
       （Ａ）資源分布圖生成步驟：於程序執行期間，對存有多條指令（Instruction）之處理器指令集架構（Instruction Set Architecture, ISA）中運行每條指令，並在每個管線階段標記其作動之微處理器元件以確定覆蓋區域，然後進行資源（Resource）識別過程，根據連續指令對之重疊與非重疊之區域指定專用資源，俾在所有指令對已經通過所有管線階段運行後，產生一完整之指令資源分布圖結果；以及
       （Ｂ）資源功率特徵化步驟：根據前述分布結果進行資源功率特徵化過程，定義指令所使用之資源之狀態，並建構一組運行時功率估計之資源功率表，可在靜態時驅動運行時庫之功率計算量，其中，每一資源功率表係由現在執行之指令與先前執行之指令組成，每一微處理器元件記錄每一週期之靜態與動態之功率分配，當其貫穿處理器時，經由先前與現在之指令之相互作用而引發相對應之資源消耗。
2. 依申請專利範圍第１項所述之資源導向之嵌入式系統功率消耗分析方法，其中，該資源識別過程係分為資源分配（Resource Partition）與資源用量（Resource Usage），其中該資源分配係用以分配處理器架構中之資源，而該資源用量係用以界定指令對於每一資源之使用上之對應。
3. 依申請專利範圍第１項所述之資源導向之嵌入式系統功率消耗分析方法，其中，該資源功率表係儲存每一週期之功率成本值，於表中標誌有靜態與動態之功率消耗、以及資料輸入之功率變化。
4. 依申請專利範圍第１項所述之資源導向之嵌入式系統功率消耗分析方法，其中，該資源功率特徵化過程係根據連續指令之相互作用決定現在與先前輸入之資源支配其內部切換作動，藉以判斷資源之狀態為作動或不作動，並以此資源之狀態評估靜態與動態之功率消耗。
5. 依申請專利範圍第１項所述之資源導向之嵌入式系統功率消耗分析方法，其中，該預特徵化階段係在具有不同指令之靜態時對每一資源執行一次性作業之功率預特徵化，可由該資源功率表查找資源在運行時計算之功率值。
6. 依申請專利範圍第１項所述之資源導向之嵌入式系統功率消耗分析方法，其中更包含：藉由該資源功率表進行一模擬階段（Simulation Phase），於該模擬階段中，利用一指令集模擬器（Instruction set Simulator, ISS）作為指令模擬，並以一資源導向功率模型之功率模擬演算法，計算模擬指令之資源用量總功率以作為運行時之功率消耗分析。
7. 依申請專利範圍第６項所述之資源導向之嵌入式系統功率消耗分析方法，其中，該資源導向功率模型對於每一指令，追蹤之時間係在其進入管線階段，並在具有預分析之執行延遲期間計算其完成時間，藉以更新並保持資源之最新使用時間，使後續指令藉由已知所有資源之最新使用時間知道其何時能在管線階段開始執行，俾以確定實際之指令執行作動。