TWI506962B

TWI506962B - 鍵盤、鍵盤掃描電路及方法

Info

Publication number: TWI506962B
Application number: TW098128965A
Authority: TW
Inventors: Lin-Kun Ding; Xiang-Ping Zhou; ren-wen Huang; Li-Sheng Shu; Tsung Jen Chuang
Original assignee: Hon Hai Prec Ind Co Ltd
Priority date: 2009-08-28
Filing date: 2009-08-28
Publication date: 2015-11-01
Also published as: TW201108626A

Description

鍵盤、鍵盤掃描電路及方法

本發明涉及一種鍵盤，特別涉及一種鍵盤掃描電路及方法。

鍵盤是電腦、PDA(個人數位助理)、手機等電子產品中主要的人機對話輸入設備。隨著電子產品功能的增加，要完成控制複雜多樣的功能，則需要鍵盤提供足夠的按鍵。鍵盤藉由內部的矩陣掃描電路對鍵盤上的按鍵進行掃描，從而確定按鍵的位置。現有矩陣鍵盤掃描電路大多使用單片機I/O埠來進行鍵盤掃描以控制鍵盤的按鍵部分。由於控制功能增加需要利用I/O埠進行控制的埠也增加，這樣就導致鍵盤掃描電路佔用過多的I/O埠資源。低成本中小型的單片機為市場上銷售的主體，如果使用上述矩陣鍵盤掃描電路就會使得有限的I/O埠變得更為緊張。

有鑒於此，有必要提供一種用少量的I/O埠實現多按鍵的鍵盤及鍵盤掃描電路。

此外，還有必要提供一種鍵盤掃描方法。

一種鍵盤，該鍵盤包括內部微處理器。該微處理器還包括鍵盤掃描程式及I/O埠，該I/O埠包括鎖存器、場效應電晶體、上拉電阻；該場效應電晶體的柵極與鎖存器電性連接，漏極與上拉電阻電性連接，源極接地；該I/O埠作為輸入輸出埠，用於讀取鍵盤按鍵狀態並將鍵盤按鍵狀態輸出給微處理器。

一種鍵盤掃描電路，其包括N個I/O埠、複數個按鍵、N條欄線、N條第一列線、N條第二列線、N個第一電阻及N個第二電阻，其中N為自然數。N條欄線分別與N個I/O埠電性連接。每條第一列線的一端藉由N個按鍵分別與N條欄線電性連接，另一端藉由第一電阻接地。每條第二列線的一端與對應的欄線電性連接，另一端藉由第二電阻與第一電阻的一端電性連接。

一種鍵盤的掃描方法，包括以下步驟：設置與N條欄線電性連接的N個I/O埠為輸入口，同時讀取該N個I/O埠的電平狀態；判斷該N個I/O埠是否有電平狀態發生變化；若該I/O埠有電平狀態變化，記錄與N個I/O埠相對應的第一鍵值；將I/O埠設置為輸出口；讀取該N個I/O埠的電平狀態；記錄與N個I/O埠的電平狀態相對應的第二鍵值；根據記錄的第一鍵值和第二鍵值判斷出被按下的鍵盤按鍵。

採用上述鍵盤掃描電路利用N個I/O埠實現掃描NxN個按鍵，減少了鍵盤對I/O埠資源的佔用，並且實現了多個按鍵的掃描。同時，提供一種該掃描電路採用的掃描方法。

10‧‧‧鍵盤

100‧‧‧微處理器

200‧‧‧鍵盤掃描電路

130‧‧‧鍵盤掃描程序

Vcc‧‧‧電壓源

110‧‧‧I/O埠

101‧‧‧第一引腳

102‧‧‧第二引腳

115‧‧‧第三引腳

113‧‧‧鎖存器

V1‧‧‧場效應晶體管

R1‧‧‧上拉電阻

K1~Kn‧‧‧I/O埠

S1-1~Sn~n‧‧‧開關

P1-1~P1-n‧‧‧第一列線

P2-1~P2-n‧‧‧第二列線

L1~Ln‧‧‧欄線

R1-1~R1-n‧‧‧第一電阻

R2-1~R2-n‧‧‧第二電阻

圖1為一種較佳實施方式的鍵盤功能示意圖，該鍵盤包括微處理器和鍵盤掃描電路。

圖2為圖1中微處理器的I/O埠內部電路示意圖。

圖3為一種較佳實施方式的鍵盤掃描電路圖。

圖4為I/O埠為4時，一較佳實施方式的鍵盤掃描電路圖。

圖5為圖3中鍵盤掃描電路的掃描方法的流程圖。

圖6為圖4中鍵盤掃描電路的掃描方法的流程圖。

請參閱圖1，其為一種較佳實施方式的鍵盤10的功能示意圖。鍵盤10包括微處理器100及鍵盤掃描電路200。微處理器100還包括I/O埠110及鍵盤掃描程式130。微處理器100藉由I/O埠110與鍵盤掃描電路200電性連接。微處理器100用於執行鍵盤掃描程式130，控制鍵盤掃描電路200識別鍵盤10被操作的按鍵。

在本實施方式中，微處理器100為一單片機，其還包括第一引腳101及第二引腳102。第一引腳101與電壓源Vcc連接，第二引腳102接地。

I/O埠110為輸入輸出埠，用於讀取鍵盤10的按鍵狀態並將讀取的鍵盤10按鍵狀態輸出給微處理器100。藉由CPU輸入不同的命令和參數，控制I/O埠110相關的電路及簡單的操作。在其他實施方式中，I/O埠110也可作為位址/資料匯流排。

請參閱圖2，其為一種較佳實施方式的微處理器中I/O埠110內部電路示意圖。該I/O埠110在微處理器100的內部電路包括鎖存器113、上拉電阻R1、場效應電晶體V1及第三引腳115。

鎖存器113與內部匯流排連接(圖未示)，用於對I/O埠110的輸入資料進行鎖存。當I/O埠110作為輸入時，鎖存器113輸出為高電平；當I/O埠110作為輸出時，鎖存器113根據內部匯流排訊號控制鎖存器113的輸出。

上拉電阻R1電性連接於電壓源Vcc和場效應電晶體V1的漏極。

場效應電晶體V1的柵極與鎖存器113電性連接，漏極與上拉電阻R1電性連接，源極接地。本實施例中，場效應電晶體V1為P型場效應管。

第三引腳115與場效應電晶體V1的漏極電性連接。

在I/O埠110作為輸入時，鎖存器113輸出為高電平，場效應管V1的Vgs<0，導致場效應電晶體V1截止，但由於上拉電阻R1的分壓作用，第三引腳115為高電平。此時，第三引腳115也可以藉由外部輸入源控制其電平狀態，若外部輸入為高電平，第三引腳115為高電平；外部輸入為低電平，第三引腳115為低電平。

在I/O埠110作為輸出時，鎖存器113輸出為高電平時，場效應管V1的Vgs<0，場效應電晶體V1截止，由於上拉電阻R1的分壓作用，第三引腳115為高電平；鎖存器113輸出為低電平時，場效應管V1的Vgs>0，場效應電晶體V1導通，第三引腳115為低電平。

請參閱圖3，其為一種較佳實施方式的鍵盤掃描電路200的電路圖。鍵盤掃描電路200包括N條欄線L1~Ln、N條第一列線P1-1~P1-n、N條第二列線P2-1~P2-n、NxN個按鍵S1-1~Sn-n、N個I/O埠K1~Kn、N個第一電阻R1-1~R1-n及N個第二電阻R2-1~R2-n，其中N為自然數。N-1條第一列線與N條欄線交錯排列，形成Nx(N-1)個交叉點。Nx(N-1)個交叉點分別對應放置Nx(N-1)個按鍵。第N條第一列線藉由N個按鍵直接與N條欄線連接。NxN個按鍵的一端分別與對應欄線電性連接，另一端分別與對應的第一列線電性連接。N條第二列線與N條欄線一一對應，且每條第二列線一端與對應欄線電性連接，另一端藉由第二電阻與第一電阻的一端電性連接。第一電阻R1-1~R1-n的阻值遠小於第二電阻R2-1~R2-n的阻值。

每條欄線L1~Ln分別由一個I/O埠及N個按鍵的一端順次電性連接而成。如欄線L1其由I/O埠K1及S1-1~S1-nN個按鍵的一端順次電性連接。同樣，對於欄線Lm，其中m為自然數，且2=<m<n，其由I/O埠Km及Sm-1~Sm-nN個按鍵的一端順次電性連接。

每條第一列線P1-1~P1-n分別由N個按鍵的另一端及一個第一電阻的一端順次電性連接而成，且第一電阻的另一端接地。如第一列線P1-1其由S1-1~Sn-1N個按鍵的另一端及第一電阻R1-1順次電性連接。同樣，對於第一列線P1-m，其中m為自然數，且2=<m<n，其由S1-m~Sn-mN個按鍵的另一端及第一電阻R1-m順次電性連接。

每條第二列線P2-1~P2-n分別由一個I/O埠及一個第二電阻順次電性連接而成。如第二列線P2-1由I/O埠K1及第二電阻R2-1順次電性連接。同樣，對於第二列線P2-m，其中m為自然數，且2=<m<n，其由Km及第二電阻R2-m順次電性連接。

鍵盤掃描電路200在執行按鍵掃描程式時，首先將I/O埠K1~Kn設置成為輸入口；然後，掃描I/O埠K1~Kn的電平狀態。若全部為高電平狀態，則無按鍵按下，若I/O埠K1~Kn中任意一個I/O端為低電平狀態，則該欄有按鍵被按下，CPU記錄此時的I/O埠K1~Kn的電平狀態為第一鍵值；然後，將I/O埠設置為輸出口，且該電平狀態變化的I/O埠設置為高電平狀態，其餘I/O埠為低電平狀態。此時，若按鍵仍然被按下，由於第二電阻的阻值遠大於第一電阻的阻值，藉由第二電阻及第二列線與第一電阻一端電性連接的I/O埠也為高電平狀態。再次掃描I/O埠K1~Kn的電平狀態；CPU記錄此時的I/O埠K1~Kn的電平狀態為第二鍵值；將第一鍵值左移4位後與第二鍵值相加得到第三鍵值；藉由查表方式得到該第三鍵值對應的按鍵。

請參閱圖4，其為N為4時的一較佳實施例的鍵盤掃描電路201的電路圖。鍵盤掃描電路101包括4條欄線L1~L4、4條第一列線P1-1~P1-4、4條第二列線P2-1~P2-4、16個按鍵S1-1~S4-4、4個I/O埠K1~K4、4個第一電阻R1-1~R1-4及4個第二電阻R2-1~R2-4。3條第一列線與4條欄線交叉放置形成12個交叉點的矩陣，12個交叉點放置12個按鍵。第4條第一列線藉由4個按鍵直接與4條欄線連接。16個按鍵的一端分別與對應欄線電性連接，另一端分別與對應第一列線連接。4條第二列線與4條欄線一一對應，且每條第二列線一端與對應欄線連接，另一端藉由第二電阻與第一電阻連接。

欄線L1由I/O埠K1及S1-1、S1-2、S1-3、S1-4按鍵的一端順次電性連接，欄線L2由I/O埠K2及S2-1、S2-2、S2-3、S2-4按鍵的一端順次電性連接，欄線L3由I/O埠K3及S3-1、S3-2、S3-3、S3-4按鍵的一端順次電性連接，欄線L4由I/O埠K4及S4-1、S4-2、S4-3、S4-4按鍵的一端順次電性連接。

第一列線P1-1其由S1-1、S2-1、S3-1、S4-1按鍵的另一端及第一電阻R1-1順次電性連接，第一列線P1-2其由S1-2、S2-2、S3-2、 S4-2按鍵的另一端及第一電阻R1-2順次電性連接，第一列線P1-3其由S1-3、S2-3、S3-3、S4-3按鍵的另一端及第一電阻R1-3順次電性連接，第一列線P1-4其由S1-4、S2-4、S3-4、S4-4按鍵的另一端及第一電阻R1-4順次電性連接。

第二列線P2-1由I/O埠K1及第二電阻R2-1順次電性連接，第二列線P2-2由I/O埠K2及第二電阻R2-2順次電性連接，第二列線P2-3由I/O埠K3及第二電阻R2-3順次電性連接，第二列線P2-4由I/O埠K4及第二電阻R2-4順次電性連接。

鍵盤掃描電路200在執行按鍵掃描程式時，首先將I/O埠K1~K4設置成為輸入口；然後，掃描I/O埠K1~K4的電平狀態。若全部為高電平狀態，則無按鍵按下，若I/O埠K1~K4中任意一個I/O端為低電平狀態，則該欄有按鍵被按下，CPU記錄此時的I/O埠K1~K4的電平狀態為第一鍵值；然後，將I/O埠設置為輸出口，並且該電平狀態變化的I/O埠設置為高電平狀態，其餘I/O埠設置為低電平狀態。此時，若按鍵仍然被按下，由於第二電阻的阻值遠大於第一電阻的阻值，藉由第二電阻及第二列線與第一電阻一端電性連接的I/O埠也為高電平狀態。再次掃描I/O埠K1~K4的電平狀態；CPU記錄此時的I/O埠K1~K4的電平狀態為第二鍵值；將第一鍵值左移4位後與第二鍵值相加得到第三鍵值；藉由查表方式得到該第三鍵值對應的按鍵。

如表一所示，其為4x4鍵盤掃描電路不同按鍵被按下時所對應鍵值表。

表一 4x4鍵盤掃描電路之鍵值表

從表一可以看出，不同按鍵按下時所對應的鍵值是唯一的。因此，採用4個I/O埠可以實現4X4個按鍵掃描。

請參看圖5，其為圖3中鍵盤掃描電路的掃描方法300的流程圖。掃描程式啟動後，軟體開始對I/O埠進行掃描。

步驟301，設置鍵盤所用到的I/O埠K1~Kn為輸入口，同時讀取K1~Kn的電平狀態。

步驟303，根據K1~Kn的電平狀態判斷是否有按鍵按下。如果沒有按鍵按下，流程返回步驟301。

步驟304，如果有按鍵按下，記錄此時K1~Kn的電平狀態為第一鍵值。

步驟305將I/O埠設置為輸出口，並將電平變化的I/O埠設置為高電平狀態，其餘I/O埠設置為低電平狀態。

步驟306，再次讀取I/O埠K1~Kn的電平狀態，並記錄K1~Kn的電平狀態為第二鍵值。

步驟308，將第一鍵值左移複數位後與第二鍵值相加，得到第三鍵值。

步驟310，根據第三鍵值判斷鍵盤按下的按鍵。

請參看圖6，其為圖4中鍵盤掃描電路的掃描方法400的流程圖。掃描程式啟動後，軟體開始對I/O埠進行掃描。

步驟401，設置鍵盤所用到的I/O埠K1~K4為輸入口，同時讀取K1~K4的電平狀態。

步驟403，根據K1~K4的電平狀態判斷是否有按鍵按下。如果沒有按鍵按下，流程返回步驟401。

步驟404，如果有按鍵按下，記錄此時K1~K4的電平狀態為第一鍵值。

步驟405將I/O埠設置為輸出口，並電平變化的I/O埠設置為高電平狀態，其餘I/O埠設置為低電平狀態。

步驟406，再次讀取I/O埠K1~K4的電平狀態，並記錄K1~K4的電平狀態為第二鍵值。

步驟408，將第一鍵值左移4位後與第二鍵值相加，得到第三鍵值。

步驟410，根據第三鍵值判斷鍵盤按下的按鍵。

綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述僅為本發明之較佳實施方式，舉凡熟悉本案技藝之人士，在援依本案創作精神所作之等效修飾或變化，皆應包含於以下之申請專利範圍內。