TWI498653B - 畫素結構及其製作方法 - Google Patents
畫素結構及其製作方法 Download PDFInfo
- Publication number
- TWI498653B TWI498653B TW101136951A TW101136951A TWI498653B TW I498653 B TWI498653 B TW I498653B TW 101136951 A TW101136951 A TW 101136951A TW 101136951 A TW101136951 A TW 101136951A TW I498653 B TWI498653 B TW I498653B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- capacitor
- electrode
- insulating layer
- drain
- Prior art date
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本發明是有關於一種畫素結構及其製作方法,且特別是有關於一種具有儲存電容的畫素結構及其製作方法。
由於顯示器的需求與日遽增,加上近年來綠色環保概念的興起,具有高畫質、空間利用效率佳、低消耗功率、無輻射等優越特性之薄膜電晶體液晶顯示器(thin film transistor liquid crystal display,TFT-LCD)已逐漸成為顯示器市場之主流。為了滿足使用者的需求,薄膜電晶體液晶顯示器的性能不斷朝向高對比(high contrast ratio)、無灰階反轉(no gray scale inversion)、色偏小(little color shift)、高亮度(high luminance)、高色彩豐富度、高色飽和度、快速反應、顯示畫面穩定與廣視角等特性發展。
一般而言,薄膜電晶體液晶顯示器主要由分別配置有畫素陣列與彩色濾光陣列的兩基板以及配置於此兩基板間的液晶層所組成。習知之畫素結構包括薄膜電晶體、畫素電極以及儲存電容下電極。畫素電極電性連接薄膜電晶體。儲存電容下電極與畫素電極構成一儲存電容,以維持畫素結構顯示影像之穩定。由於儲存電容之電容值與TFT-LCD畫素之充放電特性息息相關,儲存電容過大可能會有充電不足的問題;太小則易造成顯示畫面的閃爍。然而,TFT-LCD之薄膜電晶體陣列基板所使用之掃描配線、
資料配線及儲存電容下電極配線一般是採遮光之金屬材質,而金屬材質之配線將遮蔽光線透過,其大為限制產品之光利用效率,並使得背光模組之消耗功率增加。若是藉由減少掃描配線、資料配線之幅寬來提升TFT-LCD光利用效率,將使得TFT-LCD配線之RC負載增加,造成訊號傳遞之失真;而藉由減少儲存電容電極之幅寬來提升TFT-LCD光利用效率,則可能因儲存電容不符需求,而造成顯示畫面閃爍,影響顯示品質。
本發明提供一種畫素結構,可增加儲存電容值。
本發明更提供一種畫素結構的製作方法,用以製作前述之畫素結構。
本發明提出一種畫素結構,配置於一基板上。畫素結構包括一閘極、一電容電極、一電容透明電極、一閘絕緣層、一半導體層、一源極、一汲極、一保護層以及一畫素電極。閘極配置於基板上。電容電極配置於基板上。電容透明電極配置於基板上,且覆蓋電容電極與部分基板。閘絕緣層配置於基板上,且覆蓋閘極與電容透明電極。閘絕緣層具有一開口,且開口暴露出部分電容透明電極。半導體層配置於閘絕緣層上,且位於閘極的上方。源極配置於閘絕緣層上。汲極配置於閘絕緣層上,其中源極與汲極暴露出部分半導體層。保護層配置於閘絕緣層上,且覆蓋源極、汲極、閘絕緣層以及開口所暴露出的電容透明電極。
保護層具有一接觸窗,且接觸窗暴露出部分汲極。畫素電極配置於保護層上。畫素電極透過接觸窗與汲極電性連接。畫素電極與開口所暴露出之電容透明電極之間具有一重疊區域以構成一儲存電容。
在本發明之一實施例中,上述之閘極與電容電極為同一膜層。
在本發明之一實施例中,上述之電容透明電極的材質包括銦錫氧化物或銦鋅氧化物。
在本發明之一實施例中,上述之閘極、源極以及汲極構成一底閘型薄膜電晶體。
本發明還提出一種畫素結構的製作方法,其包括以下步驟。形成一閘極與一電容電極於一基板上。形成電容透明電極於基板上,其中電容透明電極覆蓋電容電極與部分基板。形成一閘絕緣層於基板上,其中閘絕緣層覆蓋閘極與電容透明電極。閘絕緣層具有一開口,且開口暴露出部分電容透明電極。形成一半導體層於閘絕緣層上,其中半導體層位於閘極的上方。形成一源極與一汲極於閘絕緣層上,其中源極與汲極暴露出部分半導體層。形成一保護層於閘絕緣層上,其中保護層覆蓋源極、汲極、閘絕緣層以及開口所暴露出的電容透明電極。保護層具有一接觸窗,且接觸窗暴露出部分汲極。形成一畫素電極於保護層上,其中畫素電極透過接觸窗與汲極電性連接,且畫素電極與開口所暴露出之電容透明電極之間具有一重疊區域以構成一儲存電容。
在本發明之一實施例中,上述之閘極與電容電極為同一膜層。
在本發明之一實施例中,上述之電容透明電極的材質包括銦錫氧化物或銦鋅氧化物。
在本發明之一實施例中,上述之形成閘極與電容電極的步驟,包括:形成一第一金屬層於基板上;以及圖案化第一金屬層,而形成閘極與電容電極。
在本發明之一實施例中,上述之形成源極與汲極的步驟,包括:形成一第二金屬層於半導體層與閘絕緣層上;以及圖案化第二金屬層,而形成源極以及汲極。
在本發明之一實施例中,上述之閘極、源極以及汲極構成一底閘型薄膜電晶體。
基於上述,由於本發明之閘絕緣層並未完全覆蓋電容透明電極,而是具有一暴露出部分電容透明電極的開口,因此畫素電極與部分電容透明電極之間的距離可透過開口的設計而縮短。再者,由於儲存電容值的大小是與畫素電極以及電容透明電極之間的距離成反比,因此本發明之畫素結構的設計可有效提升整體儲存電容值。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A繪示為本發明之一實施例之畫素結構的俯視透視示意圖。圖1B繪示為沿圖1A之線I-I以及線II-II的剖
面示意圖。請同時參考圖1A與圖1B,在本實施例中,畫素結構100配置於一基板10上,其中基板10例如為玻璃基板、塑膠基板或是其他材質之基板。畫素結構100與掃描線20以及資料線30電性連接,且畫素結構100包括一閘極110、一電容電極120、一電容透明電極130、一閘絕緣層140、一半導體層150、一源極160、一汲極165、一保護層170以及一畫素電極182。
詳細來說,閘極110配置於基板10上。電容電極120配置於基板10上。電容透明電極130配置於基板10上,且覆蓋電容電極120與部分基板10。閘絕緣層140配置於基板10上,且覆蓋閘極110與電容透明電極130。特別是,閘絕緣層140具有一開口142,且開口142暴露出部分電容透明電極130。半導體層150配置於閘絕緣層140上,且位於閘極110的上方。源極160配置於閘絕緣層140上。汲極165配置於閘絕緣層140上,其中源極160與汲極165暴露出部分半導體層150。保護層170配置於閘絕緣層140上,且覆蓋源極160、汲極165、閘絕緣層140以及開口142所暴露出的電容透明電極130。保護層170具有一接觸窗172,且接觸窗172暴露出部分汲極165。畫素電極180配置於保護層170上。畫素電極180透過接觸窗172與汲極165電性連接。畫素電極180與閘絕緣層140之開口142所暴露出的電容透明電極130之間具有一重疊區域P以構成一儲存電容Cst。
更具體來說,在本實施例中,閘極110與電容電極120
實質上屬於同一膜層,其中閘極110的材質與電容電極120的材質例如是金屬或合金,於此並不加以限制。特別是,本實施例之電容透明電極130並未覆蓋閘極110,且電容透明電極130的材質例如是銦錫氧化物或銦鋅氧化物。此外,本實施例之閘極110、源極160以及汲極165構成一底閘型薄膜電晶體。
由於本實施例之閘絕緣層140並未完全覆蓋電容透明電極130,而是具有一暴露出部分電容透明電極130的開口142,因此畫素電極180與部分電容透明電極130之間的距離可透過閘絕緣層140之開口142的設計而縮短。再者,由於儲存電容值的大小是與畫素電極180以及電容透明電極130之間的距離成反比,因此在畫素電極180與部分電容透明電極130之間的距離縮短下,本實施例之畫素結構100的儲存電容Cst可增加。簡言之,本實施例之畫素結構100的設計可有效提升整體儲存電容值。
以上僅介紹本發明之畫素結構100的結構,並未介紹本發明之畫素結構100的製作方法。對此,以下將以另一實施例配合圖1A、圖2A至圖2I來詳細說明上述實施例之畫素結構的製作方法。
圖2A至圖2I繪示為本發明之一實施例之一種畫素結構的製作方法的剖面示意圖。請先參考圖1A與圖2A,依照本實施例的畫素結構的製作方法,首先,形成一第一金屬層110a於一基板10上,其中第一金屬層110a完全覆蓋基板10。此處,第一金屬層110a的材質與掃描線20的材
質相同,其例如是金屬或合金,於此並不加以限制。基板10例如為玻璃基板、塑膠基板或是其他材質之基板。
接著,請參考圖2B,圖案化第一金屬層110a,而形成一閘極110與一電容電極120。也就是說,閘極110與電容電極120實質上屬於同一膜層。
接著,請參考圖2C,形成電容透明電極130於基板10上,其中電容透明電極130覆蓋電容電極120與部分基板10。需說明的是,此處之電容透明電極130並未覆蓋閘極110。此外,電容透明電極130的材質例如是銦錫氧化物或銦鋅氧化物。
接著,請參考圖2D,形成一閘絕緣層140於基板10上,其中閘絕緣層140覆蓋閘極110與電容透明電極130。特別是,閘絕緣層140具有一開口142,且開口142暴露出部分電容透明電極130。此處之開口142的形成方式是透過光罩(未繪示)曝光顯影的方式所形成,因此開口142的大小可隨光罩之設計而改變。
接著,請參考圖2E,形成一半導體層150於閘絕緣層140上,其中半導體層150位於閘極110的上方。
接著,請參考圖1A與圖2F,形成一第二金屬層160a於半導體層150與閘絕緣層140上。此處,第二金屬層160a的材質與資料線30的材質相同,其例如是金屬或合金,於此並不加以限制。
接著,請參考圖2G,圖案化第二金屬層160a,而形成一源極160以及一汲極165,其中源極160與汲極165
暴露出部分半導體層150。此處,閘極110、源極160以及汲極165構成一底閘型薄膜電晶體。
之後,請參考圖2H,形成一保護層170於閘絕緣層140上,其中保護層170覆蓋源極160、汲極165、閘絕緣層140以及開口142所暴露出的電容透明電極130。保護層170具有一接觸窗172,且接觸窗172暴露出部分汲極165。
最後,請參考圖2I,形成一畫素電極180於保護層170上,其中畫素電極180透過接觸窗172與汲極165電性連接,且畫素電極180與開口142所暴露出之電容透明電極130之間具有一重疊區域P以構成一儲存電容Cst。至此,已完成畫素結構100的製作。
由平行板電容公式:Cst=ε*A/d中可得知,儲存電容Cst的大小與畫素電極180以及電容透明電極130之重疊區域P的面積成正比,而與畫素電極180以及電容透明電極130之間的距離成反比。由於本實施例之閘絕緣層140並未完全覆蓋電容透明電極130,而是具有一暴露出部分電容透明電極130的開口142,因此畫素電極180與部分電容透明電極130之間的距離可透過閘絕緣層140之開口142的設計而縮短,故本實施例之畫素結構100的儲存電容Cst可增加。此外,由於本實施例之閘絕緣層140之開口142的大小是由光罩(未繪示)所決定,因此可透過光罩的設計來增加畫素電極180與開口142所暴露出之電容透明電極130之重疊區域P的面積,進而提高本實施之畫
素結構100整體的儲存電容值。簡言之,本實施例之畫素結構100的設計可有效提升整體儲存電容值。
綜上所述,由於本發明之閘絕緣層並未完全覆蓋電容透明電極,而是具有一暴露出部分電容透明電極的開口,因此畫素電極與部分電容透明電極之間的距離可透過開口的設計而縮短,可提高畫素結構的儲存電容值。此外,本發明是透過光罩來定義出閘絕緣層之開口的大小,因此可透過光罩的設計來增加畫素電極與開口所暴露出之電容透明電極之重疊區域的面積,進而可提高本發明之畫素結構整體的儲存電容值。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧基板
20‧‧‧掃描線
30‧‧‧資料線
100‧‧‧畫素結構
110‧‧‧閘極
110a‧‧‧第一金屬層
120‧‧‧電容電極
130‧‧‧電容透明電極
140‧‧‧閘絕緣層
142‧‧‧開口
150‧‧‧半導體層
160‧‧‧源極
165‧‧‧汲極
160a‧‧‧第二金屬層
170‧‧‧保護層
172‧‧‧接觸窗
180‧‧‧畫素電極
P‧‧‧重疊區域
Cst‧‧‧儲存電容
圖1A繪示為本發明之一實施例之畫素結構的俯視透視示意圖。
圖1B繪示為沿圖1A之線I-I以及線II-II的剖面示意圖。
圖2A至圖2I繪示為本發明之一實施例之一種畫素結構的製作方法的剖面示意圖。
100‧‧‧畫素結構
110‧‧‧閘極
120‧‧‧電容電極
130‧‧‧電容透明電極
140‧‧‧閘絕緣層
142‧‧‧開口
150‧‧‧半導體層
160‧‧‧源極
165‧‧‧汲極
170‧‧‧保護層
172‧‧‧接觸窗
180‧‧‧畫素電極
P‧‧‧重疊區域
Cst‧‧‧儲存電容
Claims (10)
- 一種畫素結構,配置於一基板上,該畫素結構包括:一閘極,配置於該基板上;一電容電極,配置於該基板上;一電容透明電極,配置於該基板上,且覆蓋該電容電極與部分該基板;一閘絕緣層,配置於該基板上,且覆蓋該閘極與該電容透明電極,其中該閘絕緣層具有一開口,且該開口暴露出部分該電容透明電極;一半導體層,配置於該閘絕緣層上,且位於該閘極的上方;一源極,配置於該閘絕緣層上;一汲極,配置於該閘絕緣層上,其中該源極與該汲極暴露出部分該半導體層;一保護層,配置於該閘絕緣層上,且覆蓋該源極、該汲極、該閘絕緣層以及該開口所暴露出的該電容透明電極,其中該保護層具有一接觸窗,且該接觸窗暴露出部分該汲極;以及一畫素電極,配置於該保護層上,該畫素電極透過該接觸窗與該汲極電性連接,其中該畫素電極與該開口所暴露出之該電容透明電極之間具有一重疊區域以構成一儲存電容。
- 如申請專利範圍第1項所述之畫素結構,其中該閘極與該電容電極為同一膜層。
- 如申請專利範圍第1項所述之畫素結構,其中該電容透明電極的材質包括銦錫氧化物或銦鋅氧化物。
- 如申請專利範圍第1項所述之畫素結構的製作方法,其中該閘極、該源極以及該汲極構成一底閘型薄膜電晶體。
- 一種畫素結構的製作方法,包括:形成一閘極與一電容電極於一基板上;形成該電容透明電極於該基板上,其中該電容透明電極覆蓋該電容電極與部分該基板;形成一閘絕緣層於該基板上,其中該閘絕緣層覆蓋該閘極與該電容透明電極,該閘絕緣層具有一開口,且該開口暴露出部分該電容透明電極;形成一半導體層於該閘絕緣層上,其中該半導體層位於該閘極的上方;形成一源極與一汲極於該閘絕緣層上,其中該源極與該汲極暴露出部分該半導體層;形成一保護層於該閘絕緣層上,其中該保護層覆蓋該源極、該汲極、該閘絕緣層以及該開口所暴露出的該電容透明電極,該保護層具有一接觸窗,且該接觸窗暴露出部分該汲極;形成一畫素電極於該保護層上,其中該畫素電極透過該接觸窗與該汲極電性連接,且該畫素電極與該開口所暴露出之該電容透明電極之間具有一重疊區域以構成一儲存電容。
- 如申請專利範圍第5項所述之畫素結構的製作方法,其中該閘極與該電容電極為同一膜層。
- 如申請專利範圍第5項所述之畫素結構的製作方法,其中該電容透明電極的材質包括銦錫氧化物或銦鋅氧化物。
- 如申請專利範圍第5項所述之畫素結構的製作方法,其中形成該閘極與該電容電極的步驟,包括:形成一第一金屬層於該基板上;以及圖案化該第一金屬層,而形成該閘極與該電容電極。
- 如申請專利範圍第5項所述之畫素結構的製作方法,其中形成該源極與該汲極的步驟,包括:形成一第二金屬層於該半導體層與該閘絕緣層上;以及圖案化該第二金屬層,而形成該源極以及該汲極。
- 如申請專利範圍第5項所述之畫素結構的製作方法,其中該閘極、該源極以及該汲極構成一底閘型薄膜電晶體。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101136951A TWI498653B (zh) | 2012-10-05 | 2012-10-05 | 畫素結構及其製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101136951A TWI498653B (zh) | 2012-10-05 | 2012-10-05 | 畫素結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201415143A TW201415143A (zh) | 2014-04-16 |
TWI498653B true TWI498653B (zh) | 2015-09-01 |
Family
ID=54608081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101136951A TWI498653B (zh) | 2012-10-05 | 2012-10-05 | 畫素結構及其製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI498653B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040169991A1 (en) * | 1999-03-11 | 2004-09-02 | Sharp Kabushiki Kaisha | Active matrix substrate, method of manufacturing the same, and image sensor incorporating the same |
TW200916923A (en) * | 2007-10-02 | 2009-04-16 | Au Optronics Corp | Pixel array structure and manufacturing method thereof |
-
2012
- 2012-10-05 TW TW101136951A patent/TWI498653B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040169991A1 (en) * | 1999-03-11 | 2004-09-02 | Sharp Kabushiki Kaisha | Active matrix substrate, method of manufacturing the same, and image sensor incorporating the same |
TW200916923A (en) * | 2007-10-02 | 2009-04-16 | Au Optronics Corp | Pixel array structure and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
TW201415143A (zh) | 2014-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9659978B2 (en) | Array substrate, method for manufacturing the same, and display device | |
US7633595B2 (en) | Liquid crystal display panel having dummy color filter and fabricating method thereof | |
US8570475B2 (en) | Array substrate, liquid crystal panel and liquid crystal display | |
TWI514055B (zh) | 顯示面板與其製造方法 | |
TWI638209B (zh) | 顯示面板 | |
WO2017031908A1 (zh) | 阵列基板及其制作方法和显示装置 | |
US9086604B2 (en) | Arrray substrate and display device | |
US9070599B2 (en) | Array substrate, manufacturing method thereof and display device | |
TWI397756B (zh) | 主動陣列基板、液晶顯示面板及製造主動陣列基板之方法 | |
US10658394B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
US7742129B2 (en) | Color filter substrate and manufacturing method thereof and liquid crystal display panel | |
CN108732840A (zh) | 阵列基板及其制作方法 | |
US10217773B2 (en) | Array substrate and fabrication method thereof, display panel and fabrication method thereof | |
JP6656907B2 (ja) | 液晶表示装置 | |
CN101676781B (zh) | 影像显示系统及其制造方法 | |
US20130161612A1 (en) | Display device and image display system employing the same | |
TW201321874A (zh) | 畫素結構及其製造方法 | |
TW201743118A (zh) | 顯示面板 | |
JP7045794B2 (ja) | 表示パネル | |
JP2007079556A (ja) | 液晶表示装置 | |
JP4363473B2 (ja) | 半透過型液晶表示パネル及び電子機器 | |
US20100315573A1 (en) | Liquid crystal panel, application and manufacturing method thereof | |
CN106940503B (zh) | 显示设备 | |
TWI498653B (zh) | 畫素結構及其製作方法 | |
JP2009080303A (ja) | 液晶装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |