TWI497674B - 阻障堆疊結構及形成阻障堆疊結構的方法 - Google Patents

阻障堆疊結構及形成阻障堆疊結構的方法 Download PDF

Info

Publication number
TWI497674B
TWI497674B TW101120006A TW101120006A TWI497674B TW I497674 B TWI497674 B TW I497674B TW 101120006 A TW101120006 A TW 101120006A TW 101120006 A TW101120006 A TW 101120006A TW I497674 B TWI497674 B TW I497674B
Authority
TW
Taiwan
Prior art keywords
layer
barrier
stack structure
vapor deposition
forming
Prior art date
Application number
TW101120006A
Other languages
English (en)
Other versions
TW201351590A (zh
Inventor
Meng Tsung Ko
Yung Tai Hung
Chin Ta Su
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW101120006A priority Critical patent/TWI497674B/zh
Publication of TW201351590A publication Critical patent/TW201351590A/zh
Application granted granted Critical
Publication of TWI497674B publication Critical patent/TWI497674B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

阻障堆疊結構及形成阻障堆疊結構的方法
本發明係關於一種半導體結構及半導體製程。
隨著積體電路的元件尺寸縮小，金屬內連線結構中的接觸窗深寬比(aspect ratio)也隨之日趨提高，如此造成維持局部連線品質的困難度增加。目前的阻障層結構(barrier structure)所包括的材料例如是鈦/氮化鈦(Ti/TiN)、鉭/氮化鉭(Ta/TaN)及氮化鎢(WN)等。這一些材料係採用物理氣相沈積法(physical vapor deposition,PVD)(例如，離子金屬電漿PVD、濺鍍等)以及化學氣相沈積法(chemical vapor deposition,CVD)(例如，電漿增強型CVD、金屬有機CVD等)來沉積之。特別是，TiN層已被廣泛用於半導體的製程中做為"擴散阻障層"，也就是，此TiN層是設置於兩層金屬層之間或是兩層半導體層之間，以避免交互混合或不期望的交互作用，但仍可以讓電流流通。
其中，TiN層可以是由兩次沈積而成，例如依序使用金屬有機化學氣相沈積法(Metal-organic chemical vapor deposition,MOCVD)以及使用搭配四氯化鈦(TiCl4 )氣體之CVD形成第一氮化鈦層/第二氮化鈦層(MOCVD TiN/CVD TiCl4 -TiN)堆疊。然而，由於MOCVD TiN層的結構屬於結晶態薄膜(crystallized film)，特別是MOCVD TiN層的厚度趨近奈米等級時，當形成CVD TiCl4 -TiN層時，TiCl4 氣體很容易穿透MOCVD TiN層而與Ti層反應，使CVD TiCl4 -TiN層產生表面氣泡缺陷(surface bubble defect)或火山缺陷(volcano defect)，導致金屬內連線結構的缺拴塞(plug missing)，進而影響積體電路的元件可靠度。
本發明的目的在於提供一種形成阻障堆疊結構的方法，可避免使阻障堆疊結構的最外表面產生缺陷，以得到更有效的阻障堆疊結構。
本發明係揭露一種形成阻障堆疊結構的方法，包含：提供一基板；以一第一氣相沈積製程形成一導體層於該基板上；以一第二氣相沈積製程形成一第一非晶質薄膜於該導體層上；對該第一非晶質薄膜進行一改質製程，以將該第一非晶質薄膜改質為一第一阻障層，該第一阻障層包括一第二非晶質薄膜及一晶體化薄膜，其中該晶體化薄膜位於該第二非晶質薄膜的上表面；以及以一化學氣相沈積製程形成一第二阻障層於該第一阻障層上。
在一實施例中，該導體層包括一鈦層，該第一阻障層包括一第一氮化鈦層，該第二阻障層包括一第二氮化鈦層。
在一實施例中，該晶體化薄膜的厚度大於該第二非晶質薄膜的厚度。
在一實施例中，該導體層的厚度介於10埃至1000埃之間。
在一實施例中，該第一阻障層的厚度介於1埃至75埃之間。
在一實施例中，該第二非晶質薄膜的厚度介於0.1埃至30埃之間。在一實施例中，該第二阻障層的厚度介於10埃至100埃之間。
在一實施例中，該第一氣相沈積製程為一離子化金屬電漿物理氣相沈積製程或一自我離子化金屬電漿物理氣相沈積製程。
在一實施例中，該第二氣相沈積製程為一自我離子化金屬電漿物理氣相沈積製程。
在另一實施例中，該第二氣相沈積製程為一金屬有機化學氣相沈積製程。
在一實施例中，該金屬有機化學氣相沈積製程的反應時間介於4秒至12秒之間。
在一實施例中，該金屬有機化學氣相沈積製程的操作溫度介於攝氏400度至600度之間。
在一實施例中，該改質製程為電漿處理法。
在一實施例中，該電漿處理法使用的反應氣體為氫氣與氮氣的混和氣體或氫氣與氟氣的混和氣體。
在一實施例中，該電漿處理法的反應時間介於30秒至40秒之間。
在一實施例中，該電漿處理法的操作溫度介於攝氏400度至600度之間。
在一實施例中，該電漿處理法使用射頻型操作之電漿源，該電漿源的射頻功率介於1250瓦至1800瓦之間。
本發明之另一目的提供一種阻障堆疊結構，包括：一導體層，形成於一基板上；一第一阻障層，形成於該導體層上，該第一阻障層包括一非晶質薄膜及一晶體化薄膜，其中該晶體化薄膜位於該非晶質薄膜的上表面；以及一第二阻障層，形成於該第一阻障層上。
在一實施例中，該導體層包括一鈦層，該第一阻障層包括一第一氮化鈦層，該第二阻障層包括一第二氮化鈦層。
在一實施例中，該晶體化薄膜的厚度大於該非晶質薄膜的厚度。
在一實施例中，該導體層的厚度介於10埃至1000埃之間。
在一實施例中，該第一阻障層的厚度介於1埃至75埃之間。
在一實施例中，該非晶質薄膜的厚度介於0.1埃至30埃之間。
在一實施例中，該第二阻障層的厚度介於10埃至100埃之間。
在一實施例中，該晶體化薄膜是將該非晶質薄膜進行一改質製程而轉換形成。
在一實施例中，該改質製程為電漿處理法。
在一實施例中，該電漿處理法使用的反應氣體為氫氣與氮氣的混和氣體或氫氣與氟氣的混和氣體。
在一實施例中，該電漿處理法的反應時間介於30秒至40秒之間。
在一實施例中，該電漿處理法的操作溫度介於攝氏400度至600度之間。
在一實施例中，該電漿處理法使用射頻型操作之電漿源，該電漿源的射頻功率介於1250瓦至1800瓦之間。
第1圖顯示一種形成一阻障堆疊結構的方法的流程圖。配合第1圖，第2A至2D圖分別顯示形成此阻障堆疊結構之製程剖面圖。
首先，於步驟S101中，如第2A圖所示，提供一基板20，此基板可為具有一導電區域之半導體基材，半導體基材的材料可以是任何的矽基材，接著於步驟S103中，以一第一氣相沈積製程形成一導體層21於基板20上。在一實施例中，導體層21包括一鈦(Ti)層，鈦層不僅可以用來作為黏著層，還可減少接觸電阻，導體層21的厚度約介於10埃(Å)至1000埃之間，較佳地，導體層21的厚度約為500埃。然而，可理解的是，導體層21可以依需要而具有各種均勻的厚度，只要不影響基板20上的積體電路的功能或可靠度即可。在一實施例中，此第一氣相沈積製程可為一離子化金屬電漿(IMP)物理氣相沈積製程或一自我離子化金屬電漿(SIP)物理氣相沈積製程。
接著，於步驟S105中，如第2B圖所示，以一第二氣相沈積製程形成一第一非晶質薄膜23於導體層21上。在一實施例中，第一非晶質薄膜23包括一第一氮化鈦(TiN)層。在一實施例中，第一非晶質薄膜23的厚度介於1埃至75埃之間，較佳地，第一非晶質薄膜23的厚度約為25埃。然而，可理解的是，第一非晶質薄膜23可以依需要而具有各種均勻的厚度。
在一實施例中，此第二氣相沈積製程可為一自我離子化金屬電漿(SIP)物理氣相沈積製程。在另一實施例中，第二氣相沈積製程為一金屬有機化學氣相沈積(MOCVD)製程，MOCVD製程係在一個MOCVD腔室裡進行。在一實施例中，MOCVD腔室的壓力設定在約5毫托至50毫托之間，較佳地約為5毫托。在一實施例中，MOCVD製程的反應時間約介於4秒至12秒之間，較佳地約為5秒。在一實施例中，MOCVD製程係在 MOCVD腔室加熱至溫度介於攝氏400度至600度之間操作，較佳地約為攝氏450度。然而，可理解的是，MOCVD製程的操作壓力、操作溫度以及反應時間不限於上述所舉的例子，只要在特定應用時，MOCVD製程可以在導體層21沈積具有所需厚度且實質上均勻的第一非晶質薄膜23即可。
在一實施例中，沈積第一非晶質薄膜23的時，經由氣體注入單元將有機前驅物氣體以及氮氣(N2 )與氦氣(He)注入至MOCVD腔室之中，其中N2 的氣體輸入流量約為2500sccm，He的氣體輸入流量約為600sccm，有機前驅物氣體可為四二甲基胺鈦(TDMAT)或四二乙基胺鈦(TDEAT)。然而，可理解的是，有機前驅物氣體可以是任何的化學物種，只要在特定應用時，該物種可在MOCVD製程的操作環境下與氮反應形成具有所需厚度且實質上均勻之第一非晶質薄膜23即可。
接著，於步驟S107中，如第2C圖所示，對第一非晶質薄膜23進行一改質製程，以將第一非晶質薄膜23改質為一第一阻障層23'，第一阻障層23'包括一第二非晶質薄膜231及一晶體化薄膜233，其中晶體化薄膜233位於第二非晶質薄膜231的上表面。也就是說，此改質製程係將第一非晶質薄膜23部分地改質為具有混和型晶質特性的薄膜，第二非晶質薄膜231即為第一非晶質薄膜23未經改質的部分。
在一實施例中，第一阻障層23'的厚度約等於第一非晶質薄膜23的厚度，其中晶體化薄膜233的厚度最好是大於第二非晶質薄膜231的厚度，例如，第二非晶質薄膜231的厚度約介於0.1埃至30埃之間，較佳地，第二非晶質薄膜231的厚度約為10埃。
在一實施例中，此改質製程為一電漿處理法，更具體地說，在MOCVD腔室之中使用射頻型操作之電漿源，射頻功率約介於1250瓦(W)至1800瓦之間，較佳地，約為1750瓦。在一實施例中，此時，MOCVD腔室的壓力調整為約1毫托(mTorr)至5毫托之間，較佳地約為1.3毫托。經由氣體注入單元將反應氣體輸入MOCVD腔室。反應氣體可為氫氣(H2 )與氮氣(N2 )的混和氣體或氫氣(H2 )與氟氣(F2 )的混和氣體，在一實施例中，反應氣體為氫氣(H2 )與氮氣(N2 )的混和氣體，H2 的氣體輸入流量約為1800sccm，N2 的氣體輸入流量約為1200sccm。
在一實施例中，此電漿處理法的反應時間介於30秒至40秒之間，較佳地，約為38秒。在一實施例中，電漿處理法係在MOCVD腔室加熱至溫度介於攝氏400度至600度之間操作，較佳地，約為攝氏450度。然而，可理解的是，改質製程的操作壓力、操作溫度以及反應時間不限於上述所舉的例子，只要在特定應用時，改質製程可以將第一非晶質薄膜23改質為包含一第二非晶質薄膜231及一晶體化薄膜233，且晶體化薄膜233的厚度大於第二非晶質薄膜231的厚度即可。
在一實施例中，此電漿處理法可整合於MOCVD製程中。
最後，於步驟S109中，如第2D圖所示，以一化學氣相沈積(CVD)製程形成一第二阻障層25於第一阻障層23'上。在一實施例中，第二阻障層25包括一第二氮化鈦(TiN)層。在一實施例中，第二阻障層25的厚度介於10埃至100埃之間，較佳地，第二阻障層25的厚度約為70埃。然而，可理解的是，第二阻障層25可以依需要而具有各種均勻的厚度。
在一實施例中，此化學氣相沈積製程係在一個CVD腔室裡進行，經由氣體注入單元將四氯化鈦(TiCl4 )氣體以及氨氣 (NH3 )注入至CVD腔室之中。在一實施例中，此CVD製程係是在CVD腔室加熱至約為攝氏500度至100度下操作，以使TiCl4 氣體與NH3 氣體反應形成TiN。然而，可以理解的是，CVD製程可以設定在任何的溫度下操作，只要在特定應用時，CVD製程可以在第一阻障層23'上沈積具有所需厚度且實質上均勻的第二阻障層25即可。
在一實施例中，此CVD製程係在CVD腔室的壓力約為0.1毫托至20毫托之間操作。然而，可以理解的是，CVD製程可以設定在任何的壓力下操作，只要在特定應用時，CVD製程可以在第一阻障層23'上沈積具有所需厚度且實質上均勻的第二阻障層25即可。
藉此，可形成如第2D圖所示的阻障堆疊結構2，此阻障堆疊結構2分別於基板20上依序具有導體層21、第一阻障層23'及第二阻障層25，其中第一阻障層23'包括第二非晶質薄膜231及晶體化薄膜233，且晶體化薄膜233位於第二非晶質薄膜231的上表面。
綜合上述，透過上述製程方法所形成的阻障堆疊結構具有至少一優點在於，可抑制TiCl4 氣體穿透第一阻障層(MOCVD TiN層)而與導體層(Ti層)反應，避免使第二阻障層(CVD TiCl4 -TiN層)的表面產生氣泡缺陷或火山缺陷，以得到更有效的阻障堆疊結構，進而增進基板上的元件可靠度。
雖然本發明係已參照實施例來加以描述，然本發明創作並未受限於其詳細描述內容。替換方式及修改樣式係已於先前描述中所建議，且其他替換方式及修改樣式將為熟習此項技藝之人士所思及。特別是，所有具有實質上相同於本發明之構件結合而達成與本發明實質上相同結果者，皆不脫離本發明之精神 範疇。因此，所有此等替換方式及修改樣式係意欲落在本發明於隨附申請專利範圍及其均等物所界定的範疇之中。
2‧‧‧阻障堆疊結構
20‧‧‧基板
21‧‧‧導體層
23‧‧‧第一非晶質薄膜
23'‧‧‧第一阻障層
231‧‧‧第二非晶質薄膜
233‧‧‧晶體化薄膜
25‧‧‧第二阻障層
S101~S109‧‧‧形成阻障堆疊結構的步驟
本發明係由申請專利範圍所界定。這些和其它目的，特徵，和實施例，會在下列實施方式的章節中搭配圖式被描述，其中：
第1圖顯示依據本發明實施例之形成一阻障堆疊結構的方法的流程圖。
第2A至2D圖分別顯示形成此阻障堆疊結構之製程剖面圖。
S101~S109‧‧‧形成阻障堆疊結構的步驟

Claims (15)

  1. 一種形成阻障堆疊結構的方法，包含：提供一基板；以一第一氣相沈積製程形成一導體層於該基板上；以一第二氣相沈積製程形成一第一非晶質薄膜於該導體層上；對該第一非晶質薄膜進行一改質製程，以將該第一非晶質薄膜改質為一第一阻障層，該第一阻障層包括一第二非晶質薄膜及一晶體化薄膜，其中該晶體化薄膜位於該第二非晶質薄膜的上表面；以及以一化學氣相沈積製程形成一第二阻障層於該第一阻障層上。
  2. 如申請專利範圍第1項所述之形成阻障堆疊結構的方法，其中該導體層包括一鈦層，該第一阻障層包括一第一氮化鈦層，該第二阻障層包括一第二氮化鈦層。
  3. 如申請專利範圍第1項所述之形成阻障堆疊結構的方法，其中該晶體化薄膜的厚度大於該第二非晶質薄膜的厚度。
  4. 如申請專利範圍第1項所述之形成阻障堆疊結構的方法，其中該第一氣相沈積製程為一離子化金屬電漿物理氣相沈積製程或一自我離子化金屬電漿物理氣相沈積製程。
  5. 如申請專利範圍第1項所述之形成阻障堆疊結構的方法，其中該第二氣相沈積製程為一自我離子化金屬電漿物理氣相沈積製程或一金屬有機化學氣相沈積製程。
  6. 如申請專利範圍第5項所述之形成阻障堆疊結構的方法，其中該金屬有機化學氣相沈積製程的操作溫度介於攝氏400度至600度之間。
  7. 如申請專利範圍第1項所述之形成阻障堆疊結構的方法，其中該改質製程為電漿處理法。
  8. 如申請專利範圍第7項所述之形成阻障堆疊結構的方法，其中該電漿處理法使用的反應氣體為氫氣與氮氣的混和氣體或氫氣與氟氣的混和氣體。
  9. 如申請專利範圍第7項所述之形成阻障堆疊結構的方法，其中該電漿處理法的操作溫度介於攝氏400度至600度之間。
  10. 一種阻障堆疊結構，包含：一導體層，形成於一基板上；一第一阻障層，形成於該導體層上，該第一阻障層包括一非晶質薄膜及一晶體化薄膜，其中該晶體化薄膜位於該非晶質薄膜的上表面；以及一第二阻障層，形成於該第一阻障層上。
  11. 如申請專利範圍第10項所述之阻障堆疊結構，其中該導體層包括一鈦層，該第一阻障層包括一第一氮化鈦層，該第二阻障層包括一第二氮化鈦層。
  12. 如申請專利範圍第10項所述之阻障堆疊結構，其中該晶體化薄膜的厚度大於該非晶質薄膜的厚度。
  13. 如申請專利範圍第10項所述之阻障堆疊結構，其中該晶體化薄膜是將該非晶質薄膜進行一改質製程而轉換形成。
  14. 如申請專利範圍第13項所述之形成阻障堆疊結構的方法，其中該改質製程為電漿處理法。
  15. 如申請專利範圍第13項所述之形成阻障堆疊結構的方法，其中該電漿處理法使用的反應氣體為氫氣與氮氣的混和氣體或氫氣與氟氣的混和氣體。
TW101120006A 2012-06-04 2012-06-04 阻障堆疊結構及形成阻障堆疊結構的方法 TWI497674B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101120006A TWI497674B (zh) 2012-06-04 2012-06-04 阻障堆疊結構及形成阻障堆疊結構的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101120006A TWI497674B (zh) 2012-06-04 2012-06-04 阻障堆疊結構及形成阻障堆疊結構的方法

Publications (2)

Publication Number Publication Date
TW201351590A TW201351590A (zh) 2013-12-16
TWI497674B true TWI497674B (zh) 2015-08-21

Family

ID=50158121

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101120006A TWI497674B (zh) 2012-06-04 2012-06-04 阻障堆疊結構及形成阻障堆疊結構的方法

Country Status (1)

Country Link
TW (1) TWI497674B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW419747B (en) * 1996-07-09 2001-01-21 Taiwan Semiconductor Mfg Method for forming titanium nitride layer with low resistance by multiple plasma processing
TW548700B (en) * 2001-06-28 2003-08-21 Dongbu Electronics Co Ltd Method and apparatus for manufacturing a barrier layer of semiconductor device
TW200823971A (en) * 2006-11-30 2008-06-01 Macronix Int Co Ltd Method and system for depositing barrier layer onto substrate
TW200834814A (en) * 2007-02-13 2008-08-16 Nanya Technology Corp Method of manufacturing a contact structure to avoid open issue
TW200843032A (en) * 2007-04-27 2008-11-01 Grace Semiconductor Mfg Corp Metal wire with enhanced transmission property and the method of making the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW419747B (en) * 1996-07-09 2001-01-21 Taiwan Semiconductor Mfg Method for forming titanium nitride layer with low resistance by multiple plasma processing
TW548700B (en) * 2001-06-28 2003-08-21 Dongbu Electronics Co Ltd Method and apparatus for manufacturing a barrier layer of semiconductor device
TW200823971A (en) * 2006-11-30 2008-06-01 Macronix Int Co Ltd Method and system for depositing barrier layer onto substrate
TW200834814A (en) * 2007-02-13 2008-08-16 Nanya Technology Corp Method of manufacturing a contact structure to avoid open issue
TW200843032A (en) * 2007-04-27 2008-11-01 Grace Semiconductor Mfg Corp Metal wire with enhanced transmission property and the method of making the same

Also Published As

Publication number Publication date
TW201351590A (zh) 2013-12-16

Similar Documents

Publication Publication Date Title
JP7224335B2 (ja) モリブデンを含有する低抵抗膜
JP6980020B2 (ja) ルテニウムドーピングにより強化される耐コバルト凝集性及び間隙充填作用
US11587829B2 (en) Doping control of metal nitride films
TWI394203B (zh) 利用原子層沉積法形成氮化鈦薄膜之方法
TWI520268B (zh) 高溫鎢金屬化製程
US7521379B2 (en) Deposition and densification process for titanium nitride barrier layers
US10784157B2 (en) Doped tantalum nitride for copper barrier applications
TW200837813A (en) Method of film deposition and apparatus for treating substrate
TW201829834A (zh) 藉由還原及去除金屬氧化物形成低電阻率金屬接觸部與內連線的系統及方法
US8519541B2 (en) Semiconductor device having plural conductive layers disposed within dielectric layer
JP2002280387A (ja) 半導体素子の金属配線形成方法
US7122474B2 (en) Method for forming barrier metal of semiconductor device
KR100504269B1 (ko) ＷＮｘ 증착을 위한 개선된 ＰＥＣＶＤ 및 ＣＶＤ 공정
TWI497674B (zh) 阻障堆疊結構及形成阻障堆疊結構的方法
US20050250321A1 (en) Method for fabricating semiconductor device having diffusion barrier layer
TWI692061B (zh) 減低互連介電障壁堆疊中之缺陷產生電容之方法
TW202229582A (zh) 改良阻障性質之鈦材料的氮化物覆蓋
US10612140B2 (en) Method and corresponding reactor for preparing metal nitrides with adjustable metal contents
TWI409880B (zh) 一種用來製造半導體裝置的方法
TW201114942A (en) Film forming method and plasma film forming apparatus
CN103456678A (zh) 阻障堆叠结构及形成阻障堆叠结构的方法
TW202224000A (zh) 用於接縫減少或消除之方法與設備
KR100873017B1 (ko) 다층 금속배선의 형성 방법