TWI496373B - 半導體裝置及其靜電放電保護之方法 - Google Patents
半導體裝置及其靜電放電保護之方法 Download PDFInfo
- Publication number
- TWI496373B TWI496373B TW098120721A TW98120721A TWI496373B TW I496373 B TWI496373 B TW I496373B TW 098120721 A TW098120721 A TW 098120721A TW 98120721 A TW98120721 A TW 98120721A TW I496373 B TWI496373 B TW I496373B
- Authority
- TW
- Taiwan
- Prior art keywords
- switching element
- semiconductor device
- voltage
- switching
- channel end
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000000034 method Methods 0.000 title claims description 6
- 230000005669 field effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 230000001419 dependent effect Effects 0.000 claims 2
- 230000003389 potentiating effect Effects 0.000 claims 1
- 102100022443 CXADR-like membrane protein Human genes 0.000 description 11
- 101000901723 Homo sapiens CXADR-like membrane protein Proteins 0.000 description 11
- 239000008186 active pharmaceutical agent Substances 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本發明之領域涉及一種半導體裝置，更特定言之，係涉及一種包括至少一個開關元件之半導體裝置。
在本發明之領域中，已為人所知的是，電子裝置等需要保護使其免受諸如ESD(靜電放電)事件產生的高電流應力。一般地，敏感電路具有ESD保護組件或電路，若一ESD事件發生，則該等ESD保護組件藉此將ESD電流分流至例如一接地面或遠離該敏感電路。然而，在一ESD事件之發生與該等ESD保護組件反應並將該ESD電流分流使其遠離該敏感電路之間，一般有一微小的延遲。在此延遲期間，該敏感電路受擾於一大電流。雖然該敏感電路可能僅遭受該大電流一短時段，但其可足以損壞一些或全部之該敏感電路。
若電流引起開關元件轉變到「導通(on)」狀態使得該等電流得以流經該等開關元件，則開關元件諸如電晶體可能特別易受到此等大電流影響。在該狀況下，流經該等開關元件之額外電流可在該ESD保護電路有時間反應並將該等ESD電流分流使其遠離該敏感電路之前，損壞該等開關元件。其結果係，傳統ESD保護組件不足以給一些敏感電路提供足夠的保護，其中之開關元件諸如電晶體，被使用並可特別易受ESD電流的影響。
一用於防止電晶體等轉變為「導通」狀態之已知方法係提供一ESD檢測電路，該電路有別於傳統ESD保護電路且經配置以檢測一ESD事件，其係藉由例如使用如一RC時間常數及電容耦合而檢測一高dv/dt事件。該ESD檢測電路經配置使得其在一檢測到一ESD事件後即維持該電晶體於一停用狀態，例如使用一開關等。使用該一ESD檢測電路之一問題係，其不僅需要恒定RC時間常數來最佳化特定ESD事件，而且就由電晶體切換之電感性負載而言，該ESD保護電路在正常作業期間能被觸發並可導致電路振盪。
本發明提供一種如附加申請專利範圍所描述之半導體裝置。
本發明之具體實施例在附屬請求項中作出闡述。
本發明之此等及其他態樣將參考下文描述之實施例闡明，且據此可獲得深一層瞭解。
本發明之更多細節、態樣及實施例將參考圖式，而僅藉由實例來描述。圖中之元件係為簡潔及清晰起見而繪示，且不必按比例繪製。
現將參考屬金屬氧化物半導體場效電晶體(MOSFET)之形式的開關元件來描述本發明之實施例。然而，設想本發明並不侷限於MOSFET，而係可針對開關元件之其他形式實施，諸如雙極電晶體、絕緣閘雙極電晶體(IGBT)、半導體控制之整流器(SCR)等。例如就一雙極電晶體而言，參看本文所用之第一及第二通道端，諸如一MOSFET之源極及汲極端，可被認為係同義於(且因此包含)雙極電晶體之集極及基極端。類似地，參看開關端，諸如一MOSFET之閘極端，可被認為係同義於(且因此包含)雙極電晶體之基極端。
現參看圖1，其繪示一根據本發明之一些實施例調適之一開關元件的實例。對於該繪示實施例，該開關元件係屬N通道MOSFET 110之形式。該開關元件包括一第一通道端，對於該繪示實施例，其包括MOSFET 110之一源極端111；一第二通道端，對於該繪示實施例，其包括MOSFET 110之一汲極端112；及一開關端，對於該繪示之實施例，其包括MOSFET 110之一閘極端113。在此項技術中已知，諸如MOSFET 110之開關元件經配置使得該第一與第二通道端之間之該開關元件之一阻抗經配置以取決於跨該開關端與該第一通道端之一電壓。特定言之，對於諸如圖1中繪示之MOSFET 110之一N通道MOSFET，當跨閘極端113與源極端111之一電壓(VGS
)降至一開關電壓臨限值(VTH
)之下時，引起MOSFET 110之該源極與汲極端之間的阻抗增加。
一電阻元件120被可操作地耦合於MOSFET 110之源極端111與一參考節點140之間。一箝位結構130被可操作地耦合於MOSFET 110之閘極端113與參考節點140之間。對該繪示實施例，箝位結構130係屬一二極體諸如一齊納(zener)二極體之形式，其可經配置以大體上箝制跨其自身之一電壓降於一箝位電壓(VCLMP
)。應瞭解，本發明之實施例為了提供箝位結構130，並不局限於使用一單一(齊納)二極體，而可包括任何適當的可替代結構，用於提供該開關元件之開關端與該第一通道端之間的一箝位電壓。舉例而言，設想該箝位結構可包括互相串聯耦合之複數個二極體。一可替代實例可包括一電晶體及一二極體：例如含有一二極體之一MOSFET電晶體，被可操作地耦合於其閘極與汲極端之間。又一替代實例被設想包括含有一二極體之一雙極電晶體，該二極體被可操作地耦合於其該基極與集極端之間。
電阻元件120及箝位結構130經配置使得，當汲極與源極端112、111之間流經MOSFET 110之一電流(IDS
)超過一臨限電流值(ITH
)時，跨電阻元件120之一電壓降(VR
)超過一差值，該差值介於：
(i)箝位結構130之該箝位電壓(VCLMP
)，與
(ii)MOSFET 110之該開關電壓臨限值(VTH
)。
此引起MOSFET 110之源極與汲極端111、112之間的阻抗增加。在此情況下，MOSFET 110之源極與汲極端111、112之間的阻抗之增加限定流經其上之該電流(IDS
)，因此保護了MOSFET 110免受額外電流引起的損壞。
更特定針對圖1中繪示之該例示性實施例而言，跨電阻元件120之該電壓降(VR
)大體上等於跨箝位結構130之該箝位電壓(VCLMP
)減去跨MOSFET 110之閘極端113與源極端111的該電壓(VGS
)。因此，跨電阻元件120之該電壓(VR
)可表示如下：
VR
=VCLMP
-VGS
[方程式1]
跨電阻元件120之該電壓降(VR
)取決於流經其上之電流，及因此可表示如下：
VR
=IDS
*R [方程式2]
其中IDS
係流經MOSFET 110之電流，及R係電阻元件120之電阻。相應地，流經MOSFET 110的電流可用R、VCLMP
及VGS
表示如下：
IDS
=(VCLMP
-VGS
)/R [方程式3]
如先前提及的，諸如N通道MOSFET 110之開關元件經配置使得，當該電壓(VGS
)降至一開關電壓臨限值(VTH
)之下時，引起源極與汲極端111、112之間的MOSFET 110之阻抗增加。因此，對於繪示之實施例，流經MOSFET 110之電流高於該臨限電流值(ITH
)時，引起MOSFET 110之阻抗增加，可表示如下：
ITH
=(VCLMP
-VTH
)/R [方程式4]
應瞭解，汲極與源極端112、111之間流經MOSFET 110的電流值越大，跨電阻元件120的該電壓降(VR
)越大，及因此MOSFET 110之源極端111上的該電壓越高。其結果係，由於MOSFET 110之閘極端113上的電壓大體上藉由箝位結構130箝制，故流經MOSFET 110之電流在跨其閘極與源極端113、111之該電壓(VGS
)上有相當大的直接影響。因此，電阻元件120及箝位結構130在該配置下提供一種構件，藉此當該電流(IDS
)超過該臨限電流值(ITH
)時，MOSFET 110能夠自限定流經自身之電流。在此情況下，MOSFET 110能夠保護自身免受因例如ESD事件等引起的潛在損壞性電流。
現參看圖2，其根據本發明之另一些實施例繪示了一開關元件之一實例。特定言之，圖2繪示了一屬P通道MOSFET 210之形式的一開關元件。P通道MOSFET 210包括一屬一源極端211之形式之第一通道端、一屬一汲極端212之形式之第二通道端及一屬一閘極端213之形式之開關端。在此項技術中已知，對於一P通道MOSFET，諸如圖2中繪示之MOSFET 210，當跨閘極端213與源極端211之該電壓(VGS
)超過一開關電壓臨限值(VTH
)時，引起MOSFET 210之該源極與汲極端之間的阻抗增加。
一電阻元件220被可操作地耦合於MOSFET 210之源極端211與參考節點240之間。一箝位結構230被可操作地耦合於MOSFET 210之閘極端213與參考節點240之間。電阻元件220及箝位結構230經配置使得，當源極與汲極端211、212之間流經MOSFET 210的該電流(ISD
)超過一臨限電流值(ITH
)時，跨電阻元件220的一電壓降(VR
)超過一差值，此差值介於：
(i)箝位結構230之該箝位電壓(VCLMP
)，與
(ii)MOSFET 210之該開關電壓臨限值(VTH
)。
此引起MOSFET 210之源極與汲極端211、212之間的阻抗增加。
更特定針對圖2中繪示的該例示性實施例而言，跨電阻元件220之該電壓降(VR
)大體上等於跨箝位結構230之該箝位電壓(VCLMP
)減去跨MOSFET 210之閘極端213與源極端211的該電壓(VGS
)。因此，同樣地，對於圖1中繪示的該實施例，跨電阻元件220之該電壓降(VR
)可使用上文方程式1表示。
跨電阻元件220之該電壓降(VR
)取決於其上流經的電流，及因此可表示如下：
VR
=ISD
*R [方程式5]
其中：ISD
係流經MOSFET 210之電流，及R係電阻元件220之電阻。相應地，流經MOSFET 210之電流可由R、VCLMP
及VGS
表示如下：
ISD
=(VCLMP
-VGS
)/R [方程式6]
如前所述，諸如P通道MOSFET 210之開關元件，經配置使得，當該電壓(VGS
)超過一開關電壓臨限值(VTH
)時，引起MOSFET 210之源極與汲極端211、212之間的一阻抗增加。因此，對於該繪示實施例，流經MOSFET 210之電流高於該臨限電流值(ITH
)時，引起MOSFET 210之阻抗增加，亦可表示為方程式4。
同樣地，對於圖1中繪示的該例示性實施例，源極與汲極端211、212之間流經MOSFET 210之電流越大，跨電阻元件220之該電壓降(VR
)越大，及因此MOSFET 210之源極端211上的該電壓越低。其結果係，由於MOSFET 210之閘極端213上的電壓大體上藉由箝位結構230箝制，流經MOSFET 210之電流在跨其閘極213與源極端211之電壓(VGS
)有一相當大的直接影響。因此，電阻元件220和箝位結構230提供了一構件，藉此當該電流(ISD
)超過該臨限該電流值(ITH
)時，MOSFET 210能夠自限定流經其上之電流。在此情況下，MOSFET 210能夠保護自身使其免受如ESD事件等引起的潛在損壞性電流。
現參看圖3，其根據本發明之一些實施例繪示一半導體裝置300之局部之一實例。該半導體裝置包括一屬複數個開關元件之形式的電路302，其對諸如ESD事件等引起的高電流應力係敏感的。特定言之，半導體裝置300包括開關元件310、311、312。該半導體裝置進一步包括ESD保護組件340、345、350，被可操作地耦合於半導體裝置300之POS(正)、GND(地)與NEG(負)接針304、306、308之間，及經配置以將例如藉由一ESD事件引起的高應力電流分流使其遠離敏感電路302。
如先前提及的，在一ESD事件之發生與ESD保護組件反應並將該ESD電流分流使其遠離該敏感電路之間，一般有一微小的延遲。在此延遲期間，該敏感電路可能受擾於潛在損壞性大電流。雖然該敏感電路可能僅遭受該大電流一短時段，但其足以損壞一些或全部之該敏感電路。
相應地，對於每一開關元件310、311、312，半導體裝置300進一步包括一電阻元件320、321、322，其被可操作地耦合於各自開關元件310、311、312之一第一通道端與一參考節點之間；及一箝位結構330、331、332，其被可操作地耦合於該各自開關元件之一開關端與該參考節點之間。對於開關元件312，參考節點包括一電壓供應軌
(VSUP)305，同時對於開關元件310、311，該參考節點包括GND接針306。
若一ESD事件發生在例如POS接針304上，則對於每一開關元件310、311，其等屬N通道MOSFET之形式諸如圖1中之MOSFET，來自該ESD事件之一暫態電流發生於各自MOSFET 310、311之寄生汲極電容至寄生閘極電容之內，引起跨各自MOSFET 310、311之該閘極端與源極端之該電壓(VGS
)增加。若該ESD事件夠大，則跨各自MOSFET 310、311之該閘極與源極端的該電壓(VGS
)將超過各對於MOSFET 310、311之該開關電壓臨限值(VTH
)，及因此MOSFET 310、311轉變為「導通」，藉此來允許電流流經。
如先前提及的，若一足夠大之電流被允許經過MOSFET 310、311，則其可能損壞或毀壞該MOSFET。然而，電阻元件320、321被可操作地耦合於每一MOSFET 310、311之源極端時，流經MOSFET 310、311之電流增加引起該源極端處之電壓增加，同時箝位結構330、331被可操作地耦合於每一MOSFET 310、311之閘極端，有效箝制該閘極端處之電壓。其結果係，流經MOSFET 310、311之電流對跨其該閘極與源極端之該電壓(VGS
)產生了相當大的直接影響。因此，電阻元件320、321及箝位結構330、331提供了一構件，藉此當電流超過如上文所描述之該臨限電流值(ITH
)時，MOSFET 310、311能夠自限定流經其上之電流。
藉由實例，對於圖3中繪示之該實施例，每一箝位結構
經配置以箝制其各自開關元件之該閘極端處的電壓於約4.5伏，同時每一電阻元件經配置以包括約4.4歐姆之一阻抗。因此，就上文方程式4而言，並假定每一MOSFET 310、312包括約1.2伏之一開關電壓臨限值(VTH
)，流經MOSFET 110的電流超過該臨限電流值(ITH
)時，引起MOSFET 110之阻抗增加，可表示如下：ITH
=(4.5伏-1.2伏)/4.4歐姆=0.75安培 [方程式7]
因此，當流經MOSFET 310、311之電流達到0.75安培時，引起MOSFET 310、311之阻抗增加，藉此限定了流經其上的電流。在此情況下，能流經MOSFET 310、311之最大電流大體上被限定於0.75安培。
類似地，對於開關元件312，其屬一P通道MOSFET之形式諸如圖2中繪示的MOSFET 210，各自電阻元件322及箝位結構332經以類似方式配置以限定流經其上的電流。
在此情況下，開關元件310、311、312之自限定流經其自身電流的能力，在例如一ESD事件等期間，先於ESD保護組件340、345、350反應並將高電流分流使遠離敏感電路，啟用開關元件310、311、312保護自身。此外，開關元件310、311、312之能自限定流經其自身的電流及因此能保護其免受高電流應力的能力，與特定ESD事件中之具體最佳化無涉。本發明之實施例亦考慮到該開關元件之對抗暫態事件及電磁干擾之保護，而為經該開關元件啟動或在該開關元件啟動期間提供了一電流峰值。
現參看圖4，其繪示根據本發明之一些替代實施例調適
的雙重開關元件之一實例。該等雙重開關元件包括一對N通道MOSFET 410、415，各者包括一各自屬一源極端411、416之形式的第一通道端、一各自屬一汲極端412、417之形式的第二通道端及一各自屬一閘極端413、418之形式的開關端。
一電阻元件420被可操作地耦合於MOSFET 410、415之源極端411、416之間。一第一箝位結構430被可操作地耦合於第一MOSFET 410之閘極端413與第二MOSFET 415之源極端416之間。一第二箝位結構435被可操作地耦合於第二MOSFET 415之閘極端418與第一MOSFET 410之源極端411之間。
如此一來，每一MOSFET與圖1之MOSFET 110係以類似方式組態，第一MOSFET 410之該源極端為第二MOSFET 415提供一參考節點445，及第二MOSFET 415之該源極端為第一MOSFET 410提供一參考節點440。
因此，電阻元件420及第一和第二箝位結構430、435經配置使得當其汲極與源極端之間流經各自MOSFET電流超過對於各MOSFET之一臨限電流值時，跨電阻元件420之一電壓降超過一差值，此差值介於：(i)各箝位結構之一箝位電壓，與(ii)各開關元件之一開關電壓臨限值。
此引起各自開關元件之該第一與第二通道端之間的阻抗增加。
現參看圖5，其繪示根據本發明之又一些替代實施例調適之雙重開關元件之又一實例。例如圖5中繪示之實例，該等開關元件包括一對P通道MOSFET 510、515，各者包括一各自屬一源極端511、516之形式的第一通道端、一各自屬一汲極端512、517之形式的第二通道端，及一各自屬一閘極端513、518之形式的開關端。一電阻元件520係可操作地耦合於MOSFET 510、515之源極端511、516之間。一第一箝位結構530係可操作地耦合於第一MOSFET 510之閘極端513與第二MOSFET 515之源極端516之間。一第二箝位結構535係可操作地耦合於第二MOSFET 515之閘極端518與第一MOSFET 510之源極端511之間。在此情況下，每一MOSFET與圖2之MOSFET 210係以類似方式組態，第一MOSFET 510之該源極端為第二MOSFET 515提供參考節點545，及第二MOSFET 515之該源極端為第一MOSFET 510提供參考節點540。
在前述的說明書中，本發明已參考[實施方式]之具體實施例作出描述。然而，顯而易見的是在不脫離如附屬請求項中闡明之本發明之寬泛本質及範圍的情況下，可於其中做出多種修改及變化。舉例而言，連接可係任意類型連接，其適宜於(例如)經由中間裝置將信號從各節點、單元或裝置中轉移出去或轉移進來。相應地，除非係暗指或規定的，否則連接可係(例如)直接連接或間接連接。
本文描述之該半導體基板可能係任何半導體材料或材料的組合，諸如砷化鎵、矽鍺、絕緣體上矽(SOI)、矽、單晶矽等及以上之組合。
因為實施本發明之設備在極大程度上係由熟習此項技術者已知之電子組件及電路構成，所以為了理解和瞭解本發明之基本觀點及為了不混淆和分散本發明中之教導，電路細節的解說將不超出如上文說明所認為之必要的範圍。
此外，發明說明中及申請專利範圍中之術語「前」、「後」、「頂」、「底」、「上」、「下」等，即便有，亦係被用於描述意圖及不必用於描述永久的相對位置。當然，該等所用之術語在適當情況下可互換使用使得本文描述的[實施方式]，舉例而言，比起該等繪示的或本文其它描述的更能在其他方向上作業。
因此，應瞭解本文描述之結構僅僅係例示性的，且事實上可實施許多其他達到相同功能的結構。簡而言之，一定意義上，任何為達到相同功能之組件的配置能有效地「結合」使得達到該預期功能。因此，本文任何兩個組件被組合以達到一特定功能可視為彼此「結合」，使得不考慮結構及中間組件而達到該預期功能。同樣地，任何兩個在此情況下結合之組件被視為彼此「被可操作地連接」或「被可操作地耦合」，以達到預期功能。
藉由一熟練技工應瞭解，其他修改、變動及替代品亦係可能的。發明說明及圖示相應地被視為具繪示性而無限制之意。
在申請專利範圍中，不應將置於括號之間的任何參考符號視為限制請求項。詞「包括」不排除除了請求項中列出之外的其他元件或步驟的存在。此外，如本文使用之術語「一」可被定義為數量為一個或多於一個。同樣，申請專利範圍中介紹性片語諸如「至少一個」及「一個或多個」的使用，也不應解釋為意味著：另一請求組件之介紹藉由不定冠詞「一」，把含有該介紹之任何特定請求組件限定於僅含有一個該組件之發明上，甚至當該相同請求項包含介紹性片語「一個或多個」或「至少一個」及不定冠詞諸如「一」時。其對確定段落之使用同樣正確。除非另外規定，否則諸如「第一」及「第二」之術語係用於隨意區分該等術語描述之組件。因此，此等術語不一定係為了指示該等組件之時間或其他最佳化。某些方法在互不相同的請求項中加以重複，該純粹事實並不指示不可使用此等方法之組合。
110．．．MOSFET
111．．．源極端
112．．．汲極端
113．．．閘極端
120．．．電阻元件
130．．．箝位結構
140．．．參考節點
210．．．MOSFET
211．．．源極端
212．．．汲極端
213．．．閘極端
220．．．電阻元件
230．．．箝位結構
240．．．參考節點
300．．．半導體裝置
302．．．敏感電路
304．．．POS接針
305．．．電壓供應軌(VSUP)
306．．．GND接針
308．．．NEG接針
310．．．MOSFET
311．．．MOSFET
312．．．MOSFET
320．．．電阻元件
321．．．電阻元件
322．．．電阻元件
330．．．箝位結構
331．．．箝位結構
332．．．箝位結構
340．．．靜電放電(ESD)保護電路
345．．．靜電放電(ESD)保護電路
350．．．靜電放電(ESD)保護電路
410．．．MOSFET
415．．．MOSFET
420．．．電阻元件
430．．．第一箝位結構
435．．．第二箝位結構
440．．．參考節點
445．．．參考節點
510．．．第一MOSFET
515．．．第二MOSFET
520．．．電阻元件
530．．．第一箝位結構
535．．．第二箝位結構
540．．．參考節點
545．．．參考節點
圖1繪示一根據本發明之一些實施例之一開關元件的實例；
圖2繪示一根據本發明之一些替代實施例之一開關元件的實例；
圖3繪示一根據本發明之一些實施例之一半導體裝置之局部的實例；
圖4繪示一根據本發明之一些實施例之雙重開關元件的實例；及
圖5繪示一根據本發明之一些替代實施例之雙重開關元件的實例。
110．．．MOSFET
111．．．源極端
112．．．汲極端
113．．．閘極端
120．．．電阻元件
130．．．箝位結構
140．．．參考節點
Claims (12)
- 一種半導體裝置，其包括至少一個開關元件；該至少一個開關元件包括一第一通道端、一第二通道端及一開關端，該開關元件經配置使得該第一通道端與該第二通道端之間之該開關元件之一阻抗取決於跨該開關端與該第一通道端之間之一電壓；其中，該半導體裝置之特徵係：一電阻元件，其係可操作地耦合於該至少一個開關元件之該第一通道端與一參考節點之間，一電壓箝位結構，其係可操作地耦合於該開關元件之該開關端與該參考節點之間；及靜電放電(ESD)保護電路，其係配置成與該電壓箝位結構並聯，其中該電阻元件及該電壓箝位結構經配置使得當在該第一通道端與該第二通道端之間流經該至少一個開關元件的電流超過一臨限電流值時，跨該電阻元件之一電壓降超過(i)該電壓箝位結構之一箝位電壓與(ii)該至少一個開關元件之一開關電壓臨限值之間的差值，使得該至少一個開關元件之該第一和第二通道端之間的該阻抗增加，且該ESD保護電路將電流分流，使其遠離該至少一個開關元件。
- 如請求項1之半導體裝置，其中該至少一個開關元件包括一電晶體。
- 如請求項2之半導體裝置，其中該至少一個開關元件包 括一場效電晶體(FET)，其中該第一通道端包括該電晶體之一源極端，且該開關端包括該電晶體之一閘極端。
- 如請求項3之半導體裝置，其中該至少一個開關元件包括一金屬氧化物半導體場效電晶體(MOSFET)。
- 如請求項2之半導體裝置，其中該至少一個開關元件包括一雙極接面電晶體。
- 如請求項2之半導體裝置，其中該至少一個開關元件包括一絕緣閘雙極電晶體(IGBT)。
- 如請求項1之半導體裝置，其中該至少一個開關元件包括一半導體控制之整流器(SCR)。
- 如請求項1至7之任一項之半導體裝置，其中該電壓箝位結構包括一二極體。
- 如請求項8之半導體裝置，其中該二極體將跨其本身之該電壓降限制在4.0至5.0伏特之一區域內之一最大值。
- 如請求項1至7中任一項之半導體裝置，其中該電阻元件包括在4.0至5.0歐姆之一區域內之一電阻值。
- 如請求項1至7中任一項之半導體裝置，其中該半導體裝置包括一第一開關元件及一第二開關元件，其各者分別包括一第一通道端、一第二通道端及一開關端；該半導體裝置進一步包括一可操作地耦合於該第一開關元件之該第一通道與該第二開關元件之該第一通道端之間的電阻元件、一可操作地耦合於該第一開關元件之該開關端與該第二開關元件之該第一通道端之間的第一電壓箝位結構，及一可操作地耦合於該第二開關元件之 該開關端與該第一開關元件之該第一通道端之間的第二電壓箝位結構；其中該電阻元件及該第一和第二電壓箝位結構經配置使得當在其該第一和第二通道端之間之流經該各自開關元件的電流超過該開關元件之一臨限電流值時，跨該電阻元件之一電壓降超過(i)該各自電壓箝位結構之一箝位電壓與(ii)該各自開關元件之一開關電壓臨限值之間的差值，藉此引起該各自開關元件之該第一與第二通道端之間之該阻抗增加。
- 一種用於一半導體裝置中之靜電放電(ESD)保護的方法，該半導體裝置包括一電阻元件、一電壓箝位結構、經配置為並聯於該電壓箝位結構的靜電放電(ESD)保護電路、具有一第一通道端、一第二通道端及一開關端之至少一個開關元件，該方法包括：組態該開關元件使得該第一通道端與該第二通道端之間之該開關元件之一阻抗取決於跨該開關端與該第一通道端之間之一電壓；組態該電阻元件和該電壓箝位結構使得當在該第一通道端和該第二通道端之間流經該至少一個開關元件的電流超過一臨限電流值時，跨該電阻元件之一電壓降超過(i)該電壓箝位結構之一箝位電壓與(ii)該至少一個開關元件之一開關電壓臨限值之間之一差值；及藉由該ESD保護電路將電流分流遠離該至少一個開關元件。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/IB2008/053502 WO2009153627A1 (en) | 2008-06-20 | 2008-06-20 | Semiconductor device and method of electrostatic discharge protection therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201010231A TW201010231A (en) | 2010-03-01 |
| TWI496373B true TWI496373B (zh) | 2015-08-11 |
Family
ID=40297694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098120721A TWI496373B (zh) | 2008-06-20 | 2009-06-19 | 半導體裝置及其靜電放電保護之方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8537519B2 (zh) |
| TW (1) | TWI496373B (zh) |
| WO (1) | WO2009153627A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012032476A1 (en) * | 2010-09-09 | 2012-03-15 | Koninklijke Philips Electronics N.V. | A method and a device for attracting magnetic particles to a surface |
| US9438031B2 (en) | 2012-02-29 | 2016-09-06 | Freescale Semiconductor, Inc. | Electrostatic discharge protection circuit arrangement, electronic circuit and ESD protection method |
| WO2013156811A1 (en) | 2012-04-19 | 2013-10-24 | Freescale Semiconductor, Inc. | A protection circuit and a gate driving circuitry |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3920805A1 (de) * | 1989-06-24 | 1991-01-03 | Teves Gmbh Alfred | Kurzschlussfeste treiberstufe |
| US5079608A (en) * | 1990-11-06 | 1992-01-07 | Harris Corporation | Power MOSFET transistor circuit with active clamp |
| US5581131A (en) * | 1992-01-17 | 1996-12-03 | Hitachi, Ltd. | Electronic distributor ignition device for internal combustion engines |
| JP2002026714A (ja) * | 1995-06-28 | 2002-01-25 | Fuji Electric Co Ltd | 高耐圧ｉｃの高耐圧レベルシフト回路 |
| US7170135B2 (en) * | 2002-08-28 | 2007-01-30 | Freescale Semiconductor, Inc. | Arrangement and method for ESD protection |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5122794B1 (zh) | 1970-06-24 | 1976-07-12 | ||
| US5172290A (en) | 1988-08-10 | 1992-12-15 | Siemens Aktiengesellschaft | Gate-source protective circuit for a power mosfet |
| EP1624570A1 (en) * | 2004-08-03 | 2006-02-08 | Freescale Semiconductor Inc. (A Delaware Corp) | A semiconductor switch arrangement |
| US20060043490A1 (en) | 2004-09-02 | 2006-03-02 | Texas Instruments Incorporated | Electrostatic discharge (ESD) detection and protection |
| TWI270192B (en) * | 2005-10-28 | 2007-01-01 | Winbond Electronics Corp | Electro-static discharge protection circuit |
| EP1997142A1 (en) * | 2006-03-13 | 2008-12-03 | Freescale Semiconductor, Inc. | Semiconductor device structure and integrated circuit therefor |
-
2008
- 2008-06-20 US US12/995,325 patent/US8537519B2/en active Active
- 2008-06-20 WO PCT/IB2008/053502 patent/WO2009153627A1/en active Application Filing
-
2009
- 2009-06-19 TW TW098120721A patent/TWI496373B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3920805A1 (de) * | 1989-06-24 | 1991-01-03 | Teves Gmbh Alfred | Kurzschlussfeste treiberstufe |
| US5079608A (en) * | 1990-11-06 | 1992-01-07 | Harris Corporation | Power MOSFET transistor circuit with active clamp |
| US5581131A (en) * | 1992-01-17 | 1996-12-03 | Hitachi, Ltd. | Electronic distributor ignition device for internal combustion engines |
| JP2002026714A (ja) * | 1995-06-28 | 2002-01-25 | Fuji Electric Co Ltd | 高耐圧ｉｃの高耐圧レベルシフト回路 |
| US7170135B2 (en) * | 2002-08-28 | 2007-01-30 | Freescale Semiconductor, Inc. | Arrangement and method for ESD protection |
Also Published As
| Publication number | Publication date |
|---|---|
| US8537519B2 (en) | 2013-09-17 |
| WO2009153627A1 (en) | 2009-12-23 |
| US20110084339A1 (en) | 2011-04-14 |
| TW201010231A (en) | 2010-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9203393B2 (en) | Semiconductor apparatus | |
| US20180026029A1 (en) | Integrated ESD Protection Circuit for GaN Based Device | |
| US8670219B2 (en) | High-voltage devices with integrated over-voltage protection and associated methods | |
| TWI568179B (zh) | 高壓閘極驅動電路 | |
| US20120013370A1 (en) | Gate driving circuit for power semiconductor element | |
| US20160020603A1 (en) | Apparatus and methods for transient overstress protection with active feedback | |
| US8854103B2 (en) | Clamping circuit | |
| US20150092307A1 (en) | On Chip Reverse Polarity Protection Compliant with ISO and ESD Requirements | |
| JP7305303B2 (ja) | 駆動装置及びパワーモジュール | |
| US7616418B2 (en) | Mitigation of current collapse in transient blocking units | |
| US7102864B2 (en) | Latch-up-free ESD protection circuit using SCR | |
| CN107424988B (zh) | Esd保护方法和esd保护电路 | |
| EP2297781A1 (en) | An electrostatic discharge protection circuit, equipment and method | |
| US7561391B2 (en) | Input voltage sensing circuit | |
| TWI496373B (zh) | 半導體裝置及其靜電放電保護之方法 | |
| US10784768B2 (en) | Conversion circuit and conversion circuitry | |
| US20150085409A1 (en) | Active esd protection circuit with blocking diode | |
| US8755156B2 (en) | Structure of protection of an integrated circuit against electrostatic discharges | |
| US11139810B2 (en) | Overcurrent protection for power transistors | |
| US11171639B2 (en) | Overvoltage protection | |
| JP6168899B2 (ja) | パワーモジュール | |
| US5488533A (en) | Methods and apparatus for isolating a power network from a load during an overcurrent condition | |
| US20220140826A1 (en) | Temperature control for power devices | |
| CN112416046A (zh) | 电压钳位电路 | |
| US10971488B2 (en) | Active ESD clamp deactivation |