TWI489274B - 能夠提升記憶體效能的方法和相關的記憶體系統 - Google Patents

能夠提升記憶體效能的方法和相關的記憶體系統 Download PDF

Info

Publication number
TWI489274B
TWI489274B TW102131091A TW102131091A TWI489274B TW I489274 B TWI489274 B TW I489274B TW 102131091 A TW102131091 A TW 102131091A TW 102131091 A TW102131091 A TW 102131091A TW I489274 B TWI489274 B TW I489274B
Authority
TW
Taiwan
Prior art keywords
physical
physical block
mapping table
memory
block
Prior art date
Application number
TW102131091A
Other languages
English (en)
Other versions
TW201411346A (zh
Inventor
Kai Ping Wang
Chung Sheng Wang
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Publication of TW201411346A publication Critical patent/TW201411346A/zh
Application granted granted Critical
Publication of TWI489274B publication Critical patent/TWI489274B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Description

能夠提升記憶體效能的方法和相關的記憶體系統
本發明是有關於一種能夠提升記憶體效能的方法和相關的記憶體系統，尤指一種可利用控制器根據邏輯位置/實體區塊映射表，對來自主機的複數個資料和記憶體的寫入緩衝區執行寬度寫入操作或深度寫入操作，以大幅降低控制器所執行的區塊合併操作的方法和相關的記憶體系統。
一般而言，每一快閃記憶體被區分成複數個區塊。當複數個資料被寫入快閃記憶體時，主機可根據複數個資料，送出複數個對應於複數個資料的邏輯位置至一控制器。然後控制器即可根據一邏輯位置/實體區塊映射表和複數個對應於複數個資料的邏輯位置，將複數個資料寫入快閃記憶體內的複數個相對應的區塊。
在控制器將複數個資料寫入快閃記憶體內的複數個相對應的區塊的過程中，控制器會對複數個相對應的區塊內的部分區塊執行區塊合併操作(block merge operation)以釋出複數個相對應的區塊內的部分區塊，所以快閃記憶體的寫入效能會被降低。因此，減少區塊合併操作將是提升快閃記憶體的寫入效能的重要課題。
本發明的一實施例提供一種能夠提升記憶體效能的方法，其中一應用於該方法的記憶體系統包含一記憶體和一控制器，且該記憶體內的一預 留空間是用以儲存一邏輯位置/實體區塊映射表。該方法包含該控制器保留該記憶體的複數個實體區塊為一寫入緩衝區，其中該邏輯位置/實體區塊映射表包含該複數個實體區塊與複數個邏輯位置之間的對應關係；當複數個資料被寫入該記憶體時，該控制器根據該邏輯位置/實體區塊映射表，對該複數個資料和該寫入緩衝區執行一寬度寫入操作或一深度寫入操作。
本發明的另一實施例提供一種能夠提升記憶體效能的記憶體系 統。該記憶體系統包含一記憶體和一控制器。該記憶體內的一預留空間是用以儲存一邏輯位置/實體區塊映射表；該控制器是用以保留該記憶體的複數個實體區塊為一寫入緩衝區，以及當複數個資料被寫入該記憶體時，該控制器根據該邏輯位置/實體區塊映射表，對該複數個資料和該寫入緩衝區執行一寬度寫入操作或一深度寫入操作；該邏輯位置/實體區塊映射表包含該複數個實體區塊與複數個邏輯位置之間的對應關係。
本發明提供一種能夠提升記憶體效能的方法和能夠提升記憶體效 能的記憶體系統。該方法和該記憶體系統是當來自一主機的複數個資料被寫入一記憶體時，利用一控制器根據一邏輯位置/實體區塊映射表，對來自該主機的複數個資料和該記憶體的寫入緩衝區執行一寬度寫入操作或一深度寫入操作，以大幅降低該控制器所執行的區塊合併操作。如此，相較於現有技術，因為本發明可利用該控制器根據該邏輯位置/實體區塊映射表，對來自該主機的複數個資料和該記憶體的寫入緩衝區執行寬度寫入操作或深度寫入操作，以大幅降低該控制器所執行的區塊合併操作，所以本發明可大幅提升該記憶體的效能。
100‧‧‧記憶體系統
102‧‧‧記憶體
104‧‧‧控制器
1022‧‧‧寫入緩衝區
1024‧‧‧寫入緩衝區
103、110、115、119、131、312、1100‧‧‧實體區塊
LPMT‧‧‧邏輯位置/實體區塊映射表
PMT‧‧‧頁映射表
200-216‧‧‧步驟
第1圖是本發明的一實施例說明一種能夠提升記憶體效能的記憶體系統的示 意圖。
第2圖是本發明的另一實施例說明一種能夠提升記憶體效能的方法的流程圖。
第3圖是說明寬度寫入操作的示意圖。
第4圖是說明深度寫入操作的示意圖。
第5圖是說明釋放區塊操作的示意圖。
第6圖是說明區塊合併操作的示意圖。
請參照第1圖至第6圖，第1圖是本發明的一實施例說明一種能夠提升記憶體效能的記憶體系統100的示意圖，第2圖是本發明的另一實施例說明一種能夠提升記憶體效能的方法的流程圖，第3圖是說明寬度寫入操作(width writing operation)的示意圖，第4圖是說明深度寫入操作(depth writing operation)的示意圖，第5圖是說明釋放區塊操作的示意圖，以及第6圖是說明區塊合併操作(block merge operation)的示意圖。如第1圖所示，記憶體系統100包含一記憶體102與一控制器104，其中記憶體102是一快閃記憶體(flash memory)或一反及閘快閃記憶體(NAND flash memory)。記憶體102內的一預留空間1022是用以儲存一邏輯位置/實體區塊映射表LPMT。如第1圖所示，控制器104是用以保留記憶體102的複數個實體區塊為一寫入緩衝區1024，以及當一主機的複數個資料被寫入記憶體102時，控制器104根據邏輯位置/實體區塊映射表LPMT，對主機的複數個資料執行一相對應的操作(例如一寬度寫入操作或一深度寫入操作)，其中邏輯位置/實體區塊映射表LPMT包含寫入緩衝區1024內的複數個實體區塊與複數個邏輯位置之間的對應關係。另外，第2圖的方法是利用第1圖的記憶體系統100說明，詳細步驟如下：步驟200：開始； 步驟202：控制器104保留記憶體102的複數個實體區塊為寫入緩衝區1024；步驟204：當主機的複數個資料被寫入記憶體102且控制器104根據邏輯位置/實體區塊映射表LPMT，對主機的複數個資料和寫入緩衝區1024執行一寬度寫入操作時，進行步驟206；當主機的複數個資料被寫入記憶體102且控制器104根據邏輯位置/實體區塊映射表LPMT，對主機的複數個資料和寫入緩衝區1024執行一深度寫入操作時，進行步驟208；步驟206：控制器104根據邏輯位置/實體區塊映射表LPMT，同時寫入主機的複數個資料至寫入緩衝區1024內的複數個分別對應不同邏輯位置的實體區塊，進行步驟214；步驟208：控制器104根據邏輯位置/實體區塊映射表LPMT，同時寫入主機的複數個資料至寫入緩衝區1024內的複數個對應同一邏輯位置的實體區塊；步驟210：是否複數個對應同一邏輯位置的實體區塊中具有儲存無用資料的實體區塊；如果是，進行步驟212；如果否，跳至步驟214；步驟212：控制器104對儲存無用資料的實體區塊執行一釋放區塊操作，進行步驟214；步驟214：是否邏輯位置/實體區塊映射表LPMT已使用完畢或寫入緩衝區1024沒有可利用的實體區塊；如果是，進行步驟216；如果否，跳回步驟204；步驟216：控制器104對對應於同一邏輯位置的複數個儲存舊資料的實體區塊與複數個儲存新資料的實體區塊執行一區塊合併操作，跳回步驟204。
在步驟202中，控制器104保留記憶體102的多層式儲存(multiple level cell)的實體區塊與三層式儲存(triple level cell)的實體區塊中僅利用單層 式儲存頁(single level cell page)的實體區塊為寫入緩衝區1024。在步驟204中，當主機的複數個資料被寫入記憶體102時，主機可產生並輸出對應於複數個資料的邏輯位置至控制器104。因此，控制器104根據邏輯位置/實體區塊映射表LPMT，對主機的複數個資料執行寬度寫入操作或深度寫入操作。在步驟206中，控制器104根據邏輯位置/實體區塊映射表LPMT，同時寫入主機的複數個資料至寫入緩衝區1024內的複數個分別對應不同邏輯位置的實體區塊。如第3圖所示，根據邏輯位置/實體區塊映射表LPMT，寫入緩衝區1024內的實體區塊110、115是對應一邏輯位置1以及寫入緩衝區1024內的實體區塊312、103是對應一邏輯位置5，其中實體區塊110、312是儲存舊資料以及寫入緩衝區1024內的實體區塊115、103可被用以寫入新資料。因此，控制器104即可根據邏輯位置/實體區塊映射表LPMT，同時寫入主機的複數個資料至寫入緩衝區1024內的實體區塊115(對應邏輯位置1)與實體區塊103(對應邏輯位置5)，且不用對實體區塊115、110(對應邏輯位置1)與實體區塊103、312(對應邏輯位置5)執行區塊合併操作直到邏輯位置/實體區塊映射表LPMT已使用完畢或寫入緩衝區1024沒有可利用的實體區塊。另外，當控制器104根據邏輯位置/實體區塊映射表LPMT，同時寫入主機的複數個資料至寫入緩衝區1024內的實體區塊115與實體區塊103時，控制器104可根據預留空間1022另儲存的頁映射表PMT，將主機的複數個資料寫入至實體區塊115與實體區塊103內的相對應儲存頁。另外，第3圖僅用以說明控制器104執行寬度寫入操作，亦即本發明並不受限於在第3圖中實體區塊的編號、數量以及邏輯位置。
在步驟208中，控制器104根據邏輯位置/實體區塊映射表LPMT，同時寫入主機的複數個資料至寫入緩衝區1024內的複數個對應同一邏輯位置的實體區塊。如第4圖所示，根據邏輯位置/實體區塊映射表LPMT，寫入緩衝區1024內的實體區塊110、115、119、131是對應邏輯位置1，其中 實體區塊110是儲存舊資料、實體區塊115、119、131可被用以寫入新資料。因此，控制器104即可根據邏輯位置/實體區塊映射表LPMT，同時寫入主機的複數個資料至寫入緩衝區1024內的實體區塊115、119、131。如第4圖所示，實體區塊115、119已存滿新資料以及實體區塊131可被繼續用以寫入新資料，但控制器104不用對實體區塊110、115、119、131執行區塊合併操作直到邏輯位置/實體區塊映射表LPMT已使用完畢或寫入緩衝區1024沒有可利用的實體區塊。另外，第4圖僅用以說明控制器104執行深度寫入操作，亦即本發明並不受限於在第4圖中實體區塊的編號、數量以及邏輯位置。
在步驟212中，當控制器104根據邏輯位置/實體區塊映射表LPMT，對主機的複數個資料執行深度寫入操作時，控制器104可對儲存無用資料的實體區塊執行釋放區塊操作，以釋放儲存無用資料的實體區塊至寫入緩衝區1024。如第5圖所示，根據邏輯位置/實體區塊映射表LPMT，寫入緩衝區1024內的實體區塊110、115、119、131是對應邏輯位置1，其中實體區塊110是儲存舊資料、實體區塊115是儲存無用的資料以及實體區塊119、131可被用以寫入新資料。因此，控制器104即可根據邏輯位置/實體區塊映射表LPMT，同時寫入主機的複數個資料至寫入緩衝區1024內的實體區塊119、131，且對實體區塊115執行釋放區塊操作。如第5圖所示，實體區塊119已存滿新資料、實體區塊131可被繼續用以寫入新資料以及實體區塊115被釋放至寫入緩衝區1024。另外，第5圖僅用以說明控制器104執行釋放區塊操作，亦即本發明並不受限於在第5圖中實體區塊的編號、數量以及邏輯位置。
在步驟216中，當邏輯位置/實體區塊映射表LPMT已使用完畢或寫入緩衝區1024沒有可利用的實體區塊時，控制器104可對對應於同一邏輯位置的複數個儲存舊資料的實體區塊與複數個儲存新資料的實體區塊執行區塊合併操作，以釋放對應於同一邏輯位置的複數個儲存舊資料的實體區塊與 複數個儲存新資料的實體區塊至寫入緩衝區1024。如第6圖所示，根據邏輯位置/實體區塊映射表LPMT，寫入緩衝區1024內的實體區塊110、115、119、131、1100是對應邏輯位置1，其中實體區塊110是儲存舊資料、實體區塊115、119、131可被用以寫入新資料。因此，控制器104即可根據邏輯位置/實體區塊映射表LPMT，同時寫入主機的複數個資料至寫入緩衝區1024內的實體區塊115、119、131。如第6圖所示，實體區塊115、119已存滿新資料以及實體區塊131可被繼續用以寫入新資料，但此時邏輯位置/實體區塊映射表LPMT已使用完畢且寫入緩衝區1024沒有可利用的實體區塊。因此，控制器104對實體區塊110、115、119、131執行區塊合併操作並儲存實體區塊110、115、119、131所儲存的資料至實體區塊1100，以釋放實體區塊110、115、119、131至寫入緩衝區1024以及邏輯位置/實體區塊映射表LPMT的部分。因為控制器104是當邏輯位置/實體區塊映射表LPMT已使用完畢且寫入緩衝區1024沒有可利用的實體區塊時，才對實體區塊110、115、119、131執行區塊合併操作，所以可大幅減少區塊合併操作。另外，第6圖僅用以說明控制器104執行合併區塊操作，亦即本發明並不受限於在第6圖中實體區塊的編號、數量以及邏輯位置。
綜上所述，本發明所提供的能夠提升記憶體效能的方法和能夠提升記憶體效能的記憶體系統是當來自主機的複數個資料被寫入記憶體時，利用控制器根據邏輯位置/實體區塊映射表，對來自主機的複數個資料和記憶體的寫入緩衝區執行寬度寫入操作或深度寫入操作，以大幅降低控制器所執行的區塊合併操作。如此，相較於現有技術，因為本發明可利用控制器根據邏輯位置/實體區塊映射表，對來自主機的複數個資料和記憶體的寫入緩衝區執行寬度寫入操作或深度寫入操作，以大幅降低控制器所執行的區塊合併操作，所以本發明可大幅提升記憶體效能。
200-216‧‧‧步驟

Claims (16)

  1. 一種能夠提升記憶體效能的方法，其中應用於該方法的一記憶體系統包含一記憶體和一控制器，且該記憶體內的一預留空間是用以儲存一邏輯位置/實體區塊映射表，該方法包含：該控制器保留該記憶體的複數個實體區塊為一寫入緩衝區，其中該邏輯位置/實體區塊映射表包含該複數個實體區塊與複數個邏輯位置之間的對應關係；及當複數個資料被寫入該記憶體時，該控制器根據該邏輯位置/實體區塊映射表，對該複數個資料和該寫入緩衝區執行一寬度寫入操作(width writing operation)或一深度寫入操作(depth writing operation)。
  2. 如請求項1所述的方法，其中當該複數個資料被寫入該記憶體時，該控制器根據該邏輯位置/實體區塊映射表，對該複數個資料和該寫入緩衝區執行該寬度寫入操作包含：該控制器根據該邏輯位置/實體區塊映射表，同時寫入該複數個資料至該寫入緩衝區內的複數個分別對應不同邏輯位置的實體區塊；其中當該控制器根據該邏輯位置/實體區塊映射表，對該複數個資料和該寫入緩衝區執行該寬度寫入操作時，該控制器對對應於一第一邏輯位置的儲存舊資料的複數個第一實體區塊與儲存新資料的複數個第二實體區塊不執行一區塊合併操作(block merge operation)直到該邏輯位置/實體區塊映射表已使用完畢或該寫入緩衝區沒有可利用的實體區塊。
  3. 如請求項2所述的方法，另包含：當該邏輯位置/實體區塊映射表已使用完畢或該寫入緩衝區沒有可利用 的實體區塊時，該控制器對該複數個第一實體區塊與該複數個第二實體區塊執行該區塊合併操作並將該複數個第一實體區塊與該複數個第二實體區塊所儲存的資料儲存至一第三實體區塊，以釋放該複數個第一實體區塊、該複數個第二實體區塊以及該邏輯位置/實體區塊映射表的部分，其中該第三實體區塊對應該第一邏輯位置。
  4. 如請求項1所述的方法，其中當該複數個資料被寫入該記憶體時，該控制器根據該邏輯位置/實體區塊映射表，對該複數個資料和該寫入緩衝區執行該深度寫入操作包含：該控制器根據該邏輯位置/實體區塊映射表，同時寫入該複數個資料至該寫入緩衝區內的複數個第四實體區塊，其中該複數個第四實體區塊是對應一第二邏輯位置；其中該控制器對該複數個第四實體區塊中複數個儲存舊資料的第四實體區塊與複數個儲存新資料的第四實體區塊不執行一區塊合併操作直到該邏輯位置/實體區塊映射表已使用完畢或該寫入緩衝區沒有可利用的實體區塊。
  5. 如請求項4所述的方法，另包含：當該邏輯位置/實體區塊映射表已使用完畢或該寫入緩衝區沒有可利用的實體區塊時，該控制器對該複數個儲存舊資料的第四實體區塊與該複數個儲存新資料的第四實體區塊執行該區塊合併操作並將該複數個儲存舊資料的第四實體區塊與該複數個儲存新資料的第四實體區塊所儲存的資料儲存至一第五實體區塊，以釋放該複數個儲存舊資料的第四實體區塊、該複數個儲存新資料的第四實體區塊以及該邏輯位置/實體區塊映射表的部分，其中該第五實體區塊對應該第二邏輯位置。
  6. 如請求項4所述的方法，另包含：當該控制器同時寫入該複數個資料至該複數個第四實體區塊時，該控制器對對應該第二邏輯位置儲存無用資料的實體區塊執行一釋放區塊操作，以釋放對應該第二邏輯位置儲存無用資料的實體區塊至該寫入緩衝區。
  7. 如請求項1所述的方法，其中該複數個實體區塊是為該記憶體的多層式儲存(multiple level cell)的實體區塊與三層式儲存(triple level cell)的實體區塊中利用單層式儲存頁(single level cell page)的實體區塊。
  8. 如請求項1所述的方法，其中該記憶體是一快閃記憶體或一反及閘快閃記憶體(NAND flash memory)。
  9. 一種能夠提升記憶體效能的記憶體系統，包含：一記憶體，其中該記憶體內的一預留空間是用以儲存一邏輯位置/實體區塊映射表；及一控制器，用以保留該記憶體的複數個實體區塊為一寫入緩衝區，以及當複數個資料被寫入該記憶體時，該控制器根據該邏輯位置/實體區塊映射表，對該複數個資料和該寫入緩衝區執行一寬度寫入操作或一深度寫入操作；其中該邏輯位置/實體區塊映射表包含該複數個實體區塊與複數個邏輯位置之間的對應關係。
  10. 如請求項9所述的記憶體系統，其中當該複數個資料被寫入該記憶體時，該控制器根據該邏輯位置/實體區塊映射表，對該複數個資料和該寫 入緩衝區執行該寬度寫入操作，是該控制器據該邏輯位置/實體區塊映射表，同時寫入該複數個資料至該寫入緩衝區內分別對應不同邏輯位置的複數個實體區塊；其中當該控制器根據該邏輯位置/實體區塊映射表，對該複數個資料和該寫入緩衝區執行該寬度寫入操作時，該控制器對對應於一第一邏輯位置的儲存舊資料的複數個第一實體區塊與儲存新資料的複數個第二實體區塊不執行一區塊合併操作直到該邏輯位置/實體區塊映射表已使用完畢或該寫入緩衝區沒有可利用的實體區塊。
  11. 如請求項10所述的記憶體系統，其中當該邏輯位置/實體區塊映射表已使用完畢或該寫入緩衝區沒有可利用的實體區塊時，該控制器對該複數個第一實體區塊與該複數個第二實體區塊執行該區塊合併操作並將該複數個第一實體區塊與該複數個第二實體區塊所儲存的資料儲存至一第三實體區塊，以釋放該複數個第一實體區塊、該複數個第二實體區塊以及該邏輯位置/實體區塊映射表的部分，其中該第三實體區塊對應該第一邏輯位置。
  12. 如請求項9所述的記憶體系統，其中當該複數個資料被寫入該記憶體時，該控制器根據該邏輯位置/實體區塊映射表，對該複數個資料和該寫入緩衝區執行該深度寫入操作，是該控制器根據該邏輯位置/實體區塊映射表，同時寫入該複數個資料至該寫入緩衝區內的複數個第四實體區塊，其中該複數個第四實體區塊是對應一第二邏輯位置；其中該控制器對該複數個第四實體區塊中複數個儲存舊資料的第四實體區塊與複數個儲存新資料的第四實體區塊不執行一區塊合併操作直到該邏輯位置/實體區塊映射表已使用完畢或該寫入緩衝區沒有可利用的實體區塊。
  13. 如請求項12所述的記憶體系統，其中當該邏輯位置/實體區塊映射表已 使用完畢或該寫入緩衝區沒有可利用的實體區塊時，該控制器對該複數個儲存舊資料的第四實體區塊與該複數個儲存新資料的第四實體區塊執行該區塊合併操作並將該複數個儲存舊資料的第四實體區塊與該複數個儲存新資料的第四實體區塊所儲存的資料儲存至一第五實體區塊，以釋放該複數個儲存舊資料的第四實體區塊、該複數個儲存新資料的第四實體區塊以及該邏輯位置/實體區塊映射表的部分，其中該第五實體區塊對應該第二邏輯位置。
  14. 如請求項12所述的記憶體系統，其中當該控制器同時寫入該複數個資料至該複數個第四實體區塊時，該控制器對對應該第二邏輯位置儲存無用資料的實體區塊執行一釋放區塊操作，以釋放對應該第二邏輯位置儲存無用資料的實體區塊至該寫入緩衝區。
  15. 如請求項9所述的記憶體系統，其中該複數個實體區塊是為該記憶體的多層式儲存的實體區塊與三層式儲存的實體區塊中利用單層式儲存頁的實體區塊。
  16. 如請求項9所述的記憶體系統，其中該記憶體是一快閃記憶體或一反及閘快閃記憶體。
TW102131091A 2012-09-11 2013-08-29 能夠提升記憶體效能的方法和相關的記憶體系統 TWI489274B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261699441P 2012-09-11 2012-09-11

Publications (2)

Publication Number Publication Date
TW201411346A TW201411346A (zh) 2014-03-16
TWI489274B true TWI489274B (zh) 2015-06-21

Family

ID=49967592

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102131091A TWI489274B (zh) 2012-09-11 2013-08-29 能夠提升記憶體效能的方法和相關的記憶體系統

Country Status (3)

Country Link
US (1) US20140075103A1 (zh)
CN (1) CN103544120B (zh)
TW (1) TWI489274B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI548989B (zh) * 2014-03-19 2016-09-11 宏達國際電子股份有限公司 行動電子裝置與清理記憶區塊的方法
US9811458B2 (en) 2014-03-19 2017-11-07 Htc Corporation Mobile electronic device and method for clearing memory blocks based on processor determination of physical block to erase in response to GUI input from user specified time and directing controller to erase within the specified time
CN106201327B (zh) * 2015-01-22 2019-01-04 光宝科技股份有限公司 具有固态储存装置的系统及其相关控制方法
TWI676176B (zh) * 2018-10-25 2019-11-01 群聯電子股份有限公司 資料整併方法、記憶體儲存裝置及記憶體控制電路單元

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US653946A (en) * 1900-05-19 1900-07-17 Thomas Colletti Door-lock.
TW200828021A (en) * 2006-12-01 2008-07-01 Mosys Inc Embedded memory and multi-media accelerator and method of operating same
TW200912948A (en) * 2007-07-11 2009-03-16 Micron Technology Inc System and method for initializing a memory system, and memory device and processor-based system using same
US20100250874A1 (en) * 2009-03-24 2010-09-30 Farrell Todd D Apparatus and method for buffered write commands in a memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625661B (zh) * 2008-07-07 2013-01-23 群联电子股份有限公司 用于闪存的数据管理方法、储存系统与控制器
CN101630233B (zh) * 2008-07-17 2012-07-11 群联电子股份有限公司 用于闪存的数据存取方法、储存系统与控制器
KR101581859B1 (ko) * 2009-02-27 2016-01-21 삼성전자주식회사 메모리 시스템 및 그것의 플래시 변환 계층의 데이터 관리 방법
KR101662827B1 (ko) * 2010-07-02 2016-10-06 삼성전자주식회사 쓰기 패턴에 따라 데이터 블록의 쓰기 모드를 선택하는 메모리 시스템 및 그것의 데이터 쓰기 방법
TWI423022B (zh) * 2011-02-15 2014-01-11 Phison Electronics Corp 記憶體管理方法、記憶體控制器與記憶體儲存裝置
KR101811297B1 (ko) * 2011-03-15 2017-12-27 삼성전자주식회사 불휘발성 메모리를 제어하는 메모리 컨트롤러
TWI459198B (zh) * 2011-07-08 2014-11-01 Phison Electronics Corp 記憶體儲存裝置、其記憶體控制器與有效資料識別方法
CN102521160B (zh) * 2011-12-22 2015-04-01 上海交通大学 写缓冲检测器、并行通道写入方法
TWI479313B (zh) * 2012-07-11 2015-04-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US653946A (en) * 1900-05-19 1900-07-17 Thomas Colletti Door-lock.
TW200828021A (en) * 2006-12-01 2008-07-01 Mosys Inc Embedded memory and multi-media accelerator and method of operating same
TW200912948A (en) * 2007-07-11 2009-03-16 Micron Technology Inc System and method for initializing a memory system, and memory device and processor-based system using same
US20100250874A1 (en) * 2009-03-24 2010-09-30 Farrell Todd D Apparatus and method for buffered write commands in a memory

Also Published As

Publication number Publication date
CN103544120B (zh) 2017-01-18
US20140075103A1 (en) 2014-03-13
TW201411346A (zh) 2014-03-16
CN103544120A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
TWI489274B (zh) 能夠提升記憶體效能的方法和相關的記憶體系統
WO2016086899A1 (zh) 一种存储设备元数据管理处理方法及系统
KR101303524B1 (ko) 불휘발성 메모리에 대한 메타데이터 리던던시 스킴
TWI494761B (zh) 分割實體區塊之方法及記憶體系統
TWI692690B (zh) 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI399644B (zh) 非揮發記憶體區塊管理方法
MX2015017630A (es) Almacenamiento estructurado por registro, sin memoria de retencion para metodos de acceso multiple.
JP2010257008A5 (zh)
TWI521518B (zh) 快閃記憶體設備中數據儲存之方法及裝置
CN104571938A (zh) 在多层单元存储器存取数据的方法及其多层单元存储装置
JP2013229019A5 (ja) プロセッサ
TW201007735A (en) Block management method for flash memory and storage system and controller using the same
TW201917581A (zh) 管理快閃記憶體模組的方法及相關的快閃記憶體控制器
CN109697027A (zh) 包括共享存储器区域和专用存储器区域的数据存储设备
KR20120081351A (ko) Ｆｔｌ을 수행하는 비휘발성 메모리 장치 및 그의 제어 방법
US20100235564A1 (en) Semiconductor memory device
TW201712540A (zh) 資料備份系統
JP2009043054A5 (zh)
TWI687811B (zh) 資料儲存裝置及系統資訊的編程方法
US9047923B1 (en) Fast shingled tracks recording
TWI416524B (zh) 記憶體裝置和資料儲存方法
GB2531105A (en) Implementing enhanced performance with read before write to phase change memory to avoid write cancellations
TW201351417A (zh) 快閃記憶體裝置及快閃記憶體的資料存取方法
JP2011008570A5 (zh)
CN204270293U (zh) 多通道Flash控制器