TWI488206B - 奈米管靜電放電保護裝置及對應的非揮發性與揮發性的奈米管開關 - Google Patents

Description

奈米管靜電放電保護裝置及對應的非揮發性與揮發性的奈米管開關 【相關申請案之交互參照資料】

本發明主張美國專利申請案號12/537,651之優先權，其申請日為2009年8月7日，名稱為「奈米管靜電放電保護裝置及對應的非揮發性與揮發性奈米管開關(Nanotube ESD Protective Devices and Corresponding Nonvolatile and Volatile Nanotube Switches)」。

本發明一般而言是有關於靜電放電(ESD)保護，且特別是有關於在電路之形成中使用奈米管開關元件以提高半導體、混合式半導體與奈米管以及唯-奈米管電路(nanotube-only circuits)之靜電放電(EDS)保護。

在每個世代之電子裝置中，由靜電放電(ESD)所產生的電氣過壓係為一項主要問題，其譬如產生氧化物並導致例如串聯電阻破裂、開路與短路之接合故障。奈米管電阻可能用以置換譬如目前所使用的例如多晶體之串聯電阻，並改善對於ESD感應故障之保護裝置電阻。

圖1說明一種習知技術之保護裝置(PD)概要圖10，其包含一串聯電阻16與數個半導體式二極體18。施加至輸入焊墊12之一ESD脈波係藉由電阻16與半導體式二極體18而衰減，其降低施加至節點17之ESD電壓，藉以避免損壞所保護的電路14，如參考書H.B. Bakoglu，「供VLSI用之電路、互連以及封裝」，Addison-Wesley出版公司，1990年，第46-51頁中所說明的。對於某些輸入或輸出焊墊而言，不存在有串聯電阻16，而只使用半導體式二極體18。電阻16可能藉由使用譬如多晶體或擴散層，或其他適當的電阻式材料而製造，且可能在譬如10至100,000歐姆之範圍內。藉由使用多晶體或擴散層而製造之習知電阻，譬如無法以ESD脈波的形式存在，而由於電流密度與溫度之組合，使電阻譬如變成開路。

例如那些概要顯示於圖1中之習知技術之保護裝置結構10，具有譬如1.5pF之高相對電容值，如說明於Bertin等人之美國專利6,141,245中。如果一個輸出驅動器在一記憶體位址線中驅動譬如八個並聯晶片，則對電容負荷有貢獻之保護裝置係為12pF。圖3顯示美國專利6,141,245所顯示之習知技術結構39，其中熔絲40係與習知保護裝置連同熔絲焊墊而被串聯附加，以使電流可被強迫在輸入焊墊與熔絲焊墊之間。在將此元件裝設於系統之後，電流被迫經由熔絲，直到其開路地切斷這些受保護電路與保護裝置之連接，以減少電容負荷，如說明於美國專利6,141,245。因為熔絲燒斷操作是不可逆的，所以無法在沒有ESD損壞之高風險的情況下再移除與處理此元件。

碳奈米管可以容許超過銅之電流密度100倍之電流密度，顯現高熱傳導係數，且並未由於過度加熱而失效，如說明於參考文獻Srivastava與Banerjee，「一種供奈米級VLSI技術用之金屬與碳奈米管互連之比較縮放分析」，21世紀國際VLSI多重內連線學術研討會(VMIC)之會議記錄，2004年9月39-10月2日，Waikoloa，HI，第393-398頁。碳奈米管之這些與其他特性，係說明於於此所併入之Nantero碳奈米管專利、專利公開、明細表等。

本發明提供非揮發性奈米管開關用之裝置設計方法。

尤其，本發明提供一種奈米管開關，其包含：一控制電極；一奈米管元件(奈米管元件包含單壁奈米管)；至少一信號電極，電氣耦接至奈米管元件；非導電奈米粒子，黏接至奈米管元件之至少一表面，且其中該等非導電奈米粒子使奈米管元件懸浮於控制電極上方。

於另一實施例中，本發明提供一種奈米管開關，其包含：一控制電極；一奈米管元件(奈米管元件包含單壁奈米管)；至少一信號電極，電氣耦接至奈米管元件；導電奈米粒子，黏接至奈米管元件之至少一表面，且其中奈米管元件係懸浮在控制電極之上，以使至少一導電奈米粒子位於奈米管元件與控制電極之間。

於另一實施例中，本發明提供一種奈米管開關，其包含：一控制電極；一奈米管元件(奈米管元件包含單壁奈米管)；至少一信號電極，電氣耦接至奈米管元件；一單層網之非導電奈米管(單層網之非導電奈米管包含至少一孔洞)，且其中單層網之非導電奈米管係位於與控制電極鄰接，孔洞露出控制電極之至少一部分，且奈米管元件係位於橫越過孔洞，以使孔洞提供一切換間隙。

非揮發性碳奈米管保護裝置提供一種提高目前的電子裝置保護之機會，其係藉由將非揮發性碳奈米管保護裝置添加至需要保護二極體作為它們的結構之一部分之習知技術之保護裝置來完成。非揮發性奈米管保護裝置結構具有比目前所使用的保護裝置低得多的附屬電容值，因此將非揮發性奈米管保護裝置添加至既存的電子保護裝置將不會增加電容負荷至可測出的程度。依照目前的保護裝置之電容負荷帶來性能限制，因此以非揮發性碳奈米管保護裝置置換這些裝置減少了輸入與輸出之電容負荷，藉以促進較高的操作速度。碳奈米管保護裝置可能被使用在任何基板(例如矽、陶瓷、有機等)上，且可能因此被附加於任何層級之組件(例如晶片、基板、卡與板)，以及可能存在於一個或多個層級之組件以供額外靜電保護。

在唯-奈米管(nanotube-only)邏輯或記憶體(於此沒有使用於習知技術之保護裝置結構之例如半導體式二極體之半導體結構)的情況下，非揮發性奈米管保護裝置可能被代替使用以提供靜電放電(ESD)保護。於操作中，晶片及/或基板及/或卡及/或板可能被設定在停留在一定位置之啟動的非揮發性ESD保護模式下以供元件處理目的用，接著當系統被通電時，ESD保護模式可能未被啟動。如果元件待被移除，且受到更進一步的處理，則非揮發性保護模式可能在從系統移除之前被啟動。非揮發性奈米管保護裝置亦可被使用以保護系統免受系統通電問題影響，其係藉由首先啟動之非揮發性奈米管保護裝置，接著使系統電源通電，然後使非揮發性奈米管保護裝置未啟動以供系統操作於任何層級之組件(晶片、基板、卡、板)或在一個層級以上之組件上。

或者，在唯-奈米管邏輯或記憶體(於此沒有使用於習知技術保護裝置結構之例如半導體式二極體之半導體結構)的情況下，揮發性奈米管保護裝置可能被代替使用以提供靜電放電保護。於操作中，可能利用正常地藉由ESD感應電壓而未被啟動(OFF)與被啟動(turned-on)之揮發性奈米管保護裝置，來保護晶片及/或基板及/或卡及/或板。

電子組件可能受到揮發性與非揮發性奈米管保護裝置之組合保護。

使用電流保護裝置方法之SWNT電阻以供更好的ESD保護用

圖2A顯示保護裝置結構20之平面視圖，而圖2B顯示保護裝置結構20之剖面AA'，其中保護裝置10中之習知串聯電阻16已被碳奈米管電阻24所置換。碳奈米管電阻係說明於美國臨時專利申請案第60/611,765號中，其名稱為「使用碳奈米管之阻抗元件」，申請日為2004年9月21日，其全部藉此列入作參考。如圖2A與2B所示，對應於圖1中之焊墊12之焊墊21係連接至導體22，其因而連接至碳奈米管電阻24，且碳奈米管電阻24之相對側藉由另一導體25連接至受保護電路14。圖2C顯示使用串聯碳奈米管電阻36之保護裝置結構之概要圖30。對應於圖2A與2B所示之碳奈米管電阻24之碳奈米管電阻36係藉由使用碳奈米管不織布而形成，如說明於所提及之Nantero碳奈米管專利、專利公開、明細表等。相較於在導體層與奈米管織物之間的接觸電阻Rc，奈米管織物具有可忽略之電阻。導體可具有在5至500nm之範圍內的厚度，其厚度藉由使用已知的較佳導體沈積方法而受到良好控制，且可能由例如Ru、Ti、Cr、Al、Au、Pd、Ni、W、Cu、Mo、Ag、In、Ir、Pb、Sn之金屬，與其他適當的金屬，以及這些之組合所構成。金屬合金(例如TiAu、TiCu、TiPd、PbIn、TiW)以及其他適當導體(包含CNT它們本身(譬如單壁、包含雙壁之多壁))，或導電氮化物、氧化物，或矽化物或導電氮化物、氧化物，或矽化物(例如RuN、RuO、TiN、TaN、CoSi_x 與TiSi_x )可能被使用。亦可使用其他種類的導體或半導體、材料。圖案化導體之較佳方法可能使用熟知的光刻技術與熟知的蝕刻技術，例如濕蝕刻與反應性離子蝕刻(RIE)。

舉例而言，導體對於個別SWNT接觸電阻R_C 之典型數值大約為10,000歐姆。因為有兩個串聯之接點，且相較於R_C 之個別SWNT電阻係可忽略的，所以對個別SWNT而言，SWNT電阻係為2R_C 。奈米管電阻值係2R_C /N，於此N係為形成奈米管電阻之平行之個別SWNT之數目。舉例而言，如果需要的串聯電阻係為2,000歐姆，則需要10個並聯的奈米管單纖維(N=10)。

唯-奈米管非揮發性奈米管保護裝置

一種關於附加如圖2C所示之奈米管電阻36，或圖3所示之例如熔絲40之熔絲之較佳的解決方法，係用以導入譬如低更多的電容負荷(大約60fF(0.060pF))之唯-奈米管保護裝置，如關於圖7更進一步說明於下，其在電容方面係比具有1.5pF之電容的習知之保護裝置低更多，舉例而言，如說明於美國專利Bertin等人之USP第6,141,245號。這種新的保護裝置係為對應於數個奈米管開關元件之一非揮發性奈米管保護裝置，其在非揮發性奈米管邏輯電路中之操作與使用，係說明於美國專利申請案號10/918,085中，名稱為「具有多重控制之奈米管式開關元件」，申請日為2004年8月13日，而其製造係說明於美國專利申請案號10/918,181，名稱為「奈米管裝置結構與製造方法」，申請日為2004年8月13日。不像先前的保護裝置需要供數個半導體式二極體用之一個半導體基板，如關於圖1所說明的，非揮發性奈米管保護裝置並不需要半導體基板。因此，非揮發性奈米管保護裝置可能與半導體基板和譬如絕緣(非半導體)陶瓷、玻璃以及有機基板，而且與譬如剛性與撓性基板整合，如以下所更進一步說明的。非揮發性奈米管保護裝置可能於一個或多個層級之組件，例如於晶片級；及/或基板層級；及/或卡層級；及/或板層級被附加，如關於圖11所更進一步說明於下。非揮發性奈米管保護裝置可能用以保護習知之雙載子、CMOS、SiGe、GaN、GaAs與其他化合物半導體裝置與電路。又，非揮發性奈米管保護裝置亦可用以保護各種不同之例如互補碳奈米管邏輯(CCNT邏輯)之唯-奈米管(沒有半導體裝置/電路)邏輯晶片，或混合式CMOS/奈米管邏輯晶片，如說明於美國專利申請案號10/917,794，名稱為「奈米管式開關元件」，申請日為2004年8月13日；美國專利申請案號10/918,085，名稱為「具有多重控制之奈米管式開關元件」，申請日為2004年8月13日；以及美國專利申請案號10/917,794，名稱為「非揮發性碳奈米管邏輯(NLOGIC)三態電路」，申請日為2005年1月10日，其全部藉此併入作參考。

一種提出的非揮發性奈米管保護裝置結構400係顯示於圖4A之橫剖面400與圖4B之平面視圖中，其具有在奈米管通道元件之上的輸入(控制)電極與輸出電極以及在奈米管通道元件之下的放電電極與對向電極，如更進一步說明於下。結構400之製造方法係說明於美國專利申請案號10/918,181，名稱為「奈米管裝置結構與製造方法」，申請日為2004年8月13日。裝置400之操作係更進一步說明於美國專利申請案號10/918,085，名稱為「具多重控制之奈米管式開關元件」，申請日為2004年8月13日。請注意在美國專利申請案號10/918,085中，名稱為「具多重控制之奈米管式開關元件」，申請日為2004年8月13日，電極位置相對於奈米管通道元件已改變，以使輸入電極與輸出電極係在奈米管通道元件之下，而放電電極與對向電極係在奈米管通道元件之上。這些電極對於奈米管通道元件之相對位置並未影響裝置操作。可以從下述美國專利申請案之說明中總結出裝置結構特徵與操作；美國專利申請案號10/918,181，名稱為「奈米管裝置結構與製造方法」，申請日為2004年8月13日；以及美國專利申請案號10/918,085，名稱為「具多重控制之奈米管式開關元件」，申請日為2004年8月13日。

於此所說明之非揮發性奈米管保護裝置結構400係適合於寬廣範圍之尺寸與操作電壓。舉例而言，假設130nm技術節點，且懸浮長度L_NT 係屬於325nm。切換寬度W_NT 係被設計成確保足夠數目之導電碳奈米管長達懸浮長度L_SUSP 以達到期望電阻值。舉例而言，W_NT 可能是325nm。然而，非揮發性奈米管保護裝置結構400可能譬如被按比例調整成20nm之懸浮長度。

圖4A與4B顯示非揮發性奈米管保護裝置結構400之橫剖面與對應的平面視圖。NT裝置結構400之下部係由埋入於絕緣層417中之放電電極(板)412與對向電極(板)414與416所組成。在切換區域中，放電電極412係與奈米管通道元件426隔開了厚度D1之絕緣層(薄膜)與間隙區域G2。電極414與416係與奈米管通道元件426隔開了厚度D2之絕緣層與間隙區域G1。NT裝置結構400之上部係由在切換區域中之輸入(控制)電極(板)411、輸出電極(板)413與415所組成。輸出電極413與415係與奈米管通道元件426之表面隔開了間隙G3。輸入電極411具有厚度D3之下表面絕緣體，其係與奈米管通道元件426之表面隔開了間隙G4。奈米管通道元件426在厚度上一般小於2nm，其係比其他導體、絕緣體與間隙尺寸來的薄得多。奈米管通道元件426係電連接至信號電極(端子)422與424。信號電極422與424係位於相同的電壓下。只有兩個端子422或424之其中一個需要供裝置操作用。輸出電極413與415係藉由接點418與418'而分別連接至對應的輸出對向電極414與416。於此例中，兩個輸出亦被電連接(未顯示)以形成單一輸出。

圖4C係為非揮發性奈米管保護裝置400之概要描繪400'。

概要的輸入電極411'與相關的絕緣體係對應至非揮發性奈米管保護裝置400之輸入411與相關的絕緣體D3；具有相關的絕緣體之概要的放電電極412'係對應至非揮發性奈米管保護裝置400之放電電極412與相關的絕緣體D1；概要的輸出電極413'與415'分別對應至非揮發性奈米管保護裝置400之對應的輸出電極413與415；概要的奈米管通道元件426'係對應至非揮發性奈米管保護裝置400之奈米管通道元件426；概要的信號電極422'與424'分別對應至非揮發性奈米管保護裝置400之信號電極422與424；以及概要的對向電極414'與416'與相關的絕緣體係分別對應至非揮發性奈米管保護裝置400之對向電極414與416與相關的絕緣體D2。

參見圖4所示之裝置結構400，在尺寸上，絕緣體D1、D2與D3之厚度範圍可能譬如從2至50nm。間隙區域G1、G2、G3與G4之厚度範圍可能譬如從2至50nm。

參見圖4所示之裝置結構400，對於譬如範圍是從20至500nm之總懸浮長度L_SUSP 而言，沿著奈米管通道元件426之段S1、S2、S3、S4與S5之長度尺寸之長度範圍可能譬如從4至100nm，如以下所更進一步說明的。

參見圖4所示之裝置結構400，奈米管通道元件426之寬度W_NT 取決於SWNT之數目與間距(SWNT織物密度)。SWNT織物密度隨著溶液中之個別的SWNT之數目(SWNT之密度)，所塗敷之塗層之數目，以及說明於併入之參考文獻中之其他因子之函數而變化。於此例中，係假設密度為每200 x 200nm區域中有10個個別的奈米管。請參見下述之類似裝置結構：美國專利申請案號10/918,085，名稱為「具多重控制之奈米管式開關元件」，申請日為2004年8月13日；以及美國專利申請案號11/033,216,名稱為「非揮發性碳奈米管邏輯(NLOGIC)晶片外驅動器」，申請日為2005年1月10日，其藉由使用類似的SWNT織物密度，對具有15個個別的奈米管之奈米管通道元件426而言，W_NT =325nm。

圖4A顯示分別與輸出電極413和415與對向電極414和416相關的非揮發性奈米管保護裝置400之尺寸S4與S5，於此在對稱裝置中，S4=S5與S3=S2。尺寸S1係與輸入電極411與放電電極412相關；尺寸S2與S3係分別與使輸入電極411與輸出電極413和415分離之絕緣體相關，而尺寸S2與S3係分別與使放電電極412與對向電極414和416分離之絕緣體相關。舉例而言，奈米管通道元件懸浮長度L_SUSP =S1+S2+S3+S4+S5，且如果S1=S2=S3=S4=S5，則L_SUSP =5S1。懸浮奈米管切換長度L_SUSP 係受限於奈米管通道元件中之個別的SWNT之長度，以使導電的個別的SWNT可以跨越切換區域之長度L_SUSP 。對於目前可利用的SWNT而言，L_SUSP 之較佳的最長值係為300至350nm。這個例子係選擇L_SUSP =325nm，因此S1=65nm，且S1=S2=S3=S4=S5=65nm。舉例而言，為了維持懸浮長度與間隙比率大約為10/1，則間隙G2與G4大約為30nm。然而，可縮放非揮發性奈米管保護裝置400以使用奈米管通道元件懸浮長度L_SUSP =20nm，於此情況下，S1=S2=S3=S4=S5=4nm，而間隙G2與G4大約為2nm，舉例而言。尺寸S1-S5可能藉由使用獨立於特別的光刻操作點之側壁間隙方法而達成，如說明於美國專利申請案號10/918,181中，名稱為「奈米管裝置結構與製造方法」，申請日為2004年8月13日。

於操作中，當奈米管通道元件426係處於如圖5A所示之奈米管通道元件位置428時，圖4A與4B所示之非揮發性奈米管保護裝置400係處於啟動(ON)狀態、與輸入電極411上之一絕緣層接觸以及與輸出端子413與415接觸。

圖5B顯示處於啟動(ON)狀態之概要的非揮發性奈米管保護裝置400'，其對應於如圖5A所示之處於啟動(ON)狀態之非揮發性奈米管保護裝置400。圖5B係為圖4C中之概要的400'之修改型式，其中在啟動(ON)之奈米管通道元件位置428'中所顯示之概要的奈米管通道元件426'係對應於如圖5A所示之在奈米管通道元件位置428中之奈米管通道元件426。在概要的奈米管通道元件位置428'中之概要的奈米管通道元件426'，顯示出在圖5A中之奈米管通道元件428與輸出電極413與415之間的導體對奈米管接觸電阻R_SW 之示意圖。

於操作中，當奈米管通道元件426係處於如圖6A所示之奈米管通道元件位置430時，圖4A與4B所示之非揮發性奈米管保護裝置400係處於非啟動(OFF)狀態，與放電電極412上之絕緣層接觸以及與絕緣的對向電極414與416上之絕緣層接觸。

或者，因為奈米管通道元件426並未與輸出端子413與415接觸，所以概要的奈米管通道元件426無法與下層端子接觸(如圖4A所示)，而仍然是處於非啟動(OFF)狀態。

圖6B顯示處於非啟動(OFF)狀態之概要的非揮發性奈米管保護裝置400'，其對應於如圖6A所示之處於非啟動(OFF)狀態之非揮發性奈米管保護裝置400。圖6B係為圖4C中之概要的400'之修改型式，於其中在非啟動(OFF)之奈米管通道元件位置430'中所顯示之概要的奈米管通道元件426'係對應於如圖6A所示之在奈米管通道元件位置430中之奈米管通道元件426。在概要的奈米管通道元件位置430'中之概要的奈米管通道元件426'顯示斷路絕緣體對奈米管接觸之示意圖。

將唯-奈米管非揮發性奈米管保護裝置整合於習知之半導體、混合式半導體/奈米管或者唯-奈米管晶片設計中

顯示於圖4A與4B中之多數非揮發性保護裝置結構400可能用以提供靜電放電(ESD)放電保護給電子組件中之裝置與電路。非揮發性保護裝置結構400可能於組件之晶片，及/或基板，及/或卡，及/或板層級被附加，如以下更進一步說明的。非揮發性奈米管保護裝置係在ESD感應電壓與電流之前被啟動與未被啟動，如以下更進一步說明的。包含輸出電極413與415以及絕緣的對向電極414與416之輸出電極結構形成輸出節點，其係電連接至待被ESD保護之焊墊。信號電極、放電電極與輸入電極係分別連接至接地端、電源供應部與模式選擇焊墊。輸出電極結構(輸出節點)被建構並配置，俾能使通道之形成實質上未受輸出節點之狀態影響，並避免ESD感應電壓或操作電壓擾亂非揮發性奈米管保護裝置之狀態，如說明於美國專利申請案號10/917,606，名稱為「供可偏轉的奈米管元件用之隔離結構」，申請日為2004年8月13日。

圖7A顯示圖4A與4B所顯示之非揮發性奈米管保護裝置722，其於晶片、基板、卡或板層級整合於電子組件中，連接至焊墊726與共通導體730、734與738。焊墊726，共通導體730、734、738，用來互連之所有其他導體，在非揮發性奈米管保護裝置400中使用作為電極之導體可藉由使用已知較佳的導體沈積方法而具有5至500nm之範圍內之厚度，並具有受良好控制的厚度，其可能由例如Ru、Ti、Cr、Al、Au、Pd、Ni、W、Cu、Mo、Ag、In、Ir、Pb、Sn之金屬與其他適當金屬及其組合所構成。例如TiAu、TiCu、TiPd、PbIn、TiW之金屬合金，其他適當的導體，包含CNT本身(譬如單壁、多壁及/或雙壁的)或導電氮化物、氧化物或矽化物(例如RuN、RuO，TiN、TaN、CoSix與TiSix)可能被使用。其他種類之導體，或半導體、材料亦可被使用。圖案化導體之較佳方法可能使用例如濕蝕刻與反應性離子蝕刻(RIE)之熟知的光刻技術與熟知的蝕刻技術。

非揮發性奈米管保護裝置722之輸出電極725與725'係分別對應於非揮發性奈米管保護裝置400(圖4)輸出電極413與415，並藉由使用導體724而並聯連接。接點745與745'分別將輸出電極725與725'電連接至它們的對應的對向電極(未顯示)，其因而對應至圖4A與4B所示之對向電極414與416。輸出電極725與725'係藉由導體724與接點723而並聯連接並連接至焊墊(端子)726。如果非揮發性奈米管保護裝置722係處於圖5所示之啟動(ON)狀態，則輸出電極725與725'係與對應至圖4A與4B中之奈米管通道元件426之奈米管通道元件728作電氣接觸。在控制電極725或725'與奈米管通道元件728中之個別的奈米管之間的接觸電阻R_SW 一般為10,000歐姆。奈米管通道元件728係藉由使用並聯之多重個別的奈米管而形成。如果非揮發性奈米管保護裝置722係處於OPEN(OFF)狀態，則在輸出電極725或725'與奈米管通道元件728之間不存在有電氣連接。

非揮發性奈米管保護裝置722之信號電極729(對應於信號電極422)係被延伸，以接觸一般連接至共通接地焊墊之共通導體730。對應於信號電極424之信號電極729'亦被延伸，以接觸共通導體730。因此，信號電極729與729'兩者並聯。信號電極729與729'係與對應於圖4A與4B中之奈米管通道元件426之奈米管通道元件728作物理與電氣接觸，其具有接觸電阻R_C ，於此對每個導體對個別的SWNT接觸而言，R_C 一般為10,000歐姆。圖5所示之奈米管通道元件728一般係藉由使用多重個別的SWNT而形成。

如果非揮發性保護裝置722係處於啟動(ON)狀態，則焊墊726具有一條到達共通接地導體730之導電路徑，其經由接點723、導體724、輸出電極725與725'、奈米管通道元件728以及導體729與729'而到達共通導體730，而連接至焊墊726或導體724之裝置或電路將受到保護免於ESD感應電壓/電流突波的影響。如果非揮發性奈米管保護裝置722係處於非啟動(OFF)狀態，則不存在有導電路徑，因此已移除ESD保護。

共通導體734與738係分別藉由導體732與736而連接至非揮發性奈米管保護裝置722之放電與輸入電極，並用以控制裝置722之狀態。導體732可能是對應至圖4A與4B所示之放電電極412之放電電極740之延伸，而導體736可能是對應至圖4A與4B中之輸入電極411之輸入電極742之延伸。舉例而言，共通導體734可能是例如V_DD 之電源供應部連接。共通導體738可能連接至模式焊墊(或模式端子)，其決定非揮發性奈米管保護裝置722是否處於OPEN(OFF)狀態或CLOSED(ON)狀態。施加至焊墊726之ESD感應電壓無法影響非揮發性保護裝置722之狀態，其乃因為輸出電極725與725以及對應的對向電極之結構避免了因設計之擾亂，請參見：美國專利申請案號10/917,794，名稱為「奈米管式開關元件」，申請日為2004年8月13日；美國專利申請案號10/918,085，名稱為「具多重控制之奈米管式開關元件」，申請日為2004年8月13日；以及美國專利申請案號10/918,181，名稱為「奈米管裝置結構與製造方法」，申請日為2004年8月13日。模式焊墊可能是分離焊墊，或可能與另一焊墊共用。

圖7B係為非揮發性奈米管保護裝置722之示意圖，其包含至對應於非揮發性奈米管保護裝置722之焊墊與共通導體之連接部，與圖7A所示之連接部。圖7A所示之非揮發性奈米管保護裝置722係對應至圖4A所示之非揮發性奈米管保護裝置400以及以概要形式顯示於圖7B之非揮發性奈米管保護裝置750。電連接至圖7B所示之對向電極755'之輸出電極755，係對應至圖7A所示之輸出電極725與725與相關的對向電極(未顯示)之並聯組合；信號電極760係對應至兩個並聯信號電極729與729'之並聯組合；絕緣的輸入電極770係對應至絕緣的輸入電極742；絕緣的放電電極766係對應至絕緣的放電電極740。輸出電極755係藉由對應至導體724與接點723之連接部754而連接至焊墊756。受保護電路757係連接至以概要形式顯示於圖7B中之非揮發性奈米管保護裝置750之焊墊756與輸出755。

信號電極760係如圖7B所示地藉由連接部762連接至共通連接部775，於此信號電極760係對應至圖7A所示之並聯之信號電極729與729'，連接部762係對應至圖7A所示之信號電極729與729'之延伸部，而共通連接部775係對應至圖7A所示之共通導體730。專門用語「導體」表示於橫剖面與平面視圖圖例中所示之導電結構，而專門用語「連接器」表示對應至導體之概要圖式所顯示之配線互連。

共通連接器780係藉由連接器768而連接至絕緣的放電電極766，如由非揮發性奈米管保護裝置概要750所顯示的，於此共通連接器780係對應至共通導體734，而連接器768係對應至導體732。共通連接器785係藉由連接器772而連接至絕緣的輸入電極770，如由非揮發性奈米管保護裝置概要750所顯示的，於此共通連接器785係對應至共通導體738，而連接器772係對應至導體736。

圖7C以概要形式顯示具有被啟動(ON)之ESD保護之啟動(ON)之非揮發性奈米管保護裝置750，以使奈米管通道元件764係與輸出電極755以及與共通電極775作電氣接觸。如果將靜電電荷施加至焊墊756，則啟動(ON)之非揮發性奈米管保護裝置750'經由奈米管通道元件764將靜電電荷傳導至共通連接部775，藉以限制在焊墊756上所感應生成之電壓，從而保護電路757。非揮發性奈米管保護裝置750可能藉由將電壓(正或負)施加至相對於共通連接器775與780之共通連接器785而被啟動(導通)，其中共通連接器775與780譬如位於零(接地)電壓。

在受保護電路之操作期間，非揮發性奈米管保護裝置750必須處於非啟動(OFF)狀態。圖7D以概要形式顯示具有未被啟動(OFF)之ESD保護之非啟動(OFF)之非揮發性奈米管保護裝置750。非啟動(OFF)之非揮發性奈米管保護裝置750"在晶片操作期間將電容負荷C_WIRE +2C_OUT 加至焊墊756。此種額外電容係比典型的電路電容小得多，如以下所更進一步說明的。

為了計算電容C_WIRE ，則需要供導體724用之配置尺寸。如果對應於圖7D中之概要互連754之圖7A所示之導體724譬如是200nm寬，且如果在焊墊726與非揮發性奈米管保護裝置722之間的距離係為10個方格(squares)，則為了電容計算之目的，導體724之長度係為2um。配線電容一般大約為1pF/cm或0.1fF/um，因此C_WIRE 大約為0.2fF。請注意專門用語「10個方格」通常使用於電子設備工業中，用以意指串聯的十個方格，且在此例的情況下，此方格之每一邊係為200nm。

為了計算電容C_OUT ，則需要奈米管裝置尺寸。圖7E係對應於顯示非揮發性奈米管保護裝置結構400之圖4A，並顯示非揮發性奈米管保護裝置結構795，其中絕緣體區域D1、D2與D3係譬如被選擇為15nm。又，間隙區域G1與G3係被選擇為10nm，而間隙區域G2與G4係被選擇為25nm。虛線790表示輸出電極413與對向電極414係電氣互連，如由圖4B中之接點418所顯示。虛線790'表示輸出電極415與416係電氣互連，如由圖4B中之接點418'所顯示的。個別的SWNT之直徑一般為1nm，而SWNT織物厚度一般小於2nm。每一段S1-S5之長度(又顯示於圖4A中)係為65nm。供類似於非揮發性奈米管保護裝置795之非揮發性奈米管裝置用之電容C_OUT 之數值，已在美國臨時專利申請案60/581,074中被算出，名稱為「非揮發性碳奈米管邏輯(NLOGIC)晶片外驅動器」，申請日為2004年6月18日。對於一種所製造之具有擁有15個個別的SWNT之奈米管通道元件428之裝置而言，C_OUT 大約為0.030fF(或30aF)，於此奈米管織物密度係為每200 x 200mm面積大約有10個個別的SWNT，而15個個別的SWNT對應至325nm之裝置寬度W_NT (顯示於圖4B中)。為了決定供非揮發性奈米管保護裝置722用之C_OUT 之數值，概要顯示為750，靜電放電(ESD)保護所需要的個別的SWNT之數目必須被算出。然後，對於15個個別的SWNT裝置而言，電容C_OUT 可藉由從C_OUT =0.030fF縮放而算出。

為了計算ESD保護所需要的個別的SWNT之數目，則需要界定非揮發性奈米管保護裝置750在晶片或封裝上之配置，並需要ESD源之模型，如以下所更進一步說明的。

雖然亦可使用區域陣列焊墊，圖8A顯示具有周邊焊墊之晶片800。晶片800可能是半導體晶片，或具有半導體與奈米管裝置之混合式晶片，或唯-奈米管晶片。除非另有說明，否則專門用語「焊墊」意指信號焊墊，譬如代表焊墊830與840，可能是輸入焊墊、輸出焊墊或輸入/輸出焊墊兩者。每個個別的焊墊具有非揮發性保護裝置。舉例而言，焊墊830係受到代表非揮發性奈米管保護裝置810之ESD保護，而焊墊840係受到代表非揮發性奈米管保護裝置820之ESD保護。非揮發性奈米管保護裝置810與820對應至圖7B所示之保護裝置750。每個焊墊係連接至藉由使用電極與對向電極而形成之非揮發性奈米管保護裝置端子，如顯示於圖7B與4A和4B中，以使焊墊電壓無法擾亂裝置之狀態。電極與對向電極輸出節點之操作係說明於：美國專利申請案號10/917,794，名稱為「奈米管式開關元件」，申請日為2004年8月13日；美國專利申請案號10/918,085，名稱為「具多重控制之奈米管式開關元件」，申請日為2004年8月13日；以及美國專利申請案號10/918,181，名稱為「奈米管裝置結構與製造方法」，申請日為2004年8月13日。電源供應部與模式焊墊使用其他供ESD保護用之結構，如以下所更進一步的說明的。

電源供應部焊墊865連接至許多晶片上電路(未顯示)，且亦直接地或以分別於圖8B與8B'中所表示之方式地經由電阻而連接至共通連接器860(對應至圖7B中之共通連接器780)，其連接至例如裝置810與820之所有非揮發性奈米管保護裝置之絕緣的放電板。電源供應部焊墊865形成耦接至接地端之大的C_DEC 電容器之第一板之一部分，其為晶片電路設計需求之一部分。

接地焊墊855連接至許多晶片上電路(未顯示)，且亦連接至共通連接器850(對應至圖7中之共通連接器775)，其連接至例如裝置810與820之所有非揮發性奈米管保護裝置之絕緣的奈米管通道元件信號電極。接地焊墊855形成耦接至電源供應部之大的C_DEC 電容器之第二板之一部分。

模式控制焊墊875係直接地或經由分別如圖8B與8B'所示之電阻而連接至共通連接器870(對應至圖7中之共通連接器785)，其連接至例如裝置810與820之所有非揮發性奈米管保護裝置之絕緣的輸入板。模式控制焊墊875形成耦接至第二板之大的C_MODE 電容器之第一板之一部分，而第二板連接至接地端。模式控制焊墊875亦可與另一焊墊(未顯示)共用，以代替使用專用的模式控制焊墊875。

圖8B與8B'以概要形式顯示啟動(ON)之非揮發性奈米管保護裝置，其包含具有啟動(ON)的ESD保護之啟動(ON)之非揮發性奈米管保護裝置810'與820'，以使奈米管通道元件係分別與連接至焊墊830與840之輸出電極作電氣接觸，且亦與共通電極850作電氣接觸。舉例而言，如果靜電電荷被施加至例如焊墊830與840之任何焊墊，則譬如啟動(ON)之非揮發性奈米管保護裝置810與820係經由啟動之奈米管通道元件而將靜電電荷傳導至共通連接器850，藉以限制焊墊830與840上所感應生成之電壓，從而保護內部之受保護電路。非揮發性奈米管保護裝置可能藉由施加電壓(正或負)至相對於共通連接器850與860之共通連接器870而被導通(被啟動)，其中共通連接器850與860譬如於零(接地)電壓。

在受保護電路之操作期間，例如非揮發性奈米管保護裝置810與820之非揮發性奈米管保護裝置必須處於非啟動(OFF)狀態。圖8C以概要形式顯示非啟動(OFF)之非揮發性奈米管保護裝置，其包含具有未啟動(OFF)的ESD保護之非啟動(OFF)之非揮發性奈米管保護裝置810"與820"。在晶片操作期間，非啟動(OFF)之非揮發性奈米管保護裝置將電容負荷C_WIRE +2C_OUT (圖7D)附加至例如焊墊830與840之焊墊。此種額外電容係比典型的電路電容小得多，如以下所更進一步說明的。非揮發性奈米管保護裝置可能藉由施加電壓(正或負)至相對於共通連接器850與870之共通連接器860而未被啟動(turned-OFF)，其中共通連接器850與870譬如於零(接地)電壓。

靜電放電(ESD)源

圖9A顯示譬如由NASA所提出之人體模型(HBM)之習知技術之等效電路900(參考http://eed.gsfc.nasa.gov/562/ESD_Purpose.htm)，用以計算靜電放電之強度。電壓VESD出現橫越過100pF電容器922，並經由1.500歐姆之電阻925被施加至端子910與920。端子910與920變成與晶片焊墊接觸(譬如可能經由封裝晶片中之接腳)。放電電流930從如由圖9B所示之NASA HBM所提供之電路900流動。放電電流930於10ns到達1安培之尖峰電流，於115ns降至0.5安培，接著，在180ns之後降至0.37安培(37%的尖峰電流值)，然後放電至零電流。

基於NASA ESD模型之必須處理放電電流之非揮發性奈米管保護裝置特徵

圖8B與8B'顯示晶片800之示意圖，於其中例如啟動之非揮發性奈米管保護裝置810'與820'之啟動之非揮發性奈米管保護裝置係處於ON(被啟動)狀態，其對應於圖7C中之啟動之非揮發性奈米管保護裝置750'。於此例中，由焊墊756上之ESD所感應生成並被施加至受保護電路757之電壓，係被假設成受非揮發性奈米管保護裝置限制至5伏特之最大容許電壓。ESD電流路徑係從焊墊756、經由導體(配線)754、經由輸出電極755、經由奈米管通道元件764、經由導體(配線)762而到達共通導體775。個別SWNT之路徑電阻主要為與導體至SWNT接觸電阻R_C /2串聯之導體至SWNT接觸電阻R_SW /2，其乃因為其他接點之電阻小得很多(譬如毫歐姆)，且個別SWNT之電阻與在導體與SWNT之間的接觸電阻R_SW 與R_C 比較而言亦是很小的。啟動(ON)之非揮發性奈米管保護裝置電阻係為平行之個別SWNT之數目N之函數，並可能被表示為(R_SW /2+R_C /2)/N。

ESD脈波可能以各種方式被施加至晶片。舉例而言，焊墊對焊墊、焊墊對接地端，以及以下所更進一步說明的其他方式。因為電流流經兩個啟動之非揮發性奈米管保護裝置，例如串聯之保護裝置810'與820'，所以ESD感應電壓係在ESD脈波被施加在兩個焊墊(譬如圖8B與8B'所概要顯示之焊墊830與840)之間時產生。因此，在焊墊830與840之間的總電阻係為2 x(R_SW /2+R/2)/N或(R_SW +R_C )/N，如由圖10A中之等效電路1000所概要顯示的，而在焊墊830或840至共通連接器850之間的總電阻譬如為(R_SW /2+R_C /2)/N。因為共通連接器850係連接至可以轉換ESD電流流量之大電容器C_DEC ，所以最大的感應焊墊電壓可能小於所估計的最大電壓。圖10A所示之等效電路1000係對應至ESD靜電放電(ESD)等效電路源900，其被施加在兩個焊墊(焊墊對焊墊)之間，如上述所更進一步說明的。ESD等效電路源900之輸出910與920係分別連接至焊墊830與焊墊840，如於圖8B、8B'與10A中所概要表示的。

圖7C中之奈米管通道元件764(對應於圖8B中之啟動之非揮發性奈米管保護裝置810'與820'之奈米管通道元件)所需要的個別SWNT之數目N，係取決於導體之間的接觸電阻R_SW 與R_C 以及施加ESD電壓之方式。需要將ESD感應焊墊對焊墊外加電壓限制至5伏特之個別SWNT之數目N之數例，係為接觸電阻R_SW 與R_C 之函數，如以下所更進一步說明的。最大的焊墊電壓係為I_MAX (R_SW +R_C )/N=5伏特，於此放電電流930(圖9B)最大的I_MAX =1安培，個別SWNT之導體至奈米管接觸電阻係為R_SW 與R_C ，平行之個別SWNT之數目係為N，且最大的容許電壓係為5伏特。(R_SW +R_C )/N之數值係被調成5歐姆，俾能於I_MAX =1安培下，ESD感應電壓並不超過5伏特。舉例而言，如果R_SW =R_C =10,000歐姆，則N=4,000個個別SWNT；如果R_SW =R_C =20,000歐姆，則N=8,000個個別SWNT；以及如果R_SW =R_C =30,000歐姆，則N=12,000個個別SWNT。關於130nm之技術節點以及在200 x 200mm面積中之10個個別奈米管之奈米管密度，對15個個別SWNT而言，奈米管通道元件寬度W_NT =0.325um；對於4,000個個別SWNT而言，W_NT =87um；以及對8,000個個別SWNT而言，W_NT =174um。非揮發性奈米管保護裝置係為相當大的裝置，其係被置於與焊墊鄰接並在例如晶片外驅動器(OCD)之電路上面。

對某些應用而言，5伏特之ESD感應電壓可能太高。藉由使用較大密度之奈米管織物，可能減少ESD感應電壓至小於1伏特，其使用幾乎相同尺寸之裝置。大概高於以上所更進一步說明的在200 x 200nm面積中10個個別SWNT之5X之奈米管織物密度已被存放並可能被使用。舉例而言，非揮發性奈米管保護裝置具有大概W_NT =100um與10,000歐姆之R_SW 與R_C ，以及於5X密度下N=25,000個個別SWNT，其導致0.8伏特之最大ESD感應電壓。此種估計的ESD感應電壓係藉由使用圖10A中之等效電路1000而做出，於此I_MAX =1安培之ESD感應電流930(圖9B)經由兩個串聯之啟動之非揮發性奈米管保護裝置電阻，其具有供0.8伏特之最大ESD感應電壓用之(R_SW +R_C )/N=20,000/25,000=0.8歐姆之電阻。雖然於1安培之最大的ESD感應電流下，5伏特之最大的ESD感應電壓係在說明關於圖8與圖10之等效電路性能時被使用，但吾人應理解到可能選擇使用替代的較高密度之奈米管織物來將最大的ESD感應電壓限制至0.8伏特。或者，5X較寬之非揮發性奈米管保護裝置亦可被使用於較低的奈米管織物密度，用以達到0.8伏特之最大ESD感應電壓。

或者，5X奈米管織物密度可能用以縮小非揮發性奈米管保護裝置之尺寸，其中最大的ESD感應電壓保護維持於5伏特。如果使用5X奈米管織物密度，則可能將使用上述4,000個個別SWNT之寬度W_NT =87um之裝置縮小至18um之寬度，其亦具有4,000個個別SWNT。

圖10B所示之等效電路1010係對應至ESD等效電路源900之輸出端子910與920，其連接至焊墊830與接地焊墊855，藉以產生放電電流930。放電電流930流經以位於焊墊830與共通導體850之間的電阻(R_SW /2+R_C /2)/N表示之啟動之非揮發性奈米管保護裝置810'，其係連接至接地焊墊855，如又顯示於圖8B中。焊墊830上相對於接地焊墊855之最大ESD感應電壓係為2.5伏特，等效電路1000之焊墊至焊墊最大電壓之一半。

圖10C所示之等效電路1020係對應至ESD等效電路源900之輸出端子910與920，其連接至模式焊墊875與接地焊墊855，藉以產生圖9B所示之放電電流930，而放電電流930流經共通連接器870，其係連接至啟動之非揮發性奈米管保護裝置之絕緣的輸入端子，如由圖8B與8B'所示之代表保護裝置810'與820'所顯示的。為了限制共通連接器870上之ESD感應電壓儲備，可能使用數種方法。於第一方法中，係使用唯電容器方法，其中電容器C_MODE 係被附加在模式焊墊875與接地焊墊855之間，如顯示於圖8B與圖10C中，其不具有串聯電阻(於圖10C中R_MODE =0)。於第二方法中，串聯電阻R_MODE 係被附加在模式焊墊875與共通連接器870之間，而並聯電容器C_MODE 係附加在共通連接器870與接地焊墊855之間，如顯示於圖8B'與圖10C中。

於將並聯電容器C_MODE 係如圖8B所示地附加在模式焊墊875與接地焊墊855之間之第一方法中，需要將ESD電壓儲備限制至5伏特之C_MODE 電容之尺寸可能估計如下。對於電容器I=CΔV/ΔT之熟知之電流電壓關係，可能被重新陳述為C_MODE =I_MAX ΔT/ΔV，於此I_MAX =1安培係為圖9B所示之ESD電流930之最大值，ΔT=10ns係為到達最大電流值I_MAX 之上升時間，而ΔV=5伏特係為共通導體870上之最大容許ESD感應電壓。C_MODE 所需要的大小=2,000pF，其為可能加至晶片800之電容值，如顯示於圖8B中。

於將串聯電阻R_MODE 附加在模式焊墊875與共通連接器870之間且將電容器C_MOD E增加在共通連接器870與接地焊墊855之間之第二方法中，如由圖10C中之等效電路1020與圖8B'所顯示的，R_MODE 與C_MODE 之數值可能被決定如下。串聯電阻R_MODE 減少放電電流930之最大值I_MAX 。如果R_MODE 為15,000歐姆，則舉例而言，I_MAX 係被減少了大概10X。對於在共通連接器870與接地焊墊855之間的5伏特之最大的ESD感應電壓而言，當與如圖8B'所示之串聯電阻R_MODE 一起使用時，圖8B所示之電容器C_MODE =2,000pF可能被減少了大概10X成為C_MOD E=200pF。

圖10D所示之等效電路1030係對應至ESD等效電路源900之輸出端子910與920，其連接至電源供應部焊墊865與接地焊墊855，藉以產生圖9B所示之放電電流930，而放電電流930流經共通連接器860，其係連接至啟動之非揮發性奈米管保護裝置之絕緣的輸入端子，如由圖8B所示之代表保護裝置810'與820'所顯示的。為了限制共通連接器860上之ESD感應電壓儲備，可能使用數個方法。於第一方法中，唯電容器方法使用在電源供應部焊墊865與接地焊墊855之間的既存的(電路操作所需要的)電源供應部至接地解耦電容器C_DEC ，如顯示於圖8B與圖10D中，其不具有串聯電阻(於圖10D中R_PS =0)。於第二方法中，串聯電阻R_PS 係附加在電源供應部焊墊865與共通連接器860之間，且並聯電容器C_PS 係附加在共通連接器860與接地焊墊855之間，如顯示於圖8B'與圖10D中。

於第一方法中，可能使用如圖8B所示之在電源供應部與接地之間既存的解耦電容器CDEC，並使用不具有串聯電阻(於圖10D中R_PS =0)之圖10D，且沒有額外電容C_PS (在圖10D中C_PS 係為開路)被附加。需要將ESD感應電壓限制至5伏特之C_DEC 之數值係為C_DEC =2,000pF，其與上述關於圖10C所顯示的C_MODE 之所需要數值之計算是相同的。因為至少這個大小之解耦電容器通常被使用於晶片中，所以不需要額外電容。

於第二方法中，串聯電阻R_PS 係附加在電源供應部焊墊865與共通連接器860之間，且電容器C_PS 係附加在共通連接器860與接地焊墊855之間，如由圖10D與圖8B'中之等效電路1030所顯示的。串聯電阻R_PS 減少I_MAX 放電電流930之最大值。如果R_PS 係15,000歐姆，則舉例而言，I_MAX 係被減少了大概10X。對在共通連接器860與接地焊墊855之間的5伏特之最大的ESD感應電壓而言，C_PS 係藉由使用用以估計關於圖10C之C_MODE 之相同方法而被估計為C_PS =200pF。因為C_DEC 出現在電源供應部焊墊865與接地焊墊855(電路設計需求)之間，所以最大的ESD感應電壓將小於5伏特。

圖10E所顯示之等效電路1040係對應至ESD等效電路源900之輸出端子910與920，其連接至模式焊墊875與焊墊830，藉以產生放電電流930。放電電流930流經R_MODE (於此譬如R_MODE =15,000歐姆)，並將最大電流減少了10X至0.1安培，如關於圖10C中之等效電路1020所說明的。C_MODE =200pF，如關於圖10C中之等效電路1020所說明的。啟動(ON)之非揮發性奈米管保護裝置810'具有電阻(R_SW /2+R_C /2)/N=2.5歐姆，且具有0.1安培之減少的最大電流，而橫越過電阻之最大壓降於0.25伏特下是可忽略的，以使接地焊墊855維持於幾乎零伏特。因此，共通連接器870上之最大ESD感應電壓使ESD感應電壓需求符合於5伏特之最大值，與為圖10C之等效電路1020所計算的相同。

圖10F所示之等效電路1050係對應至ESD等效電路源900之輸出端子910與920，其連接至電源供應部焊墊865與焊墊830，藉以產生放電電流930。放電電流930流經R_PS (於此譬如R_PS =15,000歐姆)，並將最大電流減少了10X至0.1安培，如關於圖10D中之等效電路1030所說明的。C_PS =200pF，如關於圖10D中之等效電路1030所說明的。啟動(ON)之非揮發性奈米管保護裝置810'具有電阻(R_SW /2+R_C /2)/N=2.5歐姆，且具有0.1安培之減少的最大電流，而橫越過電阻之最大壓降於0.25伏特下是可忽略的，以使接地焊墊855維持於幾乎零伏特。因此，共通連接器860上之最大ESD感應電壓使ESD感應電壓需求符合於5伏特之最大值，與為圖10D之等效電路1030所計算的相同。一般至少2,000pF之解耦電容器C_DEC 承載放電電流930之一部分遠離共通連接器860，以使共通連接器860之ESD感應最大電壓被減少在5伏特以下。又，相對於接地焊墊855之電源供應部焊墊865係小於5伏特焊墊至接地最大電壓，如關於圖10D中之等效電路1030所說明的。

圖10G所示之等效電路1060係對應至ESD等效電路源900之輸出端子910與920，其連接至模式焊墊875與電源供應部焊墊865，藉以產生放電電流930。放電電流930流經電阻R_MODE =15,000歐姆且R_PS =15,000歐姆，以使最大電流流量被減少了20X，從1安培減少至0.05安培，而在模式焊墊875與電源供應部焊墊865之間的ESD感應電壓並不超過5伏特。因為C_DEC 連接接地焊墊855與電源焊墊865並提供額外電流流動路徑，所以最大的ESD感應電壓將少於5伏特。

在晶片操作期間之非揮發性奈米管保護裝置電容

在晶片操作期間，非揮發性奈米管保護裝置未被啟動，如由圖8C中之非啟動之非揮發性奈米管保護裝置810"與820"所顯示的。非啟動奈米管保護裝置對應至圖7D中概要顯示的非啟動之非揮發性奈米管保護裝置750"，以及圖7E中以橫剖面顯示的對應的非啟動(OFF)之非揮發性奈米管保護裝置795。類似於非揮發性奈米管保護裝置795之非揮發性奈米管裝置之電容C_OUT 之數值，可從說明於美國臨時專利申請案60/581,074(名稱為「非揮發性碳奈米管邏輯(NLOGIC)晶片外驅動器」，申請日為2004年6月18日)中之類似裝置進行縮放，其中對於在具有15個個別SWNT之奈米管通道元件位置430(圖6A)中擁有奈米管通道元件426(圖4A與B)而製造出之裝置而言，C_OUT 大概是0.030fF(或30aF)，於此奈米管織物密度大概每200 x 200mm面積有10個個別SWNT。如上述所更進一步說明的ESD保護所需要的個別SWNT之數目N已決定，因此可能縮放非啟動之非揮發性奈米管保護裝置電容值。如果N=4,000個個別SWNT，則2C_OUT =16fF(2 x 0.030 x 4000/15)；如果N=8,000個個別SWNT，則2C_OUT =32fF；而如果N=12,000個個別SWNT，則2C_OUT =48fF。C_WIRE 係更進一步如上被估計為0.2fF，其相較於2C_OUT 之數值是可能被忽視的。

非揮發性奈米管保護裝置將少於50fF附加至它們保護之電路之電容負載。對照之下，習知之保護二極體可能增加1.5pF，或1,500fF，如說明於Bertin等人之美國專利6,141,245中。非揮發性奈米管保護裝置並未使用半導體式二極體(或電晶體)，因此可能被置放在電子組件之任何層級上，例如晶片、晶片載體、卡或板。在電子組件之一個輸入上可能並聯使用數個非揮發性奈米管保護裝置，其乃因為它們增加少於習知之保護裝置之1/10電容，藉以增加電子組件之ESD保護。

將唯-奈米管非揮發性奈米管保護裝置整合於電子組件之各種不同層級

圖7A所示之非揮發性碳奈米管保護裝置722可被置放於組件之任何層級，例如晶片、模組、卡或板層級基板。習知技術之圖11A顯示在半導體基板1101中具有習知之保護裝置(PD)1102之半導體晶片1100之橫剖面之簡化描繪，其中保護裝置1102對應於圖1中所概要顯示之保護裝置10。保護裝置1102係藉由絕緣體1104中之導電鑲入層1103與絕緣體1104之表面上的導體1105而連接至焊墊1106，其已被沈積在半導體基板1101之表面上。可能是N或P型之擴散部1107形成圖1中所概要顯示的受保護電路14之一部分。擴散部1107係藉由導電鑲入層接點1108與導體1105而連接至保護裝置1102。焊墊1106可能被配置在四周周圍或可能在半導體晶片1100上之區域陣列配置中。在焊墊1106與組件之其他層級之間的連接，係可使用銲線而直接連至焊墊1106(未顯示)或焊墊1106上之導電隆起部1109(譬如黏焊劑)，如圖11A所顯示的，且如說明於參考文獻C.Bertin等人之「已知合格晶片(KGD)」之第4章中，其屬於2001年Kluwer Academic出版祉，K. Puttlitz與P. Totta編輯之參考書「區域陣列互連指南」之第149-151頁。

圖11B顯示半導體(或混合式半導體/奈米管)晶片1110之橫剖面之簡化描繪，於此非揮發性奈米管保護裝置1112已被加至半導體晶片1110以供對擴散部1107之額外ESD保護用。在半導體工業中，半導體晶片是業界很熟知的。混合式半導體/奈米管晶片例子可能在下述美國專利申請案號中找到：美國專利申請案號11/033,089，名稱為「非揮發性碳奈米管邏輯(NLOGIC)與CMOS反相器」，申請日為2005年6月10日；以及美國專利申請案號11/033,213，名稱為「結合的NLOGIC及CMOS雙軌道非揮發性接收器電路」，申請日為2005年6月10日，兩者全部係藉此列入作參考。非揮發性奈米管保護裝置1112對應至圖7A所示之保護裝置722。非揮發性奈米管保護裝置1112係藉由導體1115與鑲入層接點1108而連接至擴散節點1107，並藉由導體1115而連接至焊墊1117。在焊墊1117與組件之其他層級之間的連接，係可能使用銲線而直接連至焊墊1117(未顯示)或焊墊1117上之導電隆起部1118(譬如黏焊劑)，如圖11B所顯示的。裝置1114係為習知技術之保護裝置(PD)，類似於圖1中之PD 10。

圖11C顯示半導體(或混合式半導體/奈米管)晶片1120之簡化描繪，於其中習知技術之保護裝置10不再用以保護擴散部1107，俾能使擴散部1107係代替受到非揮發性奈米管保護裝置1122之保護以免於ESD的影響。非揮發性奈米管保護裝置1122對應至圖7A所示之保護裝置722。非揮發性奈米管保護裝置1122係藉由導體1124與鑲入層接點1108而連接至擴散節點1107，並藉由導體1124而連接至焊墊1126。在焊墊1126與組件之其他層級之間的連接，係可能使用銲線而直接連至焊墊1126(未顯示)或焊墊1126上之導電隆起部1128(譬如黏焊劑)，如圖11C所顯示的。

圖11D顯示唯-奈米管晶片1130之橫剖面之描繪，其包含在絕緣基板1131上之唯-奈米管裝置、電路與儲存元件(未顯示)。絕緣體基板1131可能是陶瓷、玻璃陶瓷或有機的。唯-奈米管裝置與功能之例子可能在下述美國專利申請案中被找到：美國專利申請案號10/917,794，名稱為「奈米管式開關元件」，申請日為2004年8月13日；美國專利申請案號10/918,085，名稱為「具多重控制之奈米管式開關元件」，申請日為2004年8月13日；美國專利申請案號11/033,215，名稱為「非揮發性碳奈米管邏輯(NLOGIC)接收器電路」，申請如為2005年1月10日；以及美國專利申請案號11/033,216，名稱為「非揮發性碳奈米管邏輯(NLOGIC)晶片外驅動器」，申請日為2005年1月10日。因為絕緣體基板1131並非是半導體基板，所以無法使用需要半導體式二極體之例如圖1中之裝置10之習知之保護裝置。取而代之的是，所需要之保護裝置並不需要二極體，例如對應至圖7A所顯示之保護裝置722之非揮發性奈米管保護裝置1133。非揮發性奈米管保護裝置1133係藉由導體1135連接至焊墊1136。非揮發性保護裝置1133亦連接至奈米管裝置與電路(未顯示)以提供ESD保護，如以下所更進一步說明的。

圖11E顯示晶片載體1140之橫剖面，其中一個或多個晶片可能在實體上及電氣上黏著至晶片載體1140。基板1141包含例如1143、1144與1146之表面導體，內部配線(未顯示)，填滿導體的通道孔1145，其使一側上之導體與另一側上之那些導體連接。非揮發性奈米管保護裝置1142係對應於圖7A所顯示之奈米管保護裝置722，並藉由導體1143而連接至焊墊1144。非揮發性奈米管保護裝置1142在處理期間保護晶片載體1140免於ESD的損壞，亦對裝設至晶片載體1140之晶片提供額外保護。焊墊1144係藉由填滿導體的通道孔1145而連接至端子焊墊1146。導電隆起部1147係連接至端子焊墊1146，並連接至組件之另一層級上之導體(未顯示)。於晶片級與晶片載體層級所使用之導電隆起部之說明，可在下述文獻中找到：參考文獻C.Bertin等人之「已知合格晶片(KGD)」之第4章中，其屬於2001年Kluwer Academic出版社，K. Puttlitz與P. Totta編輯之參考書「區域陣列互連指南」之第162-165頁。

圖11F顯示圖11A所顯示之半導體晶片1100與圖11E所顯示之裝設至晶片載體1140之倒裝晶片以形成電子組件1150。除了晶片封裝功能以外，電子組件1150已經藉由將晶片載體1140中之非揮發性奈米管保護裝置1142經由導體1143、焊墊1144、導電隆起部1109、焊墊1106、導體1105與鑲入層接點1108而連接至擴散部1107，來增加半導體晶片1100中之擴散部1107之ESD保護。這對於半導體晶片1100中之擴散部1107提供於封裝晶片級之額外ESD保護，可與圖11B中之半導體晶片1110比較，但不需要將非揮發性奈米管保護裝置1112附加至半導體晶片1100。

例如圖1中之保護裝置10之習知之保護裝置可附加足夠的額外電容負荷以限制晶片性能。如果ESD保護可藉由其他手段來達成，則有消除保護裝置10之性能優點。圖11G顯示電子組件1160，其包含半導體晶片1161與晶片載體1140，於其中擴散部1107之ESD保護係藉由使用晶片載體1140中之較低的電容非揮發性奈米管保護裝置1142而實現。除了具有習知之保護裝置1102之半導體晶片1100因為消除了晶片上ESD保護而以具有較低的焊墊電容之半導體晶片1161置換以外，電子組件1160係對應至電子組件1150。在裝設至晶片載體1140之前，當處理半導體晶片1161時，係需要特殊ESD處理警惕。擴散部1107之ESD保護係由晶片載體1140上之非揮發性奈米管保護裝置1142所提供。奈米管保護裝置1142係藉由導體1143、焊墊1144、導電隆起部1162、焊墊1163、導體1165與鑲入層接點1167而連接至擴散部1107。電子組件1160與組件之其他層級之連接係如關於電子組件1150所說明的。

圖11H顯示電子組件1170，其包含唯-奈米管晶片1171與晶片載體1140，於其中連接至焊墊1166之奈米管裝置與電路(未顯示)之ESD保護，係藉由使用晶片載體1140中之較低的電容非揮發性奈米管保護裝置1168而實現。除了非揮發性奈米管保護裝置1133與導體1135已被消除以外，唯-奈米管晶片1171係類似於圖11D所顯示之唯-奈米管晶片1130。在裝設至晶片載體1140之前，當處理唯-奈米管晶片1171時，係需要特殊ESD處理警惕。連接至焊墊1166之奈米管裝置與電路(未顯示)之ESD保護，係由晶片載體1140上之非揮發性奈米管保護裝置1168所提供。奈米管保護裝置1168係藉由導體1143、焊墊1144與導電隆起部1172而連接至焊墊1166。電子組件1170與組件之其他層級之連接，係如關於電子組件1150所說明的。

非揮發性奈米管保護裝置可能使用於比晶片載體更高的組件之層級，例如卡與板。卡層級之電子組件1180一般包含陶瓷或有機基板、焊墊對附著元件(pads to attach component)(未顯示)、配線與端子。圖11I顯示非揮發性奈米管保護裝置受保護卡層級電子組件1180之平面視圖，而圖11I'顯示其之橫剖面。卡基板1181上之端子1182係用以連接至組件之下一層級，並在處理時暴露至ESD。非揮發性奈米管保護裝置1184係藉由導體1183連接至端子1182，以增加保護免於ESD的影響。非揮發性奈米管保護裝置1184對應至圖7A中之非揮發性奈米管保護裝置722。

圖11J顯示由陶瓷或有機物所構成之板層級電子組件1190，其被設計以支持晶片與連接器之直接安裝並支持可插拔卡基板，如下述文獻所更進一步說明的：參考文獻C.Bertin等人之「已知合格晶片(KGD)」之第4章中，其屬於2001年Kluwer Academic出版社，K. Puttlitz與P. Totta編輯之參考書「區域陣列互連指南」之第187-189頁。安裝於板基板1191上之連接器1192之接觸焊墊1193(其連接至可插拔卡層級電子組件1180之端子1182)係在處理期間暴露至ESD。又，藉由使用導電隆起部1197而連接至晶片1196之接觸焊墊1198係在處理期間暴露至ESD。為了增加保護免於ESD的影響，非揮發性奈米管保護裝置1195係藉由導體1194而連接至接觸焊墊1193，而非揮發性奈米管保護裝置1195'係藉由導體1199而連接至接觸焊墊1198。非揮發性奈米管保護裝置1195與1195'對應至圖7A中之非揮發性奈米管保護裝置722。舉例而言，晶片1196可能是例如半導體晶片1100之半導體晶片，或例如混合式半導體/奈米管晶片1120之混合式半導體/奈米管晶片，或例如唯-奈米管晶片1130之唯-奈米管晶片。

如上述關於圖11所討論的，例如圖7A所顯示之非揮發性奈米管保護裝置722之非揮發性奈米管保護裝置，係可能使用於電子組件之任何層級與所有層級。這包含晶片級、載體層級、卡層級與板層級。這些電子組件可包含單一或多重晶片。

啟動與不啟動之非揮發性奈米管保護裝置

圖8B與8B'顯示處於ESD保護狀態中之晶片800，其具有處於啟動(ON)狀態中之非揮發性奈米管保護裝置，例如啟動之非揮發性奈米管保護裝置810'與820'。晶片可能在晶片或封裝移除之前藉由測試器，或在晶片或封裝從電子組件移除之前藉由一種系統而處於ESD保護狀態中。啟動之非揮發性奈米管保護裝置可能在電子組件之一個或數個層級上。晶片800具有所有焊墊，其經由例如圖8B與8B'所顯示之裝置810'與820'之啟動之非揮發性奈米管保護裝置而連接至共通連接器850。連接細節係顯示於圖7C中。電源供應部焊墊865與模式焊墊875係受到並聯電容器，或電阻與並聯電容器保護，如顯示於圖8B與8B'中。用以計算供各種焊墊、電源供應部焊墊、模式焊墊與接地焊墊用之ESD感應電壓之等效電路係顯示於圖10中。請注意，模式焊墊可能與其他焊墊(未顯示)共用。

某些晶片係在製造過程期間由於ESD感應電壓與電流應力而遺失。圖12顯示在製造期間使用非揮發性奈米管保護裝置以減少製程期間之ESD相關的沈降(FALLOUT)之方法1200。

較佳的方法步驟1210用以製造在共通基板上之多重晶片。舉例而言，共通基板可能是矽、陶瓷或有機物。半導體晶片係藉由使用已知的半導體技術而製造，並包含習知之保護裝置，其包含半導體式二極體。半導體晶片之ESD保護可藉由如圖11所顯示之於電子組件之一個或多個層級附加非揮發性奈米管保護裝置來提高，而不需要大幅地增加整體電容負載，此乃因為奈米管保護裝置具有小於1/10之習知保護裝置之電容，如上述所更進一步說明的。

唯-奈米管邏輯功能係被製造出，如說明於美國專利申請案號10/918,181中。唯-奈米管邏輯功能包含分別說明於美國專利申請案號11/033,215以及美國專利申請案號11/033,216中之接收器與輸出驅動器電路，其連接至焊墊，並藉由使用啟動之非揮發性奈米管保護裝置而受到保護免於ESD電壓的影響。舉例而言，因為唯-奈米管功能可能形成於絕緣基板上，所以習知之保護裝置並非可得到的，且可能替代使用不需要半導體式二極體之非揮發性奈米管保護裝置。

具有混合半導體與奈米管功能之混合式晶片，亦可使用非揮發性奈米管保護裝置。非揮發性奈米管保護裝置具有比習知之保護裝置低得多的電容(少於1/10)，並適合高速操作電路，於此電容負荷係為一項問題。

接著，較佳的方法步驟1220使用測試器藉由切換保護裝置至啟動(ON)狀態來啟動之非揮發性奈米管保護裝置ESD保護，如顯示於圖8B、8B'與7C中，而晶片仍然位於例如晶圓、基板等之共通載體上。非揮發性奈米管保護裝置可能以下述方式被啟動。包含接地焊墊、電源供應部焊墊與模式焊墊之所有焊墊係處於接地狀態。模式焊墊係劇升或脈動(可能使用一個或多個脈波)至例如電源供應部V_DD 之正電壓。所有非揮發性奈米管保護裝置係為啟動(ON)狀態，如顯示於圖8B與8B'中。非揮發性奈米管保護裝置並非在模式焊墊與接地焊墊之間被使用，如表示於圖8B與8B'中。取而代之的是，電流流量可能藉由使用並聯電容器與串聯電阻之組合而最小化，如圖8B與8B'所示。

其次，較佳的方法步驟1230係藉由使用已知工業技術來切割、排序並挑選ESD保護的個別晶片。

接著，較佳的方法步驟1240係使用習知之內連線手段將晶片安裝於下一層級封裝上。

其次，較佳的方法步驟1250係使用習知之測試手段將封裝晶片安裝於測試器上以供最終模組(封裝晶片)測試用。

接著，較佳的方法步驟1260係使非揮發性奈米管保護裝置不啟動，用以允許晶片操作。較佳的步驟1260使用較佳的方法步驟1300來使非揮發性奈米管保護裝置不啟動，如顯示於圖13中並更進一步說明於下。

然後，較佳的方法步驟1270針對封裝晶片執行最終測試。

其次，較佳的方法步驟1280藉由使用方法1220對著良好封裝(通過最終測試之那些封裝)啟動非揮發性奈米管保護裝置ESD保護裝置。測試器可藉由使用一個脈波，數個脈波或多數脈波來啟動保護裝置。測試器可測試信號焊墊至接地路徑，用以確認裝置保護裝置係處於啟動(ON)狀態，並視需要重複啟動順序，直到所有保護裝置被啟動為止。

接著，較佳的方法步驟1290係藉由使用已知的工業實施將ESD保護裝置載運給消費者。

圖13顯示在系統中使用啟動之非揮發性奈米管保護裝置之ESD保護裸晶或封裝晶片以在安裝系統中之元件期間減少ESD相關FALLOUT之方法1300。然後，非揮發性奈米管保護裝置係在安裝之後藉由系統而不被啟動。

較佳的方法步驟1310將ESD保護晶片安裝於處於OFF狀態之系統中。

其次，ESD保護裝置係藉由使用較佳方法步驟1320之選項1或選項2而不被啟動，以允許系統操作。

如果選擇選項1，則下一較佳方法步驟1330將接地、電源供應部與模式電壓置於零伏特。電源電壓V_PS 係從0劇升至V_DD ，其使非揮發性奈米管保護裝置從啟動(ON)切換成非啟動(OFF)，且保護會被移除。

接著，較佳的方法步驟1350開始系統操作。

或者，如過選擇選項2，則較佳的方法步驟1340將電源供應部與接地電壓置於零伏特，模式電壓V_MODE 係從0劇升至V_DD ，從而使非揮發性奈米管保護裝置保持於啟動(ON)狀態。其次，電源電壓V_PS 係從0劇升至V_DD ，接著，V_MODE 電壓係從V_DD 劇升至0，藉以使非揮發性奈米管保護裝置從啟動(ON)切換至非啟動(OFF)狀態。

其次，較佳的方法步驟1350開始系統操作。

圖14顯示在系統之ESD保護的封裝晶片中使用非揮發性奈米管保護裝置，以在從系統移除元件期間減少ESD相關的FALLOUT之方法1400。

較佳的方法步驟1410係中止系統操作(使系統置於OFF狀態)。

接著，較佳的方法步驟1420為所選擇的晶片啟動ESD保護。亦即，所選擇的晶片將在系統操作期間從操作狀態改變成ESD保護的非操作狀態，以供從系統移除與後來處理用。或者，晶片可能被切換至非操作保護狀態，用以保護晶片免於輻射場、系統操作問題等的影響，並留在系統之一定位置持續一段時間，然後，當系統操作重新開始時，回頭切換至操作狀態。ESD保護係在V_MODE =0時被啟動，而電源電壓V_PS 係從V_DD 劇升至零。其次，V_MODE 係從0劇升至V_DD ，而非揮發性奈米管保護裝置從非啟動(OFF)切換至啟動(ON)狀態。V_MODE 接著從V_DD 劇升至零，而晶片(或電子組件)維持受ESD保護。請注意，非揮發性奈米管保護裝置可能被整合於晶片設計(未顯示)中，用以保護特別敏感的內部電路。這些非揮發性奈米管保護裝置係藉由使用實施方法1200、1300與1400之內部電路(未顯示)而被啟動與不被啟動。

接著，較佳的方法步驟1430從系統移除保護的晶片或電子組件。

唯-奈米管揮發性奈米管保護裝置

揮發性奈米管保護裝置通常是處於OFF位置。不像在ESD感應電壓與電流之前被啟動(turned-ON)或不被啟動(turned-OFF)之非揮發性奈米管保護裝置，在譬如電子組件之處理期間，揮發性奈米管保護裝置通常是OFF，而只有如果連接至ESD源(例如圖9中之靜電放電等效電路源900)的話是被啟動的。揮發性奈米管保護裝置維持被啟動持續ESD感應電壓之期間、避免ESD感應電壓超過預定值(例如5伏特)，然後，回復至它們的通常OFF(常閉)狀態。非揮發性與揮發性奈米管保護裝置兩者之電氣特徵係由裝置之幾何形狀所控制，如顯示於圖4A與4B中。然而，由於有關非揮發性操作之奈米管通道元件懸浮長度(L_SUSP )與間隙之比率係大概10/1(如圖7E所顯示)，所以有關揮發性操作之奈米管通道元件懸浮長度與間隙之比率係大概有關揮發性奈米管保護裝置結構1595之5/1(如圖15A所顯示)。5/1奈米管通道元件懸浮長度與間隙之比率，係藉由將奈米管通道元件至絕緣輸入(與絕緣放電)電極間隙之間距從圖7E所示之非揮發性奈米管保護裝置795之25nm增加至50nm之奈米管通道元件至絕緣輸入(與絕緣放電)電極間隙(圖15A中之間距)而達成。圖15A所顯示之信號電極1522與1524分別對應至圖4A、4B與7E所顯示之信號電極422與424；輸入電極1511係對應至輸入電極411；放電電極1512係對應至放電電極412；輸出電極1513與1515分別對應至輸出電極413與415；以及對向電極1514與1516分別對應至對向電極414與416。奈米管通道元件1526係對應至奈米管通道元件426。奈米管通道元件1526係與信號電極1522與1524電氣接觸，並對應至與信號電極422與424電氣接觸之奈米管通道元件426。輸出電極1513係連接至對向電極1514，如由連接部1590所概要顯示的；輸出電極1515係連接至對向電極1516，由連接部1590'所概要顯示的。又，對於揮發性操作而言，放電電極1512係電連接至信號電極1522與1524，由連接部1590"所概要顯示的，以使在奈米管通道元件1526與放電電極1512之間的電壓係為零伏特。唯-奈米管裝置之揮發性操作係說明於美國專利申請案號11/033,215中，名稱為「非揮發性碳奈米管邏輯(NLQGIC)接收器電路」，申請日為2005年1月10日，其全部列入作參考。

揮發性奈米管保護裝置1595X係顯示於圖15B中。除了已省略放電電極1512以外，圖15B幾何上係與圖15A相同。因為在揮發性操作中，圖15A中之奈米管通道元件1526與放電電極1512之間的電壓差是零，所以可能省略放電電極1512。吾人將理解到揮發性奈米管保護裝置1595X之電氣結構，係可能被使用以取代揮發性奈米管保護裝置1595。類似的不具有放電閘極之唯-奈米管裝置之揮發性操作，係說明於美國專利申請案號10/917,794中，名稱為「奈米管式開關元件」，申請日為2004年8月13日。

將唯-奈米管揮發性奈米管保護裝置整合於習知之半導體、混合式半導體/奈米管或唯-奈米管晶片設計中

圖15A所顯示並對應於圖4A與4B之多數非揮發性保護裝置結構1595，可能用以提供對於電子組件中之裝置與電路之靜電ESD保護。如以下所更進一步說明的，可能於組件之晶片，及/或基板，及/或卡，及/或板層級附加揮發性保護裝置結構1595。揮發性奈米管保護裝置係在ESD放電事件期間藉由ESD感應電壓而被啟動，且在ESD放電事件之前並非被啟動或不被啟動，如於上述關於圖7所更進一步說明的非揮發性奈米管保護裝置之狀況，因此揮發性奈米管保護裝置將不同地整合於電子組件中，如以下所更進一步說明的。又，因為ESD感應電壓會啟動揮發性奈米管保護裝置，所以它們的閾值電壓係被設計成高於電子組件操作電壓。舉例而言，揮發性奈米管保護裝置之啟動閾值可能設定於5伏特，但操作電壓可能譬如是3伏特。

圖16A顯示於晶片、基板、卡或板層級整合於電子組件中之揮發性奈米管保護裝置1622，其係對應至圖15A所顯示之揮發性奈米管保護裝置1595，其亦對應至圖4A與4B，除了較大的奈米管通道元件至絕緣輸入(與絕緣放電)電極間隙之間距以外。揮發性保護裝置1622係連接至焊墊1626與共通導體1630。焊墊1626、共通導體1630以及所有其他用來互連之導體，以及使用作為揮發性奈米管保護裝置1595中之電極之導體，係可具有5至500nm之範圍內的厚度，其厚度藉由使用已知的較佳導體沈積方法而受到良好控制，且可能由例如Ru、Ti、Cr、Al、Au、Pd、Ni、W、Cu、Mo、Ag、In、Ir、Pb、Sn之金屬，和其他適當金屬，以及這些之組合所構成。金屬合金(例如TiAu、TiCu、TiPd、PbIn、TiW)與其他適當導體(包含CNT它們本身(譬如單壁的、多壁的及/或雙壁的))，或導電氮化物、氧化物，或矽化物(例如RuN、RuO、TiN、TaN、CoSi_x 與TiSi_x )可被使用。亦可使用其他種類的導體或半導體、材料。圖案化導體之較佳方法，係可能使用熟知的光刻技術與熟知的蝕刻技術，例如濕蝕刻與反應性離子蝕刻(RIE)。

揮發性奈米管保護裝置1622之輸出電極1625與1625'係藉由一般又連接至接地端之共通導體1630而並聯連接。接點1645與1645'分別將輸出電極1625與1625'電連接至它們對應的對向電極(未顯示)。與奈米管通道元件1628接觸之信號電極1629與1629'係藉由導體1624而並聯連接，而導體1624亦藉由接點1623連接至焊墊(端子)1626。放電電極1640亦藉由導體1632、接點1638與導體1624而連接至信號電極1629與1629'。輸入電極1642係藉由導體1636連接至共通導體1630。揮發性奈米管保護裝置1622通常是處於圖15A所顯示之非啟動(OFF)狀態。如果正或負極性之ESD感應電壓相對於共通導體1630被施加至焊墊1626，則奈米管通道元件將從非啟動(OFF)狀態切換至啟動(ON)狀態，於其中奈米管通道元件1628與輸出電極1625與1625'接觸，藉以將焊墊1626連接至共通導體1630。在輸出電極1625或1625'與奈米管通道元件1628中之一個別SWNT之間的接觸電阻R_SW 一般為10,000歐姆。奈米管通道元件1628係藉由使用並聯之多重個別SWNT而形成。揮發性奈米管保護裝置1622維持於啟動(ON)狀態，直到ESD感應電壓係在5伏特以下為止。不具有放電閘極之類似的唯-奈米管裝置之揮發性操作係說明於美國專利申請案號10/917,794中，名稱為「奈米管式開關元件」，申請日為2004年8月13日。

圖16B係為揮發性奈米管保護裝置1650之示意圖，包含通往焊墊與共通導體之連接部，其對應於圖16A所顯示之揮發性奈米管保護裝置1622與連接部。圖16A所顯示之揮發性奈米管保護裝置1622係對應至圖15A所顯示之揮發性奈米管保護裝置1595以及以概要形式顯示於圖16B中之揮發性奈米管保護裝置1650。奈米管通道元件1664係對應至奈米管通道元件1628。垂直於奈米管通道元件1664之箭號係用以表示揮發性操作，與在機械回復力之方向中的數個點。電連接至圖16B所顯示之對向電極1655'之輸出電極1655，係對應至圖16A所顯示之輸出電極1625與1625'之並聯組合與相關對向電極(未顯示)；信號電極1660係對應至兩個並聯信號電極1629與1629'之並聯組合；絕緣的輸入電極1670係對應至絕緣的輸入電極1642；絕緣的放電電極1686係對應至絕緣的放電電極1640。輸出電極1655係藉由連接部1662(對應至輸出電極1625與1625'之延伸)而連接至共通導體1675；受保護電路1657係連接至焊墊1656，而信號電極1660係藉由連接器1654而連接至焊墊1656，其對應於圖7A所顯示之揮發性奈米管保護裝置1622之信號電極1629與1629'、導體1624與接點1623。導體元件1668將電極1686連接至共通節點1660。元件1670係為輸入電極。元件1660係為連接至1668與1654之共通節點，於此放電電極1686係連接至奈米管1664，以便確保在1686與1664之間沒有電場以確保揮發性操作。

圖16B中之共通連接器1675係對應至圖16A中之共通導體1630。專門用語「導體」表示以橫剖面與平面視圖顯示之導電結構，而專門用語「連接器」表示以對應至導體之概要圖式顯示之配線互連。

圖16C以概要形式顯示啟動(ON)之揮發性奈米管保護裝置1650'，其具有由在焊墊1656與共通連接器1675之間的ESD感應電壓所啟動(ON)之ESD保護，以使奈米管通道元件1664藉由導體1662及輸出電極1655而與共通電極1675接觸。施加至焊墊1656之靜電電荷係經由導體1654放電至信號電極1660，至奈米管通道元件1664，至輸出電極1655與導體1662至共通連接器1675。在焊墊1656已被放電之後，啟動(ON)之揮發性奈米管保護裝置1650'回復至非啟動(OFF)之揮發性奈米管保護裝置1650。

圖17顯示具有周邊焊墊之晶片1700，雖然亦可能使用區域陣列焊墊。晶片1700可能是半導體晶片，或具有半導體與奈米管裝置之混合式晶片，或唯-奈米管晶片。除非另有說明，否則專門用語「焊墊」意指信號焊墊，譬如代表焊墊1730與1740，可能是輸入焊墊、輸出焊墊或輸入/輸出焊墊兩者。每個個別的焊墊具有揮發性奈米管保護裝置。舉例而言，焊墊1730係受到代表揮發性奈米管保護裝置1710之ESD保護，焊墊1740係受到代表揮發性奈米管保護裝置1720之ESD保護。每個焊墊係連接至揮發性奈米管保護裝置之信號電極，而揮發性奈米管保護裝置之輸出電極係連接至共通連接器1750，如圖17所顯示的。揮發性奈米管保護裝置1710與1720對應至圖16B所顯示之揮發性奈米管保護裝置1650以及圖16A所顯示之1622。揮發性保護裝置1710與1720之操作對應至上述關於圖16所更進一步說明的操作，且亦更進一步說明於美國專利申請案號11/033,215中，名稱為「非揮發性碳奈米管邏輯(NLOGIC)接收器電路」。

電源供應部焊墊1765使用揮發性奈米管保護裝置1760，其為與用於其他焊墊1730與1740使用作為信號焊墊之代表性揮發性奈米管保護裝置1710與1720之相同型式之ESD保護。

基於NASA ESD模型以處理放電電流所需要的揮發性奈米管保護裝置特徵

ESD等效電路NASA人體模型(HBM)900說明於圖900中。放電電流930從電路900流動至端子，例如電子組件上之焊墊、接腳與隆起部。

圖17顯示晶片1700之示意圖，於其中例如揮發性奈米管保護裝置1710與1720之揮發性奈米管保護裝置係處於正常地非啟動(OFF)狀態，其對應於圖16B所顯示之揮發性奈米管保護裝置1650。於此例中，由焊墊1656上之ESD所感應生成並被施加至受保護電路1657之電壓，係藉由從圖16B所顯示之OFF狀態轉變成圖16C所顯示之ON狀態之揮發性奈米管保護裝置而被假設成受限於5伏特之最大容許電壓。ESD電流路徑係從焊墊1656經由導體(配線)1654至信號電極1660，經由奈米管通道元件1664至輸出電極1655，經由導體(配線)1662至共通導體1675。個別SWNT之路徑電阻主要是與導體至SWNT接觸電阻R_C /2串聯之導體至SWNT接觸電阻R_SW /2，其乃因為其他接點之電阻係小得多(譬如毫歐姆)，且個別SWNT之電阻相較於導體與SWNT之間的接觸電阻R_SW 與R_C 而言亦是很小的。啟動(ON)之非揮發性奈米管保護裝置電阻係為平行之個別SWNT之數目N之函數，並可能被表示為(R_SW /2+R_C /2)/N。

ESD脈波可能以各種方法被施加至晶片。舉例而言，焊墊至焊墊、焊墊至接地端以及以下所更進一步說明的其他方法。因為電流流經兩個啟動揮發性奈米管保護裝置(例如串聯之保護裝置1710與1720)，所以ESD感應電壓係在ESD脈波被施加在兩個焊墊(譬如概要顯示於圖17中之焊墊1730與1740)之間時產生。因此，在焊墊1730與1740之間的總電阻係為2x(R_SW /2+R/2)/N或(R_SW +R_C )/N，如由圖18A中之等效電路1800所概要顯示的，而在焊墊1730或1740至共通連接器1750之間的總電阻譬如是(R_SW /2+R_C /2)/N。因為共通連接器1750係連接至可以轉移ESD電流流量之大型電容器C_DEC ，所以最大的感應生成焊墊電壓可能小於估計的最大電壓。圖18A所顯示之等效電路1800係對應至施加在兩個焊墊(焊墊至焊墊)之間的ESD等效電路源900，如上述所更進一步說明的。ESD靜電放電等效電路源900之輸出910與920係分別連接至焊墊1730與焊墊1740，如圖17與18A中所概要表示的。

圖18A所示之等效電路1800係對應至圖9所示之ESD等效電路源900之輸出端子910與920，其連接至焊墊1730與1740，藉以在揮發性奈米管保護裝置(例如1710或1720)因應於ESD感應電壓而被啟動(turned-ON)時，產生圖9所示之放電電流930。電阻值(R_SW /2+R_C /2)/N表示在從OFF狀態切換至ON狀態之後，揮發性奈米管保護裝置1710與1720之啟動(ON)狀態。揮發性奈米管保護裝置1710與1720一般係以比10ns上升時間快之子毫微秒速度切換至圖9B所示之ESD感應電流930之峰值電流。揮發性奈米管保護裝置啟動(ON)狀態等效電路1800(圖18A)係與非揮發性奈米管保護裝置啟動(ON)等效電路1000(圖10A)相同，藉以產生相同的唯-奈米管裝置需求。因此，如上述關於圖10A所更進一步討論的，(R_SW +R_C )/N之揮發性奈米管保護裝置之數值係被調整成5歐姆，俾能於I_MAX =1安培時，使ESD感應電壓不超過5伏特。如果舉例而言，R_SW =R_C =10,000歐姆，則N=4,000個個別的SWNT，其具有W_NT =87um之通道元件寬度；如果R_SW =R_C =20,000歐姆，則N=8,000個個別的SWNT，其具有W_NT =174um之通道元件寬度。揮發性奈米管保護裝置係為相當大的裝置，其被置於與焊墊鄰接並遍及例如晶片外驅動器(OCD)之電路。

圖18B所示之等效電路1810係對應至ESD等效電路源900之輸出端子910與920，其連接至焊墊1730與接地焊墊1755，藉以產生放電電流930。放電電流930流經位於焊墊1730與共通導體1750之間的啟動(ON)之揮發性奈米管保護裝置1710，其以電阻(R_SW /2+R_C /2)/N表示(於此例中為2.5歐姆)，其係連接至接地焊墊1755，亦如圖17所示。焊墊1730上相對於接地焊墊1755之最大的ESD感應電壓係為2.5伏特，等效電路1800之焊墊至焊墊之最大電壓的一半。圖18B之等效電路1810係與圖10B之等效電路1010相同，於此揮發性與非揮發性奈米管保護裝置兩者分別係處於啟動(ON)狀態。

圖18C所示之等效電路1820係對應至ESD等效電路源900之輸出端子910與920，其連接至電源供應部焊墊1765與接地焊墊1755，藉以產生放電電流930。放電電流930流經位於電源供應部焊墊1765與共通導體1750之間的啟動(ON)之揮發性奈米管保護裝置1760，其以電阻(R_SW /2+R_C /2)/N表示(於此例中為2.5歐姆)，其係連接至接地焊墊1755，亦如圖17所示。對於I_MAX =1安培而言，電源供應部焊墊1765上相對於接地焊墊1755之最大的ESD感應電壓係為2.5伏特，與等效電路1810中之焊墊1730上所的感應生成的相同。電源供應部焊墊1765上之最大的ESD感應電壓將小於2.5伏特，其乃因為解耦電容器CDEC將轉移ESD感應電流930之一部分。

圖18D所示之等效電路1840係對應至ESD等效電路源900之輸出端子910與920，其連接至電源供應部焊墊1765與焊墊1730，藉以產生放電電流930。放電電流930流經位於電源供應部焊墊1765與共通導體1750之間的啟動(ON)之揮發性奈米管保護裝置1760，其以電阻(R_SW /2+R_C /2)/N表示(於此例中為2.5歐姆)，其係連接至接地焊墊1755，並連接至處於啟動(ON)狀態之揮發性奈米管保護裝置1710，其以電阻(R_SW /2+R_C /2)/N表示(於此例中為2.5歐姆)，其係連接至焊墊1730。電源供應部焊墊1765上之最大的ESD感應電壓將是5伏特，I_MAX =1安培流經5歐姆。然而，在電源供應部焊墊1765與接地焊墊1755之間的解耦電容器CDEC將轉移某些ESD感應放電電流930，藉以降低最大電壓至最大5伏特之下。

在晶片操作期間之揮發性奈米管保護裝置電容

例如圖17所示之1710、1720與1760之揮發性奈米管保護裝置係對應於圖16B所示之揮發性奈米管保護裝置1650與圖16A所示之揮發性奈米管保護裝置1622，且係在晶片操作期間處於非啟動(OFF)狀態。處於非啟動(OFF)狀態之揮發性奈米管保護裝置1622(圖16A)電容係不超過處於非啟動(OFF)狀態之非揮發性奈米管保護裝置722(圖7A)，其如上所述已被估計為小於50fF。此乃因為揮發性奈米管保護裝置結構使用與非揮發性奈米管保護裝置結構相同的尺寸，但具有可能減少電容之較大的間隙區域。

揮發性奈米管保護裝置將小於50fF附加至它們保護之電路之電容負載。對照之下，習知之保護二極體可能附加1.5pF或1,500fF，如說明於Bertin等人之美國專利6,141,245中。揮發性奈米管保護裝置並未使用半導體式二極體(或電晶體)，因此可被置放於電子組件之任何層級，例如晶片、晶片載體、卡或板。在電子組件之一個輸入上，可能並聯使用數個揮發性奈米管保護裝置，其乃因為它們附加習知之保護裝置之小於1/10電容，藉以增加電子組件之ESD保護。

將唯-奈米管揮發性奈米管保護裝置整合於電子組件之各種不同的層級

圖11B-11J顯示整合於電子組件之各種不同的層級之從晶片層級至板層級之非揮發性奈米管保護裝置。類似於圖7A所示之非揮發性奈米管保護裝置722之非揮發性奈米管保護裝置係被使用。圖11B-11J中使用下述的非揮發性奈米管保護裝置：圖11B中使用非揮發性奈米管保護裝置1112；圖11C中使用1122；圖11D中使用1133；圖11E、F與G中使用1142；圖11H中使用1168；圖11I中使用1184；以及圖11J中使用1195與1195'。

圖11B-11J中所使用之非揮發性奈米管保護裝置係在ESD事件之前被啟動，而在電子組件分別藉由使用圖12、13與14所示之較佳方法1200、1300與1400操作之前未被啟動。

類似於圖16A中之揮發性奈米管保護裝置1622之揮發性奈米管保護裝置可能被使用，以取代置換非揮發性奈米管保護裝置1112、1122、1133、1142、1168、1184、1195與1195'。

置換圖11B-11J中之非揮發性保護裝置1112、1122、1133、1142、1168、1184、1195與1195'之揮發性奈米管保護裝置係藉由ESD感應電壓而被啟動，而並不需要分別藉由使用圖12、13與14所示之較佳方法1200、1300與1400而被啟動與未被啟動。

將唯-奈米管揮發性與非揮發性奈米管保護裝置整合於電子組件之各種不同的層級

揮發性與非揮發性奈米管保護裝置可能一起(混合)被使用以提供較寬的覆蓋範圍，藉以結合兩者之最佳特徵。揮發性與非揮發性奈米管保護裝置可能被置放於相同的電子組件層級或不同的電子組件層級。

以可應用本發明之原理之實施例之寬廣變化的觀點而言，吾人應理解到所顯示的實施例只為例示，且不應被視為限制本發明之範疇。舉例而言，除那些所說明的之外，流程圖之步驟可能依序被採用，且於圖中可能使用更多或更少的元件。

將唯-奈米管簡化的非揮發性奈米管保護裝置整合於習知之半導體、混合式半導體/奈米管、唯-奈米管晶片及/或例如模組、卡與板之組件之較高層級中

圖19所示之多數簡化的非揮發性保護裝置結構1910與1920，可用以提供對於圖19中之例如晶片1900之電子組件中之裝置與電路之靜電放電(ESD)放電保護。如上述所更進一步說明的，可能於組件之晶片，及/或基板，及/或卡，及/或板層級附加簡化的非揮發性保護裝置結構1910與1920。如上述關於圖12與13所更進一步說明的，簡化的非揮發性奈米管保護裝置係在ESD感應電壓與電流之前被啟動與未被啟動。簡化的非揮發性保護裝置結構1910與1920係更進一步說明於下，且係類似於下述專利申請案之非揮發性裝置結構：美國專利申請案號10/864,186，名稱為「非揮發性機電場效裝置與使用其之電路以及其形成方法」，申請日為2004年6月9日；以及美國臨時專利申請案60/624,297，名稱為「增進之CNT 切換操作」，申請日為2004年11月2日，兩者全部藉此列入作參考。控制電極1915係電連接至例如需要ESD保護之例示的焊墊1930之焊墊；奈米管元件1917係連接至共通接地連接器1950，而共通接地連接器1950係連接至接地焊墊1955；以及放電電極1918係連接至共通模式連接器1960，而共通模式連接器1960連接至模式焊墊1975。簡化的保護結構1910與1920係被設計以使切換電壓V足夠高於電子組件之操作電壓，俾能不啟動例示的簡化的非揮發性奈米管保護裝置1910或1920。計算切換電壓V之方法係更進一步說明於下。

圖19顯示具有周邊焊墊之晶片1900，雖然亦可使用區域陣列焊墊。除非另有說明，否則專門用語「焊墊」意指信號焊墊，譬如代表焊墊1930與1940，可能是輸入焊墊、輸出焊墊或輸入/輸出焊墊兩者。每個個別的焊墊具有簡化的非揮發性保護裝置。舉例而言，焊墊1930係受到代表簡化的非揮發性奈米管保護裝置1910之ESD保護，而焊墊1940係受到代表簡化的非揮發性奈米管保護裝置1920之ESD保護。簡化的非揮發性奈米管保護裝置1910與1920係更進一步說明於下。舉例而言，電源供應部焊墊1965與模式焊墊1975使用供ESD保護用之其他結構，例如上述關於圖8B'所更進一步說明的。

電源供應部焊墊1965連接至許多晶片上電路(未顯示)。接地焊墊1955連接至許多晶片上電路(未顯示)，且亦連接至共通接地連接器1950。模式控制焊墊1975係連接至共通模式連接器1960，其連接至所有簡化的非揮發性奈米管保護裝置例如裝置1910與1920之絕緣的放電板。

在晶片操作期間，簡化的非揮發性奈米管保護裝置，例如簡化的非揮發性奈米管保護裝置1910與1920，必須是處於非啟動(OFF)狀態，如上述所更進一步說明的。簡化的非揮發性奈米管保護裝置可能藉由將電壓(正或負)施加至相對於共通連接器1950之共通連接器1960而未被啟動(turned-OFF)，其中例如控制電極1915之控制電極維持於接地。

將唯-奈米管簡化的揮發性奈米管保護裝置整合於習知之半導體、混合式半導體/奈米管、唯-奈米管晶片及/或例如模組、卡與板之組件之較高層級中

圖20所示之多數簡化的揮發性保護裝置結構2010與2020，可用以提供對於圖20中之例如晶片2000之電子組件中之裝置與電路之靜電放電(ESD)放電保護。如上述所更進一步說明的，可能於組件之晶片，及/或基板，及/或卡，及/或板層級附加簡化的揮發性保護裝置結構2010與2020。簡化的揮發性保護裝置係藉由ESD感應突波而被啟動，但在為上述更進一步說明的簡化的非揮發性奈米管保護裝置而做之晶片處理之前未被啟動。簡化的揮發性奈米管保護裝置2010與2020係類似於下述專利申請案之非揮發性裝置結構：美國專利申請案號10/864,186，名稱為「非揮發性機電場效裝置與使用其之電路以及其形成方法」，申請日為2004年6月9日；以及美國臨時專利申請案60/624,297，名稱為「增進之CNT切換操作」，申請日為2004年11月2日，但具有省略之絕緣的放電電極，如以下所更進一步說明的。。

圖20顯示具有周邊焊墊之晶片2000，雖然亦可使用區域陣列焊墊。除非另有說明，否則專門用語「焊墊」意指信號焊墊，譬如代表焊墊2030與2040，可能是輸入焊墊、輸出焊墊或輸入/輸出焊墊兩者。每個個別的焊墊具有簡化的揮發性奈米管保護裝置。舉例而言，焊墊2030係受到代表簡化的揮發性奈米管保護裝置2010之ESD保護，而焊墊2040係受到代表簡化的揮發性奈米管保護裝置2020之ESD保護。奈米管元件2017形成PD 2010之一部分。每個焊墊係連接至簡化的揮發性奈米管保護裝置之控制電極2015，而簡化的揮發性奈米管保護裝置之奈米管元件係連接至共通接地連接器2050，其連接至接地焊墊2055，如圖20中所說明的。

電源供應部焊墊2065使用簡化的揮發性奈米管保護裝置2060，其為與用於信號焊墊2030與2040之代表簡化的揮發性奈米管保護裝置2010與2020相同型式之ESD保護。

使用機電與原子層級力之供非揮發性與揮發性奈米管保護裝置用之裝置設計方法

以上已更進一步說明四種型式之奈米管保護裝置，其被應用至電子組件之晶片，及/或模組，及/或卡，及/或板層級以供ESD保護用。對於這四個奈米管保護裝置之機電與原子層級設計最佳化之結構與方法，係關於四個對應的奈米管開關而更進一步說明於下。設計最佳化係基於應用的結構與方法，以及結構與方法之延伸，說明於美國臨時專利申請案60/624,297，名稱為「增進之CNT切換操作」，申請日為2004年11月2日。這些奈米管開關可能被應用至上述所更進一步說明的奈米管保護裝置中，且亦可被應用至下述專利申請案之奈米管式記憶體與邏輯元件：美國專利申請案號10/864,186，名稱為「非揮發性機電場效裝置與使用其之電路以及其形成方法」，申請日為2004年6月9日；美國專利申請案號10/917,794，名稱為「奈米管式開關元件」，申請日為2004年8月13日；美國專利申請案號10/918,085，名稱為「具多重控制之奈米管式開關元件」，申請日為2004年8月13日；以及美國專利申請案號10/918,181，名稱為「奈米管裝置結構與製造方法」，申請日為2004年8月13日。

圖19所示之簡化的非揮發性奈米管保護裝置1910與1920對應至以下所更進一步說明的第一非揮發性奈米管開關；圖20所示之簡化的揮發性奈米管保護裝置2010、2020與2060對應至以下所更進一步說明的第一揮發性奈米管開關；圖8A所示之非揮發性奈米管保護裝置810與820對應至以下所更進一步說明的第二非揮發性奈米管開關；以及圖17所示之揮發性奈米管保護裝置1710、1720與1760對應至以下所更進一步說明的第二揮發性奈米管開關。

例如非揮發性或揮發性奈米管開關操作與對應的切換電壓之奈米管開關電氣特徵，譬如係藉由使用以下所更進一步說明的方法而被設計，其係基於控制例如彈性力F_ELAS 與電力F_ELEC ，以及以Lennard-Jones力F_LJ 、F_ELAS 、F_ELEC 表示之原子層級凡得瓦爾力之機電力量，而原子層級F_LJ 力量係基於奈米管開關結構、材料、尺寸、個別的SWNT長度控制與方向以及其他以下所更進一步說明的顯著參數而估計。

使用機電與原子層級力之供第一非揮發性與揮發性奈米管開關用之裝置設計方法

圖21顯示習知技術之第一非揮發性奈米管開關2100之簡化橫剖面描繪，如顯示於美國專利申請案號10/864,186，名稱為「非揮發性機電場效裝置與使用其之電路以及其形成方法」，申請日為2004年6月9日；以及美國臨時專利申請案60/624,297，名稱為「增進之CNT切換操作」，申請日為2004年11月2日。於此例中，第一非揮發性奈米管開關2100具有兩個個別SWNT(NT1與NT2)，每個與放電電極2145上之絕緣體2150隔開了間隙2，且每個與控制電極2140隔開了間隙1，於此間隙1與間隙2顯示對應於非延長的個別SWNT NT1與NT2之分離距離。於此例中，個別的SWNT NT1與NT2形成SWNT織物2155。NT1與NT2可能被延長至位置A，如NT1-A與NT2-A所顯示的，而NT1-A與NT2-A係如習知技術之圖21A與21F所顯示的與絕緣體2150接觸；或被延長至位置B，如NT1-B與NT2-B所顯示的，而NT1-B與NT2-B係與控制電極2140接觸，如習知技術之圖21C與21D所顯示的。奈米管NT1與NT2兩者係與信號電極2160與2160'接觸。然而，只需要一個電氣接點2160或2160'，並聯之兩個接點減少了在信號電極與個別SWNT之間的接觸電阻。奈米管NT1與NT2係被銷接(固定)於每個端(一種銷接-銷接奈米管元件懸浮結構)，且可能被稱為一種懸浮奈米管離子束結構。介電材料2170與2170'形成SWNT銷接(支持)結構之一部份。絕緣體2150可能被置放於在SWNT層之上或之下的電極上，以使控制電極取而代之地可能位在SWNT層之上(未顯示)，而絕緣的放電電極可能位在SWNT層之下(未顯示)。美國專利申請案號10/864,186，名稱為「非揮發性機電場效裝置與使用其之電路以及其形成方法」，申請日為2004年6月9日；以及美國臨時專利申請案60/624,297，名稱為「增進之CNT切換操作」，申請日為2004年11月2日，顯示出對應於處於ON與OFF狀態或處於狀態之間的轉變之第一非揮發性奈米管開關2100之非揮發性奈米管開關。

於此例中，圖21A-21C顯示第一非揮發性奈米管開關2100從譬如"0"邏輯狀態之OFF狀態2100-1切換至譬如"1"邏輯狀態之ON狀態2100-3。圖21D-21F顯示第一非揮發性奈米管開關2100從譬如"1"邏輯狀態之ON狀態2100-3，切換至譬如"0"邏輯狀態之OFF狀態2100-1。

習知技術之圖21A顯示處於OFF位置2100-1之第一非揮發性奈米管開關2100，在信號電極2160、2160'與控制電極2140之間不具有傳導路徑。延長的個別SWNT NT1-A與NT2A係與絕緣體2150接觸。

或者，個別SWNT NT1與NT2可能在藉由絕緣的放電與控制電極之間的間隙1與間隙2而形成之間隙區域中處於非延長的OFF(0邏輯)狀態(未顯示)。非延長的OFF狀態裝置之例子係顯示於美國臨時專利申請案60/624,297中，名稱為「增進之CNT切換操作」，申請日為2004年11月2日；以及說明於美國專利申請案號10/864,186中，名稱為「非揮發性機電場效裝置與使用其之電路以及其形成方法」，申請日為2004年6月9日。

習知技術之圖21B顯示處於過渡的局部切換位置2100-2(從OFF狀態切換至ON狀態)之第一非揮發性奈米管開關2100，相對於於零(接地)電壓下之信號電極2160、2160'與控制電極2140兩者，具有施加至控制電極2140之電壓V，如美國臨時專利申請案60/624,297所示，名稱為「增進之CNT切換操作」，申請日為2004年11月2日。外加電壓V建構出更進一步說明於下之靜電力F_ELEC (未顯示)，其將圖21A所顯示之NT1-A與NT2-A兩者吸引向控制電極2140。局部切換位置2100-2顯示過渡切換，於其中NT1已從位置NT1-A轉變至與控制電極2140接觸之位置NT1-B，而NT2尚未轉變並維持於位置NT2-A中。於此例中，因為NT1具有比NT2更低的閾值電壓(其可能由於幾何上的差異而產生)，所以NT1在NT2之前轉變。因為間隙尺寸本質上是相同的，所以閾值電壓之差異可能起因於個別SWNT之長度變化，其中NT1具有比NT2更長的長度。

習知技術之圖21C顯示處於ON狀態2100-3之第一非揮發性奈米管開關2100，其中NT1位於NT1-B位置，而NT2位於NT2-B位置。位於位置NT1-B之個別SWNT NT1與位於位置NT2-B之NT2兩者係與控制電極2140接觸，藉以在信號電極2160、2160'與控制電極2140之間形成兩個平行之電氣路徑。舉例而言，處於ON狀態2100-3之開關2100儲存"1"狀態。

習知技術之圖21D顯示對應於圖21C處於ON狀態2100-3之第一非揮發性奈米管開關2100，其中NT1位於NT1-B位置而NT2位於NT2-B位置。位於位置NT1-B之個別SWNT NT1與位於位置NT2-B之NT2兩者係與控制電極2140接觸，藉以在信號電極2160、2160'與控制電極2140之間形成兩個平行之電氣路徑。

習知技術圖之21E顯示處於過渡的局部切換位置2100-2(從ON狀態切換至OFF狀態)之第一非揮發性奈米管開關2100，相對於於零(接地)電壓下之信號電極2160、2160'與控制電極2140兩者，具有施加至放電電極2145之電壓V，如美國臨時專利申請案60/624,297所示，名稱為「增進之CNT切換操作」，申請日為2004年11月2日。外加電壓V建構出更進一步說明於下之靜電力F_ELEC (未顯示)，其將圖21D所顯示之NT1-B與NT2-B兩者吸引向放電電極2145。局部切換位置2100-2顯示過渡切換，於其中NT1已從位置NT1-B轉變至與放電電極2145上之絕緣體2150接觸之位置NT1-A，而NT2尚未轉變並維持於位置NT2-B中。於此例中，因為NT1具有比NT2更低的閾值電壓(其可能由於幾何上的差異而產生)，所以NT1在NT2之前轉變。因為間隙尺寸本質上是相同的，所以閾值電壓之差異可能由於個別SWNT之長度變化，其中NT1具有比NT2更長的長度。

對應於圖21A之習知技術之圖21F顯示處於OFF位置2100-1之開關2100，在信號電極2160、2160'與控制電極2140之間不具有傳導路徑。延長的個別SWNT NT1-A與NT2-A係與絕緣體2150接觸。

或者，個別SWNT NT1與NT2可能在藉由絕緣的放電電極與控制電極之間的間隙1與間隙2而形成之間隙區域中處於非延長的OFF狀態(未顯示)。舉例而言，處於OFF狀態2100-1之開關2100儲存"0"邏輯狀態。非延長的OFF狀態裝置之例子係顯示於美國臨時專利申請案60/624,297中，名稱為「增進之CNT切換操作」，申請日為2004年11月2日；以及說明於美國專利申請案號10/864,186中，名稱為「非揮發性機電場效裝置與使用其之電路以及其形成方法」，申請日為2004年6月9日。

圖22A顯示習知技術之橫剖面2200，如顯示於美國臨時專利申請案60/624,297中，名稱為「增進之CNT切換操作」，申請日為2004年11月2日。三個獨立端子裝置橫剖面2200係對應至圖21中之開關2100之橫剖面，於此奈米管元件2255係對應至奈米管元件2155；奈米管信號接點2260與2260'分別對應至奈米管信號接點2160與2160'；控制電極2240係對應至控制電極2140；具有絕緣體2250之放電電極2245係對應至具有絕緣體2150之放電電極2145。奈米管元件2255可能是隨機配向之個別SWNT之奈米結構，如顯示於美國專利號6,942,921中，名稱為「奈米管薄膜與製品」，或奈米管元件2255可能是本質上平行之個別SWNT之奈米結構，如顯示於美國臨時專利申請案60/624,297中，名稱為「增進之CNT切換操作」，申請日為2004年11月2日。圖22A之結構2200中之懸浮奈米管元件2255係在移除犧牲層以形成間隙1與間隙2被顯示，如說明於美國專利申請案號10/864，186中，名稱為「非揮發性機電場效裝置與使用其之電路以及其形成方法」，申請日為2004年6月9日。或者，橫剖面2200可能譬如是沿著個別奈米管，藉以顯示處於OFF狀態之個別SWNT元件2255。處於ON狀態之個別SWNT元件2255將與控制電極2240接觸(未顯示)。SWNT 2255之末端係銷接於每個端，並遍及長度L_SUSP 地懸浮在間隙1以下與間隙2以上。SWNT元件2255之懸浮長度L_SUSP 、間隙1與間隙2之間隔、絕緣體2250之絕緣體厚度與相對的介電常數、接觸電極2240與放電電極2245之長度、導體特性以及橫剖面2200結構之其他特徵，可決定橫剖面2200所顯示之三個獨立端子裝置之操作電壓，並形成第一非揮發性奈米管裝置。

舉例而言，導體可包含Ru、Ti、Cr、Al、Au、Pd、Ni、W、Cu、Mo、Ag、In、Ir、Pb、Sn、TiPd、PbIn、TiW、TiAu、TiCu、CrCuAu、RuN、RuO、TiN、TaN、CoSi_x 與TiSi_x 。舉例而言，絕緣體可包含SiO₂ 、Si_x N_y 與Al₂ O₃ 。舉例而言，奈米管元件可包含直徑範圍從0.6至2nm與懸浮長度範圍從20nm至400nm之隨機方向之個別SWNT，或本質上平行方向之個別SWNT。舉例而言，間隙區域可能在2至50nm之範圍內。發明人想像到，可藉由使用具有用以使性能最大化而因此所調整之長度與間隙高度之雙牆壁或多壁奈米管，來產生類似形態。

一項重要裝置設計參數係為懸浮長度與間隙尺寸之比率(譬如L_SUSP /間隙1)，如圖22A所顯示的，此乃因為延長的個別SWNT之彈性力係為懸浮長度與位移(導致個別SWNT延伸)之函數，於此最大位移(與延伸)係由間隙尺寸所決定。對於對應於相同的尺寸間隙之相同的最大位移(延伸)而言，彈性力隨著奈米管元件懸浮長度L_SUSP 之減少而增加，如下述文章所說明的。參考文獻1：Rueckes,T等人之供分子計算用之碳奈米管式非揮發性隨機存取記憶體，科學，第289卷，2000年7月7日，第94-97頁；參考文獻2：Dequesnes,M等人之「供碳奈米管式奈米機電開關用之吸附電壓之計算」，奈米科技，13，2002，第120-131頁；以及參考文獻3：Dequesnes,M等人之碳奈米管式開關之靜態與動態分析，ASME之會報，第126卷，2004年7月，第230-237頁。圖22B顯示習知技術之橫剖面2000，如顯示於美國臨時專利申請案60/624,297中，名稱為「增進之CNT切換操作」，申請日為2004年11月2日。圖22B所顯示之間隙1與間隙2係在移除犧牲層之後形成間隙1與間隙2，如說明於美國專利申請案號10/864,186中，名稱為「非揮發性機電場效裝置與使用其之電路以及其形成方法」，申請日為2004年6月9日，與圖22A中之那些相同，然而，圖22B中之懸浮長度L_SUSP 之長度相對於圖22A中之L_SUSP 已減少，其乃藉由使用縮小的信號電極間距2260"與2260'''與藉由附加絕緣體2275延伸絕緣體區域2270與藉由添加絕緣體2275'延伸絕緣體區域2270'。具有絕緣體2250'之放電電極2245'之長度已減少，用以符合在信號電極2260"與2260'''之間的較小的開口。在橫剖面2200中，已將控制電極2240維持不變；然而，同樣可能減少控制電極2240之長度。

奈米管懸浮長度與間隙比率之比率係為一項重要裝置(開關)設計參數，其決定奈米管元件恢復彈性力F_ELAS 之大小。另一項重要裝置設計參數係為對向原子層級Lennard-Jones抑制力。這些力(F_ELAS -F_LJ )之差異決定裝置操作是否將是揮發性的或非揮發性。如果F_ELAS >F_LJ ，則開關係為揮發性的；如果F_LJ >F_ELAS ，則開關係為非揮發性。揮發性裝置係處於常閉狀態，並在施加足夠電壓時從OFF轉變成ON狀態，但在移除電壓時回復至常閉狀態。非揮發性裝置可能處於OFF狀態或處於ON狀態。當電壓被移除時，非揮發性裝置維持於OFF狀態或ON狀態。非揮發性奈米管裝置一般具有較大的奈米管懸浮長度與間隙比率，譬如10或更多，如以下所更進一步顯示的。揮發性奈米管裝置一般具有較小的奈米管懸浮長度與間隙比率，譬如5或更少，如以下所更進一步顯示的。

即使針對具有隨機配向之個別SWNT之奈米管元件之相同的信號電極分離，橫剖面2200與2200'所顯示之個別SWNT之懸浮長度可能會改變，如以下所更進一步說明的。當使用隨機配向之個別SWNT時之這樣的變化，係可能藉由使用提高的佈局與設計方法而減少，如顯示於美國臨時專利申請案60/624,297中，名稱為「增進之CNT切換操作」，申請日為2004年11月2日，且如以下所更進一步說明的。然而，對於具有本質上平行之個別SWNT之奈米管元件而言，懸浮長度本質上將與顯示於美國臨時專利申請案60/624,297相同，名稱為「增進之CNT切換操作」，申請日為2004年11月2日，且如以下所更進一步說明的。

對於例如圖23A所顯示之第一揮發性奈米管開關2300與圖23B所顯示之第一揮發性奈米管開關2300'之揮發性奈米管開關而言，可能省略具有絕緣體2250之放電電極2245以及具有絕緣體2250'之放電電極2245'。此乃因為第一揮發性奈米管開關2300與2300'在電壓被移除時回復至OFF狀態，因此並不需要放電電極。

圖23A所顯示之第一揮發性奈米管開關2300具有兩個獨立端子、控制電極2340與連接至具有懸浮長度L_SUSP 之懸浮奈米管元件2355之信號電極2360與2360'，而奈米管元件2355與控制電極2340隔開一個間隙1。絕緣體2370與導體2360係用以銷接一端上之懸浮奈米管元件2355，且絕緣體2370'與導體2360'係用以銷接相對端上之懸浮奈米管元件2355。

於操作中，可將電壓V施加至控制電極2340，其具有施加至信號電極2360與2360'之接地(零)伏特。或者，可將電壓V施加至信號電極2360與2360'，而可將接地電壓施加至控制電極2340。雖然顯示兩個信號電極2360與2360'，但只需要信號電極2360或2360'之其中一個。

除了奈米管元件2355之懸浮長度部分之長度相對於圖22A中之L_SUSP 已藉由使用縮小的信號電極間距2360"與2360'''以及藉由附加絕緣體2375延伸絕緣體區域2370"並藉由附加絕緣體2375'延伸絕緣體區域2370'''而減少至L_SUSP 以外，圖23B所顯示之第一揮發性奈米管開關2300'係類似於奈米管2300。在橫剖面2300'中，已將控制電極2340維持不變；然而，控制電極2340之長度同樣可能減少。

圖23B所示之第一揮發性奈米管開關2300之操作係如相對於圖23A所示之第一揮發性奈米管開關2300所說明的。

用以設計第一非揮發性與揮發性奈米管開關之佈局結構與方法

圖24顯示與隨機方向之個別SWNT接觸之導電相框信號電極結構之習知技術之平面視圖2400，其在形成放電電極2245與絕緣體2250之前對應至圖22A中之橫剖面2200。導電的信號電極結構與製造方法係顯示於美國專利申請案號10/864,186中，名稱為「非揮發性機電場效裝置與使用其之電路以及其形成方法」，申請日為2004年6月9日，以及顯示於美國臨時專利申請案60/624,297中，名稱為「增進之CNT切換操作」，申請日為2004年11月2日。平面視圖2400所顯示之習知技術控制電極2440係對應至圖22A之習知技術橫剖面2200所顯示之控制電極2240；而個別奈米管元件2455-1、2455-2、2455-3以及其他個別奈米管元件之兩個銷接端電氣接觸之導電相框信號電極2460，係對應至圖22A所顯示之習知技術橫剖面2200中之信號電極2260與2260'。平面視圖2400顯示由於個別SWNT之隨機方向所導致之個別SWNT懸浮長度變化。個別SWNT 2455-1具有所顯示的個別SWNT之最短的懸浮長度。水平SWNT 2455-2係比奈米管2455-1長100%以上，而SWNT 2455-3係比奈米管2455-2長至少40%。個別SWNT之長度變化將導致裝置特徵之變化，例如切換電壓與性能。請注意，在個別SWNT與控制電極2440之間的犧牲層並未顯示於圖24中。

修改平面視圖2400以限制與導電相框信號電極2460接觸之個別SWNT之數目，會減少長度變化，如顯示於美國臨時專利申請案60/624,297中，名稱為「增進之CNT切換操作」，申請日為2004年11月2日。圖25A中之習知技術平面視圖2500顯示絕緣體相框2510以作為奈米管銷接結構之一部分。在藉由使用已知工業技術進行絕緣體沈積與圖案化之較佳製程步驟之後，所有個別SWNT係電氣隔離。請注意，在個別SWNT與控制電極2440之間的犧牲層並未顯示於圖25中。

接著，較佳方法藉由使用如併入之參考文獻所說明的較佳奈米管處理方法，來圖案化並蝕刻(移除)絕緣體2510以形成開口部2520與2520'，藉以暴露所選擇的個別SWNT之末端。為了電氣接觸的目的，圖25B所顯示之平面視圖2535顯示具有選定的個別SWNT 2455-2、2455-4、2455-5與2455-6之露出端區域之選定的奈米管。例如2455-1、2455-3之額外個別的SWNT與其他個別的SWNT具有絕緣的末端區域，用以避免電氣接觸。

其次，較佳方法藉由使用如併入之參考文獻所說明的較佳奈米管處理方法，來沈積並圖案化一導體層。圖25C所顯示之平面視圖2545顯示電氣接觸並銷接個別SWNT 2455-2、2455-4、2455-5與2455-6之導電相框信號電極2560。例如2455-1、2455-3之其他個別的SWNT與其他個別的SWNT具有絕緣的末端區域，其避免與導電相框信號電極2560電氣接觸。

然後，利用名稱為「非揮發性機電場效裝置與使用其之電路以及其形成方法」，申請日為2004年6月9日之美國專利申請案號10/864,186所說明之較佳方法(未顯示)，來完成對應於圖22A中之橫剖面2200之開關結構，其具有由包含2455-2、2455-4、2455-5與2455-6之個別SWNT所組成之奈米管元件2255。請注意，圖25係對應至圖22A或圖22B。

藉由以本質上平行之個別SWNT 2655-1、2655-2、2655-3、2655-4與2655-5(顯示於美國臨時專利申請案60/624,297中，名稱為「增進之CNT切換操作」，申請日為2004年11月2日)置換隨機配向之個別SWNT，來修改圖25A中之平面視圖2500，圖26A所顯示之平面視圖2600消除了由個別SWNT之隨機方向所導致的懸浮長度變化。習知技術平面視圖2600包含絕緣體相框2610以作為奈米管銷接結構之一部分。在藉由使用已知工業技術進行絕緣體沈積與圖案化之較佳製程步驟之後，所有個別的SWNT係電氣隔離。請注意，在個別SWNT與控制電極2440之間的犧牲層並未顯示於圖26中。又，請注意圖26係對應至圖22A或圖22B。

接著，較佳方法藉由使用如併入之參考文獻所說明的較佳奈米管處理方法蝕刻(移除)，來形成開口部2620與2620'之絕緣體2610之區域，藉以暴露所選擇的個別SWNT之末端。圖26B所顯示之平面視圖2635顯示具有選定的個別奈米管2655-2、2655-3與2655-4之露出端區域之選定的奈米管。例如2655-1與2655-5之額外個別的SWNT具有絕緣的末端區域，用以避免電氣接觸。

其次，較佳方法藉由使用如併入之參考文獻所說明的較佳奈米管處理方法，來沈積並圖案化一導體層。圖26C所顯示之平面視圖2645顯示電氣接觸並銷接個別SWNT 2655-2、2655-3與2655-4之導電相框信號電極2660。例如2655-1、2655-5之其他個別的SWNT具有絕緣的末端區域，其避免與導電相框信號電極2660之電氣接觸。結構2645係用以選擇本質上呈物理與電氣並聯之個別SWNT之子集，用以決定例如在相框信號電極2660與控制電極2440之間的電阻之電氣特徵。因為本質上平行之個別SWNT最小化或消除懸浮長度變化，所以結構2645主要並非用以減少懸浮的個別奈米管變化。

接著，利用名稱為「非揮發性機電場效裝置與使用其之電路以及其形成方法」之美國專利申請案號10/864,186所說明之較佳方法(未顯示)，來完成對應於圖22A中之橫剖面2200之開關結構，其具有由包含2655-2、2655-3與2655-4之個別SWNT所組成之奈米管元件2255。

圖26C所顯示之平面視圖2645顯示本質上平行之個別SWNT，其本質上係垂直於相框信號電極2660。然而，個別SWNT並未被要求本質上垂直於相框信號電極2660，以便控制本質上平行之SWNT之懸浮長度變化。

結構2645可能被修改以減少開口部2620與2620'至2620"與2620'''，由圖26D之平面視圖2650所顯示的。圖26D所顯示之平面視圖2650顯示電氣接觸並銷接一個別SWNT 2655-3之導電相框信號電極2660。例如2655-1、2655-2、2655-4與2655-5之其他個別SWNT具有絕緣的末端區域，其避免與導電相框信號電極2660之電氣接觸。

圖27A顯示與本質上平行方向之個別SWNT接觸之信號電極結構之平面視圖2700，於此較佳方法將本質上平行之SWNT 2655-1、2655-2、2655-3、2655-4與2655-5沈積在較低的銷接結構2725與2725'，其在形成具有絕緣體2250之放電電極2245之前，分別對應至圖22A中之橫剖面2200之較低的銷接結構2270與2270'。請注意，在個別SWNT與控制電極2710之間的犧牲層並未顯示。

其次，較佳方法藉由使用如併入之參考文獻所說明的較佳奈米管處理方法，來圖案化並蝕刻(移除)個別SWNT 2655-1與2655-5，且已知工業方法係用以界定較低的銷接結構2725與2725'以及控制電極2710之對應部分，藉以產生減少寬度之較低的銷接結構2725"與2725'''及控制電極2710'，如顯示於圖27B之平面視圖2735。

接著，較佳方法藉由使用如併入之參考文獻所說明的較佳奈米管處理方法，來沈積、圖案化並蝕刻與本質上平行之SWNT接觸之信號電極2750與2750'。

然後，利用名稱為「非揮發性機電場效裝置與使用其之電路以及其形成方法」，申請日為2004年6月9日之美國專利申請案號10/864,186所說明之較佳方法(未顯示)，來完成對應於圖22A中之橫剖面2200之開關結構，其具有由個別SWNT 2655-2、2655-3與2655-4所組成之奈米管元件2255。請注意，圖27係對應至圖22A或圖22B。

藉由使用選擇的結構、尺寸及材料來控制機電與原子層級力以設定開關操作電壓之第一非揮發性奈米管開關之裝置設計方法

對應於圖22之圖28A顯示處於OFF狀態之三個獨立端子之第一非揮發性奈米管開關2800之簡化橫剖面圖，其在長度L_SUSP 之非延長狀態下具有懸浮奈米管元件2855。奈米管元件2855係由直徑d_CNT 之個別SWNT所構成。信號端子2860與2860'分別對應至圖22A中之信號端子2260與2260'，且係位於相同電壓下，並形成三個獨立端子第一非揮發性奈米管開關2800之一個端子。奈米管元件2855係藉由一端上之信號電極2860與對應的絕緣體2870以及另一端上之信號電極2860'與對應的絕緣體2870'而銷接於兩端上(一種銷接-銷接之奈米管元件懸浮結構)。奈米管元件2855係對應至圖22A所顯示之奈米管元件2255。奈米管元件2855可能譬如由例如圖25C所顯示之SWNT 2455-2、2455-4、2455-5與2455-6之隨機配向SWNT，或者由例如圖27B所顯示之SWNT 2655-2、2655-3與2655-4之本質上平行之SWNT所組成。

圖28A中之長度L_EFF 之控制電極2840係對應至圖22A中之控制電極2240。於OFF狀態中，控制電極2840係與奈米管元件2855隔離了尺寸z'之間隙1。於ON狀態中，控制電極2840係與奈米管元件2855接觸，如以下所更進一步顯示的。

於圖28A中具有厚度T_INS 之絕緣體2850之放電電極2845，係對應至圖22A所顯示之具有絕緣體2250之放電電極2245。請注意，圖28A係對應至圖22A或22B。

關於第一非揮發性奈米管開關之OFF至ON狀態轉變

於操作中，圖28B所顯示之開關力概要2800'(對應於圖28A中之第一非揮發性奈米管開關2800)，回應於：來自奈米管元件2855之位移(延長)之彈性力F_ELAs ；由於在控制電極2840與奈米管元件2855之間的電場之靜電力F_ELEC ；以及如說明於上述所更進一步提供之參考文獻1-3中，由於於奈米管元件2855與控制電極之間的原子層級下的凡得瓦爾交互作用之原子層級Lennard-Jones力F_LJ 。F_ELAS 係由彈簧與具有彈簧係數k之對應的支持部2880之概要表示，如以下所更進一步說明的。在OFF至ON狀態轉變期間，F_LJ 因為間隔距離是可忽略的，而只有牽涉到F_ELEC 與F_ELAS ，其中直徑d_CNT 之奈米管元件2855具有與位移(偏轉距離)Z成比例之F_ELAs ，以及由間隔距離y所決定之靜電力FE_LE C，如圖28B所顯示。對此例而言，個別SW NT直徑dCN_T =1。力量F_EL A_s 、F_ELEC 與 F_LJ 係藉由使用譬如在參考文獻1-3中所提供之一維近似模型，以及從如以下所更進一步說明的參考文獻1-3中之OFF至ON狀態切換電壓所估計之10之力量倍增係數而計算出。

一維近似模型係總結於有關F_ELAs 之表1，有關F_ELEC 之表2，以及有關個別SWNT之原子層級F_LJ 之表3中。關於奈米管銷接-銷接開關力概要2800'，利用表1之F_ELAS 之公式，包含具有直徑d_CNT =1nm之個別SWNT，關於奈米管元件2855之位移z=z'=20nm，及200nm之懸浮長度，可得到F_ELAS =0.56 x 10^-10 牛頓。利用關於奈米管銷接-銷接開關力概要2800'(包含具有直徑d_CNT =1，關於間隙1之相對介電常數ε_R =1，以及y=20nm之間隔之個別SWNT)之表2之F_ELEC 之公式，可得到F_ELEC =37 x 10^-12 V² 牛頓，於此V係為相對於施加至電極2860與2860'之接地電壓(零伏特)而施加至控制電極2840之電壓。放電電極2845亦處於接地電壓。使用因子10作為力量倍增器，舉例而言，使得F_ELEC =10F_ELAS ，且V=3.9伏特，其係與在固定-固定的懸浮第一非揮發性奈米管開關2800結構之個別SWNT之切換電壓以及更進一步說明於上述參考文獻1--3之之比率相符。當奈米管元件2855係處於圖28C所顯示之ON位置時，就完成了OFF至ON轉變。

表1

k=384EI/L3

F_ELAS =kz(384EI/L³ )z

對CNTs而言：

I=(π/64)(D_O ⁴ -D_I ⁴ )

對1nm直徑之個別SWNTs而言：

E=1.2TPa

D_O =d_CNT =1nm

D_I =0

L=L_SUSP

z=從非延長位置之位移

F_ELAS =-22.3 x 10^- 24 z/(L_SUS P)³ 牛頓

表2

對於圓柱狀直徑d &間隔y而言：

U_ELEC =(1/2)C V²

，關於y>2d

F_ELEC =-d(U_ELEC )/dy

F_ELEC =πε_R ε_{0 L} V₂ /[y ln(y/d)² ]

ε₀ =8.85 x 10^-1 2 F/m

關於具有1nm直徑之個別的SWNT：

ε_R =材料&幾何形狀依從性

L=關於靜電力之L_EFF 有效長度

y=在個別的SWNT與電極之間之分隔距離

d=D_CNT =1nm個別的SWNT直徑

V=外加電壓

F_ELEC =27.8 x 10^-1 2 ε_R L_EFF V² /[y ln(y/d_CNT )² ]牛頓

表3

U_LJ =ε[(σ/y )¹² -(σ/y )⁶ ]N

F_LJ =-d(U_LJ )/dr=6(ε/σ)[² (σ/y)¹³ -(σ/y)⁷ ]N

關於碳對碳原子之原子層級力：

σ=0.35 x 10^-9 m=0.35nm

ε=4.6 x 10^-22 焦爾

N=#原子=N_ATOMS

F_LJ =(6 x 4.6 x 10^-22 /3.5 x 10^-10 )[2(0.35/y)¹³ -(0.35/y)⁷ ]N_ATOMS

關於y=r_F-MAX =0.45nm碳原子之最大力量分離

F_LJ =(6 x 4.6 x 10^-22 /3.5 x 10^-10 )[2(0.35/0.45)¹³ -(0.35/0.45)⁷ ]N_ATQMS

F_LJ =0.76 x 10^-12 N_ATOMS 牛頓

第一非揮發性奈米管開關之非揮發狀態

為了讓第一非揮發性奈米管開關2800操作於非揮發性模式，其係在電壓被移除與F_ELEC =0時維持於顯示於圖28C之ON狀態，則在延長之奈米管元件2855之L_EFF 長度部分之原子層級力F_LJ 之總和必須大於恢復彈性力F_ELAS 。在包含於奈米管元件2855中之個別SWNT可能進行力量比較。Lennard-Jones形式之原子層級凡得瓦爾交互作用力量E_LJ 係由在L_EFF 區域之延長之奈米管元件2855與控制電極2840之間之原子層級力所決定。F_LJ 將隨著使用作為供控制電極2840用之導體或半導體之材料產生變化。在不同材料之原子之任何對之原子之間之原子級力量，係可能使用複雜與浪費時間的原子/分子層級電腦模擬來估計。於此例子，假設一石墨接地平面，以便利用表3之E_LJ 力量公式，基於碳對碳原子的力量來執行相當簡單的計算，用以評估第一非揮發性奈米管開關2800之能力以保留資訊於顯示於圖28C之非揮發狀態，其中奈米管元件2855係與控制電極2840接觸。

表3提供F_LJ 公式，並包含碳原子所特有的參數值。假設個別的SWNT具有(10，10)之手微(chirality)與1nm之直徑，則奈米管螺旋週期性幾乎是1.8nm，且碳原子之數目N_ATOMS 提供貢獻給F_LJ 可能被估計如下。關於L_EFF =160nm，有88個位置，於此舉例而言，在個別的SWNT之6個碳原子係耦接至在石墨基板之6個碳原子，所以N_ATOMS 530(530碳對碳對)。關於530碳原子之相對應的原子層級Lennard-Jones力係計算成F_LJ =4 x10^-10 牛頓。利用F_ELEC =0，在顯示於圖28C之ON位置之個別的SWNT之淨力係為F_LJ -F_ELAS =4 x 10^-10 -0.5 x 10^-10 =3.5 x 10^-10 牛頓。因為E_LJ >F_ELAS ，所以裝置是非揮發性的。

關於第一非揮發性奈米管開關之ON至OFF狀態轉變

於操作中，顯示於圖28D之開關力概要2800'係對應於圖28C之顯示於ON位置之第一非揮發性奈米管開關2800，並顯示出被施加至延長之奈米管元件2855以克服530對之碳原子之原子層級Lennard-Jones力E_LJ 之靜電力F_ELEC ，所利用的是概要地由延長之彈簧與支持部2880表示之彈性力F_ELAS 之協助，於此彈簧k位移至位置k'。利用以上所使用之10之力量倍增係數來估計OFF至ON開關轉變電壓，關於ON至OFF轉變之F_ELEC =10(F_LJ -F_ELAS )。

靜電力F_ELEC 係藉由施加電壓V至放電電極2845，施加接地電壓(零伏特)至信號電極2860與2860'，以及施加接地電壓至控制電極2840而產生。為了計算F_ELEC ，首先需計算出關於介電材料與空氣間隙結構2800之有效的介電常數。使用具有相等面積之兩個串聯電容器，關於在奈米管元件2855與放電電極2845之間之距離y之有效介電常數可能被計算如下：

y /ε _R =T _INS /ε _INS +y '/l

關於y=40nm，絕緣體2850材料SiO₂ 具有絕緣體相對介電常數ε _INS =4與T_INS =15nm，而y'=25nm，關於y=40nm之ε _R =1.4。利用表2之F_ELEC 之公式，舉例而言，F_ELEC =30 x 10^-12 V² =10(F_LJ -F_ELAS )=36 x 10^-10 牛頓，而ON至OFF切換電壓可能是V=11伏特。

用以達成足夠靜電力F_ELEC 之V=11伏特之切換電壓係基於石墨平面控制電極2840。然而，控制電極2840可能是金屬，例如Ru、Ti、Cr、Al、Au、Pd、Ni、W、Cu、Mo、Ag、In、Ir、Pb、Sn及其他適當金屬，及其組合。亦可使用金屬合金，例如TiAu、TiCu、TiPd、PbIn及TiW，其他適當導體，包含它們本身的CNT(譬如具有單一壁面、多重壁面及/或雙重壁面)，或導電氮化層、氧化物，或矽化物，例如RuN、RuO，TiN、TaN、CoSi_x 與TiSi_x 。亦可使用其他種類的導體或半導體材料。亦可使用半導體，例如是Si、Ge、GaN、GaAs與其他。在個別的SWNT與控制電極2840之原子之間之原子層級力，可能導致切換電壓大於譬如11伏特。又，可能被不同的製造方法所使用之控制電極材料之改變，係可能導致第一非揮發性奈米管開關2800之切換電壓V之改變。

藉由添加原子層級層於控制電極上而在第一非揮發性奈米管開關上之Lennard-Jones原子層級力之控制

顯示於圖29之第一非揮發性奈米管開關2900，係對應於顯示於圖22A之第一非揮發性奈米管開關2200，並顯示改變於原子級之原子層級Lennard-Jones(E_LJ )力量之結構，以便使切換電壓獨立於控制電極材料。一種於原子級修改顯示於圖29之第一非揮發性奈米管開關2900結構之方法，係使用開關結構2200之變形例，於此添加本質上平行之個別的SWNT 2942使其靠近控制電極2940，其係對應至顯示於圖22A之控制電極2240。本質上平行之SWNT 2942係顯示成剖面圖，並對應至由個別的SWNT所組成之奈米管織物層，這些SWNT例如是顯示於圖27B之奈米管2655-2、2655-3及2655-4。於一原子級，平行之SWNT 2942可接近(少於譬如0.5nm)控制電極2240，並亦與控制電極2940呈電氣接觸。在少於0.5nm距離之下，電子軌道會重疊，因此在非常接近的情況下產生傳導，所以它們亦呈電氣接觸。顯示在在圖29之平行之個別的SWNT 2942與控制電極2940之間之空間並非依照比例繪製，而意欲表示一原子級間距。

奈米管元件2955係銷接於兩端(銷接-銷接奈米管元件懸浮結構)，於此在圖29中之信號電極2960與絕緣體2970形成分別對應於在圖22A之信號電極2260與絕緣體2270之一種銷接結構，且信號電極2960與絕緣體2970形成分別對應於圖22A之信號電極2260與絕緣體2270之另一種銷接結構。具有顯示於圖29之絕緣體2950之放電電極2945分別對應至圖22A之具有絕緣體2250之放電電極2245。

圖30A顯示具有三個獨立端子第一非揮發性奈米管開關3000之簡化橫剖面圖，其對應於處於OFF狀態之第一非揮發性奈米管開關2900，其具有在非延長狀態下擁有長度L_SUSP 之懸浮奈米管元件3055。奈米管元件3055係由具有直徑d_CNT 之個別的SWNT所構成。信號端子3060與3060'分別對應至圖29之信號端子2960與2960'，處於相同的電壓，並形成三個端子之第一非揮發性奈米管開關2900之一個端子。顯示於圖30A之絕緣體3070與3070'對應至顯示於圖29之絕緣體端子2970與2970'。奈米管元件3055係藉由一端上之信號電極3060與對應的絕緣體3070以及另一端上之信號電極3060'與對應的絕緣體3070'，而銷接於兩端(一種銷接-銷接奈米管元件懸浮結構)。奈米管元件3055係對應至顯示於圖29之奈米管元件2955。奈米管元件3055可能包含譬如隨機配向的SWNT，例如顯示於圖25C之SWNT 2455-2、2455-4、2455-5與2455-6，或包含本質上平行之SWNT，例如顯示於圖27B之SWNT 2655-2、2655-3與2655-4。

在圖30A具有長度L_EFF 之控制電極3040係對應至圖29之控制電極2940。於OFF狀態，控制電極3040係與奈米管元件3055分離開具有尺寸z'之間隙1。於ON狀態，奈米管元件3055係與本質上平行之SWNT 3042接觸，SWNT 3042形成一原子層級凡得瓦爾力控制層，其因而與控制電極3040接觸。

在圖30A之具有厚度T_INS 之絕緣體3050之放電電極3045，係對應至顯示於圖29之具有絕緣體2950之放電電極2945。

關於具有原子層級層於控制電極上之第一非揮發性奈米管開關之OFF至ON轉變

於操作中，具有足夠大小之靜電力F_ELEC 係被施加至顯示於圖30A之第一非揮發性奈米管開關3000結構，以克服F_ELAS 並將裝置3000從OFF切換至ON狀態。增加奈米管元件3042係足夠多孔性的，使得F_ELEC 係本質上與為顯示於圖28A之第一非揮發性奈米管開關2800結構所計算的相同。因為分離距離之緣故，使得Lennard-Jones原子級力量是可忽略的。因此，外加電壓V=3.9伏特係與為圖28A所計算的相同。

在控制電極上具有原子層級層之第一非揮發性奈米管開關之非揮發狀態

為了使處於圖30B所顯示之ON狀態之第一非揮發性奈米管開關3000以在非揮發性模式下操作，其係在電壓被移除且F_ELEC =0時，維持於圖30B所顯示之ON狀態，則延長的奈米管元件3055'之L_EFF 長度部分中的原子層級力F_LJ 之總和必須大於回復彈性力F_ELAS 。可能針對包含於奈米管元件3055'中之個別SWNT作出力量比較。原子層級凡得瓦爾交互作用力F_LJ 之Lennard-Jones格式係由在延長的奈米管元件3055'與形成原子層級Lennard-Jones(凡得瓦爾)力量控制層之本質上平行之SWNT 3042之間的原子層級力所決定。在奈米管元件3055'與控制電極3040之間的F_LJ 力，係因為如以下所更進一步說明的額外間隔而可忽略，且本質上係獨立於控制元件3040之導體或半導體材料之選擇。

表3中提供有關F_LJ 之公式，包含碳原子特有的參數值。假設形成原子層級F_LJ 力控制層之本質上平行之SWNT 3042譬如具有5nm之週期性，則對L_EFF =160nm而言，存在有32個位置，於此在個別SWNT 3042中之6個碳原子係譬如耦接至在個別奈米管元件3055'中之6個碳原子，關於總數為N_ATOMS =192個碳接合對。192個碳原子對之相對應的原子層級SWNT至SWNT Lennard-Jones力係被計算成F_LJ =1.5 x 10^-10 牛頓。利用F_ELEC =0，在圖27B所顯示之ON位置中，個別SWNT上之淨力係為F_LJ -F_FLAS =1.5 x 10^-10 -0.5 x 10^-10 =1.0 x 10^-10 牛頓。因為F_LJ >F_ELAS ，所以第一非揮發性奈米管開關3000係為非揮發性的，並在電壓V被移除(F_ELEC =0)時維持於ON狀態中。

本質上平行之個別SWNT 3042之存在導致SWNT元件3055'與控制電極3040之間的間距增加。為了計算目的，假設控制元件3040為石墨，碳原子對間隔係為1.9nm(2 x 0.45nm碳至碳間隔+1.0nm SWNT直徑)，碳原子之數目係為532-192=340原子，且藉由使用表3中之公式，在SWNT 3055'與石墨控制元件3040之間的F_LJ 大概為F_LJ =1.9 x 10^-14 牛頓。引進本質上平行之個別SWNT 3042之層以使在SWNT元件3055'與石墨控制電極3040之間的F_LJ 減少了5,000倍(1.0 x 10^-10 /1.9 x 10^-14 )以上。F_LJ 之這種大於三個等級的減少量，表示用於控制電極3040之材料可能被改變成用於各種不同的製造方法之各種不同的導體或半導體，而在第一非揮發性奈米管開關3000之操作中沒有顯著改變。

在控制電極上具有原子層級層之第一非揮發性奈米管開關之ON至OFF轉變

於操作中，圖30B顯示施加至延長的奈米管元件3055'之靜電力F_ELEC ，用以利用彈性力F_ELAS 之協助來克服192對之碳原子之原子層級Lennard-Jones力F_LJ 。藉由使用上述所更進一步使用的10之力量倍增係數以估計OFF至ON開關轉變電壓，對ON至OFF轉變而言，F_ELEC =10(F_LJ -F_ELAS )。

靜電力E_ELEC 係藉由施加電壓V至放電電極3045與接地電壓(零伏特)至信號電極3060與3060'以及藉由施加接地電壓至控制電極3040而產生。為了計算F_ELEC ，首先計算出關於組合介電材料與空氣間隙結構3000之介電常數。藉由使用兩個同等面積之串聯電容器，關於奈米管元件3055'與放電電極3045之間的距離y之有效介電常數可能被計算如下：

y/ε _R =T_INS /ε _INS +y'/1

對具有1nm之直徑與離控制電極3040大概2nm之間距之奈米管元件3055'而言，y=37.5nm。對於具有ε _INS =4與T_INS =15n m之絕緣體材料SiO₂ 而言，y'=22.5nm，且對y=37.5而言，ε _R =1.43。藉由使用表2中關於F_ELEC 的公式，F_ELEC =24 x 10^-12 V² =10(F_LJ -F_ELAS )=10 x 10^-10 牛頓，於此F_LJ 與F_ELAS 係相對於第一非揮發性奈米管開關之非揮發狀態穩定度而如上述更進一步計算出。

用以達成足夠靜電力F_ELEC 以克服SWNT對SWNT式F_LJ 減去F_ELAS 之估計的ON至OFF切換電壓係為V=6.3伏特。藉由引進本質上平行之SWNT 3042，切換電壓V=6.3伏特已從沒有本質上平行之SWNT 3042之11伏特之估計值被減少，且係獨立於為控制電極3040所選擇之材料。

供控制電極3040用之導電材料可能如上述所更進一步列出。除了導電材料特性以外，供控制電極3040用之材料亦可被選擇，以使在本質上平行之SWNT 3042與控制電極之間的F_LJ 原子層級力大於在SWNT 3042與奈米管元件3055'之間的F_LJ 原子層級SWNT至SWNT力，用以確保SWNT 3042之位置在開關3000'之操作期間並未改變。

藉由使用所選擇的結構、尺寸、材料來控制機電與原子層級力，並藉由附加原子層級層於控制電極上，以設定開關操作電壓之第一揮發性奈米管開關之裝置設計方法

圖31A係對應於具有加至控制電極2340之原子層級層之圖23A，並顯示處於OFF狀態之第一揮發性奈米管開關3100之簡化橫剖面圖，其具有處於長度L_SUSP 之非延長狀態之懸浮奈米管元件3155。奈米管元件3155係由具有直徑d_CNT 之個別SWNT所構成。信號端子3160與3160'係分別對應至圖23A中之信號端子2360與2360'，且係位於相同電壓並形成兩個端子開關3100之一個端子。奈米管元件3155係藉由一端上之信號電極3160與對應的絕緣體3170以及另一端上之信號電極3160'與對應的絕緣體3170'，而銷接於兩端上(一種銷接-銷接奈米管元件懸浮結構)。奈米管元件3155係對應至圖23A所顯示之奈米管元件2355。奈米管元件3155可能譬如由例如圖25C所顯示之SWNT 2455-2、2455-4、2455-5與2455-6之隨機配向SWNT，或者由例如圖27B所顯示之SWNT 2655-2、2655-3與2655-4之本質上平行之SWNT所組成。

圖31A中之長度L_EFF 之控制電極3140係對應至圖23A中之控制電極2340。揮發性奈米管開關3100亦包含控制電極3140上之本質上平行之個別SWNT 3142(未包含於圖23A中)，以在開關3100切換至圖31B所顯示之ON位置時，供Lennard-Jones(F_LJ )力量之原子層級控制用。

在控制電極上具有原子層級層之第一揮發性奈米管開關之OFF至ON狀態轉變

於操作中，電壓V係被施加至控制電極3140，而接地電壓(零伏特)係被施加至信號電極3160與3160'並傳輸至奈米管元件3155，其如圖31A所顯示與控制電極3140隔開了距離y。在OFF至ON轉變期間，奈米管元件3155係被延長並移走了譬如距離z，而奈米管元件3155與控制電極3140之間隔係為圖31B所顯示之y。一維近似模型係總結於有關F_ELAS 之表1、有關F_ELEC 之表2以及有關原子層級F_LJ 之表3中。F_LJ 因為間隔距離是可忽略的，而只有F_ELEC 與F_ELAS 牽涉到直徑d_CNT 之奈米管元件3155，其具有與如圖31B所顯示之位移距離z與由間隔距離y'所決定之靜電力F_ELEC 成比例的F_ELAS 。對此例而言，個別SWNT直徑d_CNT =1。力F_ELAS 、F_ELEC 與F_LJ 係藉由使用譬如在參考文獻1-3中所提供之一維近似模型，以及從如以下所更進一步說明的參考文獻1-3中之OFF至ON狀態切換電壓所估計之10之力量倍增係數而計算出。

於此例子，第一揮發性奈米管開關3100具有L_SUSP =200nm、L_EFF =160nm以及z=40nm。因為本質上平行之SWNT 3142層係為多孔性的，且大概與控制電極3140具有相同的電壓，所以F_ELEC 是不變的。於此例中，藉由使用基於第一揮發性奈米管開關3100之尺寸與表1與2中之公式之計算，F_ELAS =1 x 10^-10 牛頓且F_ELEC =15 x 10^-12 V² 牛頓。藉由使用如上述所更進一步被說明的10倍放大器，F_ELEC =10 F_ELAS ，因此，V=8.2伏特以產生OFF至ON轉變。

在控制電極上具有原子層級層之第一揮發性奈米管開關之揮發狀態

為了使第一揮發性奈米管開關3100在揮發性模式下操作，其在電壓被移除且F_ELEC =0時，並未維持於於圖31B所顯示之ON狀態，但取而代之回到圖31A所顯示之OFF狀態，則施加至延長的奈米管元件3155'之原子層級力F_LJ 之總和必須小於回復彈性力F_ELAS 。可能針對包含於奈米管元件3155'中之個別SWNT作出力量比較。原子層級凡得瓦爾交互作用力F_LJ 之Lennard-Jones格式，係由在延長的奈米管元件3155與形成原子層級Lennard-Jones力控制層之本質上平行之SWNT 3142之間的原子層級力所決定。在奈米管元件3155'與控制電極3040之間的F_LJ 力，係因為如以上所更進一步說明的額外間隔而可忽略，且本質上係獨立於控制元件3140之導體或半導體材料之選擇。

表3中提供有關F_LJ 之公式，包含碳原子特有的參數值。假設形成原子層級凡得瓦爾力控制層之本質上平行之SWNT 3142譬如具有10nm之週期性，則對L_EFF =160nm而言，存在有總數為N_ATOMS =96個碳接合對。96個碳原子對之相對應的原子層級SWNT至SWNT Lennard-Jones力係被計算成F_LJ =0.7 x 10^-10 牛頓。利用F_ELEC =0，且因為如上述所更進一步計算出的F_ELAS =1.0 x 10^-10 牛頓，所以在圖27B所顯示之ON位置中，個別SWNT上之淨力係為F_ELAS -F_LJ =1.0 x 10^-10 -0.7 x 10^-10 =0.3 x 10^-10 牛頓。因為F_ELAS >F_LJ ，所以第一非揮發性奈米管開關3100係為揮發性的。因為如上述所更進一步討論的額外間距，所以在奈米管元件3155'與控制電極3140之間不存在有F_LJ 貢獻。

在控制電極上具有原子層級層之第一揮發性奈米管開關之ON至OFF轉變

因為如上述所更進一步說明的F_ELAS >F_LJ ，所以當V被減少至零且F_ELEC =0時，會發生ON至OFF狀態轉變。

藉由使用所選擇的結構、尺寸、材料來控制機電與原子層級力，並藉由附加原子層級層於絕緣的輸入電極與輸出電極上，以設定開關操作電壓之第二非揮發性奈米管開關之裝置設計方法

於非揮發性模式下操作之具有四個獨立端子之第二非揮發性奈米管開關可能用於奈米管保護裝置，如上述所更進一步說明的。這樣的四個端子開關亦可用於唯-奈米管邏輯運算，如說明於美國專利申請案號10/918,085中，名稱為「具多重控制之奈米管式開關元件」，申請日為2004年8月13日，且其製造係說明於美國專利申請案號10/918,181中，名稱為「奈米管裝置結構與製造方法」，申請日為2004年8月13日。四端子裝置可具有一個在開關之中心之輸出，以及位於輸出與信號電極之間的輸入與放電電極，其中信號電極連接至奈米管通道元件，其被切換成與處於ON狀態之輸出電極接觸，並被切換成脫離與處於OFF狀態之輸出電極接觸。又，四端子裝置可具有在開關之中心之輸入與放電電極，以及位於輸入和放電電極與信號電極之間的數個輸出，其中信號電極連接至奈米管通道元件，其被切換成與處於ON狀態之輸出電極接觸，並被切換成脫離與處於OFF狀態之輸出電極接觸。第二非揮發性開關操作係由包含原子層級凡得瓦爾力之四個獨立端子開關設計所決定，而原子層級凡得瓦爾力係藉由使用表3中之Lennard-Jones力(F_LJ )方程式而計算出。輸入電極與輸出電極(端子)可能在懸浮通道元件之上或之下，而放電電極可能在懸浮通道元件之下或之上，且信號電極接觸奈米管通道元件之至少一端。於OFF狀態中，奈米管通道元件可能處於非延長狀態，或可能被延長並與和輸出電極一起使用之放電與對向電極結構上之絕緣體接觸，用以平衡與輸出端子上之電壓相關的電力。

圖32A顯示一種四端子開關結構之第二非揮發性開關3200之橫剖面，其具有在開關3200之中間並分別位於奈米管通道元件3215之上與之下之的輸出電極3213與對應的絕緣對向電極3213'。絕緣的輸入電極3211與3211'與絕緣的放電電極3212與3212'係位於奈米管通道元件3215之相對側上，其係用以藉由施加一電壓V在絕緣的輸入電極3211與3211'與信號電極3214與3214'之間；或在絕緣的放電電極3212與3212'與信號電極3214與3214'之間，來施加靜電力至通道元件3215。信號電極3214與3214'係連接至奈米管通道元件3215，如圖32A所顯示。開關3200係部分埋入介電材料3217中。輸入電極3211係藉由介電材料3218而絕緣，而輸入電極3211'係藉由介電材料3218'而絕緣，且與奈米管通道元件3215隔開了一個間隙；放電電極3212、3212'與對向電極3213'係藉由介電材料3219而絕緣，並與奈米管通道元件3215隔開了另一個間隙。絕緣體3220與絕緣體3217形成一個奈米管通道元件3215之銷接結構，而絕緣體3220'與絕緣體3217形成另一個。輸入電極3211係與輸出電極3213隔開了絕緣體3222；輸入電極3211'係與輸出電極3213隔開了絕緣體3222'。放電電極3212係與對向電極3213'隔開了絕緣體3224；放電電極3212'係與對向電極3213'隔開了絕緣體3224'。

圖32B顯示第二非揮發性開關3200'，其具有分別與絕緣體3218與3218呈庫侖接觸之本質上平行之SWNT層3242與3242'，以及與輸出電極3213呈庫侖接觸之層3242"。本質上平行之SWNT層3242、3242'與3242"係藉由使用類似於圖29所使用的那些方法，用以控制如以下所更進一步說明之處於ON狀態之原子層級Lennard-Jones 力。於此例中，輸入電極3211與3211'、放電電極3212與3212'、輸出電極3213以及對向電極3213'之長度全部為65nm。例如3222、3222'、3224與3224'之中介絕緣體全部為65nm。奈米管通道元件3215之相對應的懸浮長度L_SUSP 係為325nm。

在絕緣的輸入電極與輸出電極上具有原子層級層之第二非揮發性奈米管開關之OFF至ON轉變

於操作中，輸出電極3213與對向電極3213'係處於電氣接觸(未顯示)藉以產生在懸浮奈米管通道元件3215上之對向靜電力，且並非是在從OFF至ON狀態之轉變中的因子。輸入電極3211與3211'係處於電壓V，信號電極3214與3214'係處於接地電壓(零伏特)，俾能使奈米管通道元件3215亦處於零伏特，而放電電極3212與3212'亦處於零伏特。假設在輸入電極3211和3211'與奈米管通道元件3215之間的間隔為20nm(間隙加氧化物)，絕緣體氧化物3218與3218'為3nm，本質上平行之SWNT 3242與3242'為1nm直徑，位移，則彈性力F_ELAS =0.1 x 10^-10 牛頓。對顯示於圖32B之第二非揮發性開關3200'之325nm之懸浮長度之銷接-銷接奈米管通道元件懸浮結構3215而言，F_ELAS 係藉由使用表1中之彈性力公式而計算出。

藉由使用表2中關於F_ELEC 之公式，在輸入電極3211和3211'與奈米管通道元件3215之間的間隔大概為20nm，奈米管通道元件3215具有個別SWNT直徑d_CNT =1nm，ε _R =1，輸入電極3211與3211'每一個的長度為65nm，靜電力F_ELEC =30 x 10^-12 V² 。請注意，本質上平行之SWNT層係為多孔性的，且並未大幅修改電場與對應的電力F_ELEC 。藉由使用F_ELEC =10 F_ELAS =1.0 x 10^-10 ，V=1.85伏特。因為間隔距離太大，所以原子層級Lennard-Jones力F_LJ 並不是在OFF至ON轉變中之因子。原子層級Lennard-Jones力施加於1nm等級之間隔。

在絕緣的輸入電極與輸出電極上具有原子層級層之第二非揮發性奈米管開關之非揮發性裝置狀態

為了第二非揮發性開關3200'以在非揮發性模式下操作，其係在電壓V被移除且F_ELEC =0時，維持於圖32C所顯示之ON狀態，接著延長的奈米管通道元件3215'上之原子層級力F_LJ 之總和必須大於回復彈性力F_ELAS 。可能針對包含於奈米管元件3215'中之個別SWNT作出力量比較。原子層級凡得瓦爾交互作用力F_LJ 之Lennard-Jones格式係由在延長的奈米管元件3215'與對原子層級F_LJ 有貢獻之輸入電極3211和3211'與輸出電極3213之那個部分之間的原子層級力所決定。一般而言，原子層級力F_LJ 產生在延長的奈米管元件3215'之一部分(以LEFF-LJ表示)與本質上平行之SWNT 3242、3242'與3242"之間，於此間隔係小於1nm。為說明的目的，已將圖32C所顯示之延長的奈米管元件3215'之Lennard-Jones原子層級力區域變暗。於此例中，LEFF-LJ=65/2+65+65/2=130nm。對於本質上平行之SWNT層3242、3242'與3242"之5nm之節距而言，對F_LJ 有貢獻之碳原子對之數目可能被估計如下。對LEFF-LJ=130nm且5nm之本質上平行之SWNT節距而言，有26個具有6個碳原子之位置，其極接近圖32C之第二非揮發性開關3200'所顯示之每一個SWNT，或者N_ATOMS =156碳原子對。藉由使用表3中之公式，F_LJ =1.2 x 10^-10 牛頓。利用F_ELEC =0，在圖32C所顯示之ON位置中，個別SWNT上之淨力係為F_LJ -F_FLAS =1.2 x 10^-10 -0.1 x 10^-10 =1.1 x 10^-10 牛頓。因為F_LJ >F_FLAS ，所以第二非揮發性開關3200'係為非揮發性開關。

在輸入與輸出電極上具有原子層級層之第二非揮發性奈米管開關之ON至OFF轉變

於操作中，有關第二非揮發性開關3200'之ON至OFF轉變，與彈性回復力E_LAS 結合之靜電力F_ELEC 必須克服原子層級Lennard-Jones力F_LJ 。藉由使用上述所更進一步使用的10之相同的力量倍增係數來估計OFF至ON開關轉變電壓，對於ON至OFF轉變而言係需要F_ELEC =10(F_LJ -F_ELAS )。於此例中，如上述所更進一步顯示的F_LJ -F_ELAS =1.1 x 10^-10 牛頓，因此需要F_ELEC =11 x 10^-10 牛頓以從ON狀態切換至OFF狀態。

靜電力F_ELEC 可能藉由施加電壓V至放電電極3212與3212'；施加接地(零)伏特至信號電極3214與3214'，其與亦變成零伏特之奈米管元件3215'接觸；以及施加如圖32D所顯示之接地電壓至輸入電極3211與3211'而產生。除了為說明的目的已將延長的奈米管元件3215'之靜電力區域變暗以外，圖32D係與圖32C相同。與在零伏特下之奈米管元件3215'接觸之輸出電極3213，亦處於零伏特。因為輸出電極3213與對向電極3213'係電連接(未顯示)，所以對向電極3213'亦處於零伏特。F_ELEC 力之計算可能完成於兩個部分中，一個部分是關於平行於輸入電極3211與3211'之奈米管元件3215'區域(以F_ELEC-1 表示)，而另一部分是關於奈米管元件3215'非平行區域(以F_ELEC-2 表示)，以使F_ELEC =F_ELEC-1 +F_ELEC-2 。

為了計算F_ELEC-1 ，對應於厚度T_INS 之合併介電材料3219之間隔y₁ 與空氣間隙-至介電材料3219之間隔y₁ '之相對介電常數ε _{R 1} ，可能藉由假設兩個同等面積之串聯電容器而被計算如下：

y₁ /ε _{R 1} =T_INS /ε _INS +y₁ '/1

對y₁ =35nm而言，絕緣體3219之材料SiO₂ 具有ε _INS =4與T_INS =15nm，而對y=35nm而言，y₁ '=20、ε _{R 1} =1.47。

為了計算F_ELEC-2 ，對應於厚度T_INS 之合併介電材料3219之間隔y₂ 與空氣間隙-至介電材料3219之間隔y₂ '之一相對介電常數ε _{R 2} 可能藉由假設兩個同等面積之串聯電容器而被計算如下：

y₂ /ε _{R 2} =T_INS /ε _INS +y₂ '/1

對y₂ =27.5nm而言，絕緣體3219之材料SiO₂ 具有ε _INS =4與T_INS =15nm，而對y₂ =27.5nm而言，y₂ '=12.5、ε _{R 2} =1.69。

藉由使用處於ON狀態之第二非揮發性開關3200'之相對介電常數與尺寸，以及來自表2關於F_ELEC 之公式用以計算F_ELEC 分量F_ELEC-1 與F_ELEC-2 ，F_ELEC-1 =10.8 x 10^-12 V² 而F_ELEC-2 =17.2 x 10^-12 V² ，因此可得到F_ELEC =28 x 10^-12 V² 。因為如上述所更進一步說明的需要F_ELEC =11 x 10^-10 牛頓之靜電力以從ON轉變至OFF狀態，所以，F_ELEC =28 x 10^-12 V² =11 x 10^-10 牛頓，且V=6.3伏特。

藉由使用所選擇的結構、尺寸、材料來控制機電與原子層級力，並藉由附加原子層級層於絕緣的輸入電極與輸出電極上，以設定開關操作電壓之第二揮發性奈米管開關之裝置設計方法

圖33A顯示第二揮發性開關3300結構，其具有分別靠近絕緣體3318與3318'之本質上平行之SWNT層3342與3342'以及靠近輸出電極3313之層3342"。本質上平行之SWNT層3342、3342'、與3342"係藉由使用類似於圖32所使用的那些方法，用以控制如以下所更進一步說明的處於ON狀態之原子層級Lennard-Jones力。於此例中，輸入電極3311與3311'、輸出電極3313以及對向電極3313'之長度全部為50nm。例如3322與3322'之中介氧化物全部為50nm。奈米管通道元件3215之相對應的懸浮長度L_SUSP 係為250nm。

圖33A顯示不具有例如圖32中之3212與3212'之放電電極之第二揮發性開關3300，其乃因為第二揮發性奈米管開關3300在電壓V被移除時會從ON轉變至OFF狀態，且並不需要放電電極。

達成第二揮發性開關之操作之一替代方式係使用圖32，並用以經由信號電極3214與3214'(未顯示)將放電電極3212與3212'電連接至奈米管元件3215。這確保了在奈米管通道元件3215與放電電極3212和3212'之間的零電壓差，並在與和揮發性操作相符之尺寸與材料結合時，允許第二揮發性奈米管開關之操作。

在絕緣的輸入電極與輸出電極上具有原子層級層之第二揮發性奈米管開關之OFF至ON轉變

於操作中，輸出電極3313與對向電極3313'係處於電氣接觸(未顯示)，藉以產生懸浮奈米管通道元件3315上之對向靜電力，且在從OFF至ON狀態之轉變中並不是一項因子。輸入電極3311與3311'係處於電壓V，信號電極3314與3314'係處於接地(零伏特)，俾能使奈米管通道元件3315亦處於零伏特。假設在輸入電極3311和3311'與奈米管通道元件3315之間的間隔為50nm(間隙加氧化物)，絕緣體氧化物3218與3218'為3nm，本質上平行之SWNT 3342與3342'為1nm直徑，位移，則彈性力F_ELAS =0.7 x 10^-10 牛頓，其藉由使用表1中之彈性力公式而為銷接-銷接結構3300所計算。

藉由使用表2中關於F_ELEC 之公式，在輸入電極3311和3311'與奈米管通道元件3315之間的間隔大概為50nm，奈米管通道元件3315之直徑d_CNT =1nm，ε _R =1，輸入電極3311與3311'每一個之長度為50nm，靜電力F_ELEC =7.2 x 10^-12 V² 。藉由使用F_ELEC =10F_ELAS =7 x 10^-10 ，V=9.85伏特。因為間隔距離太大，所以原子層級Lennard-Jones力F_LJ 並不是在OFF至ON轉變中之一項因子。原子層級Lennard-Jones力施加於1nm等級之間隔。

在輸入與輸出電極上具有原子層級層之第二揮發性奈米管開關之揮發性裝置狀態

為了使第二揮發性奈米管開關3300在揮發性模式下操作，其在電壓被移除且F_ELEC =0時並未維持於於圖33B所顯示之ON狀態，但取而代之回到圖33A所顯示之OFF狀態，則施加至延長的奈米管通道元件3155'之原子層級力F_LJ 之總和必須小於回復彈性力F_ELAS 。可能針對包含於奈米管通道元件3155'中之個別SWNT作出力量比較。原子層級凡得瓦爾交互作用力F_LJ 之Lennard-Jones格式，係由在延長的奈米管元件3315'與會對原子層級F_LJ 有貢獻之絕緣的輸入電極3311和3311'與輸出電極3313之部分之間的原子層級力所決定。一般而言，原子層級F_LJ 力產生在延長的奈米管元件3315'之一部分(以LEFF-LJ表示)與本質上平行之SWNT 3342、3342'與3342"之間，於此間隔係小於1nm。為說明的目的，已將圖33B所顯示之延長的奈米管元件3315'之Lennard-Jones原子層級力區域變暗。於此例中，LEFF-LJ=50/2+50+50/2=100nm。對於本質上平行之SWNT層3342、3342'與3342"之10nm之節距而言，對F_LJ 有貢獻之碳原子對之數目係為N_ATOMS =60。藉由使用表3中之公式，F_LJ =0.5 x 10^-10 牛頓。利用F_ELEC =0，在圖33B所顯示之ON位置中，個別SWNT上之淨力係為F_ELAS -F_LJ =0.7 x 10^-10 -0.5 x 10^-10 =0.2 x 10^-10 牛頓。因為F_ELAS >F_LJ ，所以第二揮發性奈米管開關3300係為揮發性開關。

在輸入與輸出電極上具有原子層級層之第二非揮發性奈米管開關之ON至OFF轉變

ON至OFF狀態轉變發生在V被減少至零且F_ELEC =0時，其乃因為如上述所更進一步說明的F_ELAS >F_LJ 。

控制SWNT上之Lennard-Jones原子層級凡得瓦爾力藉以形成奈米管(通道)元件之額外方法

除了原子層3444已被加至絕緣的輸入電極3411，原子層3444'已被加至絕的輸入電極3411'以及原子層3444"已被加至輸出3413以外，圖34A(結構3400)係類似於圖32B。這些原子層係被附加，以確保在延長的奈米管通道元件3415'與本質上平行之SWNT 3442、3442'與3442"之間的原子層級Lennard-Jones(F_LJ )力，不會超過在本質上平行之SWNT 3442、3442'與3442"以及支撐絕緣體或導體材料之間的F_LJ 。

各種不同材料之本質上平行之奈米線(奈米棒)可能被使用，以取代圖29所顯示之本質上平行之SWNT 2942與圖32B所顯示之本質上平行之SWNT 3242、3242'與3242"，用以改變原子層級Lennard-Jones力F_LJ 。奈米線(奈米棒)材料之例子係為氧化鋁、鉍、鎘、硒化物、氮化鎵、金、磷化鎵、鍺、矽、磷化銦、氧化鎂、氧化錳、鎳、鈀、碳化矽、鈦、氧化鋅以及例如矽鍺或其他被塗佈之種類之額外混合奈米線。

或者，本質上平行之奈米線可能被使用作為光罩。舉例而言，沈積在矽上之氟化鈣奈米線可能被使用作為光罩，藉以蝕刻在具有毫微米節距與毫微米深度之矽電極中之渠溝，用以調變原子層級Lennard-Jones力。

或者，金屬犧牲層可能被平版印刷形成以建立奈米渠溝。舉例而言，金屬犧牲層可能沈積在後來待被移除之犧牲層之頂端上，而此犧牲層建立一切換間隙。層3414係接著沈積在金屬犧牲層之頂端上。然後，金屬犧牲層係藉由蝕刻製程而移除，用以調變於3415'-3413介面下之原子級Lennard-Jones力。

如顯示於圖35A(結構3500)中：係顯示在不需要使用本質上平行之個別SWNT層的情況下，在奈米管(通道)元件3515與輸出電極3513之間的原子層級F_LJ (於此情況下為鎢)。奈米管可被共價地或非共價地被誘導體化(derivitized)以產生變化表面(R)3530。鎢表面亦可是具有誘導體化(derivitization)分子或原子層(R*)3531之共價地或非共價地變化之表面，用以變更與奈米管之凡得瓦爾交互作用。層3520、3522與3522'係為絕緣層。舉例而言，在奈米管元件3515之偏轉期間，微弱Lennard-Jones電位係形成於3530與3531之間。在間隔之時，微弱Lennard-Jones電位係在3530與3531之間被損壞。關於另一例，功能分子或原子層3530與3531形成化學接合至輸出電極3513中之鎢原子，並化學接合至3515中之碳原子。關於這種情況，間隔與Lennard-Jones力係由分子之長度或原子層3530-3531之厚度所決定。

除了鎢輸出電極3513已被利用介電材料3519而絕緣之輸入電極3513'所置換以外，圖35B顯示與35A相同的交互作用。於此情況下，表面官能化係藉由使用熟習本項技藝者所熟知之標準化學表面修改技術而完成。於此例中，在3515與輸入電極3513'之間的間隔，係藉由3530'與3531'之組合分子或原子層(R*)而保持固定。

除了附加另一原子層(R**)3531"以增加在奈米管(通道)元件3515與鎢輸出電極3513之間的間隔以外，圖35C顯示與35A相同的交互作用。

除了附加另一原子層(R**)3535'''以增加在奈米管(通道)元件3515與絕緣的輸入電極3513'之間的間隔以外，圖35D顯示相同的交互作用35B。

用以使第二非揮發性與揮發性奈米管開關最佳化之佈局結構與方法

圖36顯示在奈米管通道元件3215之上且平行於因絕緣體3219而絕緣之第二非揮發性奈米管開關3200之放電電極3212和3212'與對向電極3213'(如圖32B所顯示)所作之橫剖面之平面視圖3600。平面視圖3600顯示一種藉由限制與信號電極3614與3614'(分別對應至信號電極3214與3214')接觸之奈米管通道元件3215中的個別SWNT之數目，來降低隨機配向之個別SWNT長度變化之方法。絕緣體369係對應至圖32D中之絕緣體3219。對向電極3613'係對應至圖32B中以橫剖面顯示之對向電極3213'。

製造平面視圖3600之較佳方法係類似於上述關於圖25所更進一步說明的製造結構2545之較佳方法。較佳方法露出所選擇的隨機配向之個別SWNT之末端以供與信號電極3614與3614'接觸，藉以降低長度變化，其可導致上述所更進一步說明且分別在表1、2與3中之彈性力F_ELAS 、靜電力F_ELEC 與原子層級力F_LJ 之對應變化。降低由尺寸變化所導致的力量變化，會導致例如操作電壓V之開關操作特徵之較佳控制。

圖36所顯示之平面視圖3600顯示個別SWNT 3655-2、2655-4、3655-5與3655-6之露出端，其與信號電極3614與3614'呈電氣與物理接觸，並對圖32B所顯示之第二非揮發性奈米管開關3200之切換特徵有貢獻。例如3655-1、3655-3、3655-7與3655-8之額外的個別SWNT具有兩端或至少一端，其與銷接絕緣體3627與3627'接觸，且並未對例如第二非揮發性奈米管開關3200'之操作電壓V之切換特徵有貢獻。

圖33A所顯示之揮發性奈米管開關3300之電氣性能，亦可藉由使用上述關於圖36所更進一步說明的類似的較佳方法而提高，而圖36說明藉由限制與信號電極3314與3314'接觸之奈米管通道元件3315中之個別SWNT之數目，來降低隨機配向之個別SWNT長度變化。相對於製造圖36所說明的較佳方法可能用以在施加至圖33A所顯示之揮發性奈米管開關3300時，提高例如操作電壓V之切換特徵。這些較佳方法可能被應用至具有省略(未顯示)之放電電極3612與3612'之結構3600。

圖37顯示在奈米管通道元件3215之上且平行於因絕緣體3219而絕緣之第二非揮發性奈米管開關3200之放電電極3212和3212'與對向電極3213'(如圖32B所顯示)所作之橫剖面之平面視圖3700。平面視圖3700顯示一種使用本質上平行之個別SWNT以消除與信號電極3714與3714'(分別對應至信號電極3214與3214')接觸之奈米管通道元件3215中的個別SWNT之長度變化的方法。信號電極3714與3714'係電連接以形成一個信號電極3740。絕緣體3719係對應至圖32D中之絕緣體3219，且亦類似於圖36中之絕緣體3619。對向電極3713'係對應至圖32B中以橫剖面顯示之對向電極3213'，且亦類似於圖36中之對向電極3613'。

製造平面視圖3700之較佳方法，係類似於上述關於圖27所更進一步說明的製造結構2735之較佳方法。較佳方法露出所選擇的本質上平行之個別SWNT之末端以供與信號電極3714與3714'接觸，藉以控制對上述所更進一步說明且分別在表1、2與3中之彈性力F_ELAS 、靜電力F_ELEC 與原子層級力F_LJ 提供貢獻之個別SWNT之數目。降低力量變化會導致例如操作電壓V之開關操作特徵之較佳控制。

圖37所顯示之平面視圖3700顯示個別SWNT 3755-2、3755-3與3755-4之露出端，其與信號電極3714與3714'呈電氣與物理接觸，並對圖32B所顯示之第二非揮發性奈米管開關3200'之切換特徵有貢獻。

圖33A所顯示之揮發性奈米管開關3300之電氣性能，亦可藉由使用選擇與信號電極3314與3314'接觸之本質上平行之個別SWNT之數目之類似的較佳方法而提高，藉以控制對揮發性奈米管開關3300之電氣特徵提供貢獻之個別SWNT之數目。相對於圖36所說明的較佳方法，可能用以在施加至具有省略(未顯示)之放電電極3712、3712'與3740之結構3700時，提高例如操作電壓V之切換特徵。

經由一層之非導電奈米粒子創造在非揮發性奈米管開關內之狹小切換間隙之裝置設計方法

圖38A與38B顯示對應於圖22A所顯示之非揮發性奈米管開關2200之非揮發性開關3800之簡化橫剖面圖，並顯示提供在奈米管元件3855之下的狹小切換間隙之結構。

圖38A說明處於"OFF"狀態之非揮發性開關3800，其具有處於非延長狀態之奈米管元件3855。包含直徑d_CNT 之個別SWNT之奈米管元件3855可被塗佈有數個非導電性奈米粒子3842，然後被放置於橫越過包含控制電極3840之基板元件3880。或者，舉例而言，可將非導電奈米粒子分散於基板上。吾人應理解到可使用任何半導體或絕緣層來代替基板。圖38A-B之開關或任何於此所說明的開關之半導體或絕緣層，甚至可實質上垂直地位於譬如3D結構中。在基板或任何絕緣係實質上垂直的狀況下，開關之結構可因此而實現。信號電極3860與3860'以及絕緣體3870與3870'係用以將奈米管元件3855固定在基板3880與控制電極3840上方之一定位置。由支持部3890所包圍之具有絕緣體3850之放電電極3845，係實質上顯示成與控制電極3840相向。

非導電性奈米粒子3842可提供在奈米管元件3855與控制電極3840之間的隔離止擋，並可更進一步提供橫越過控制電極3840之狹小切換間隙3842a，而奈米管元件3855之一部分係懸浮在控制電極3840上面。切換間隙3842a係在具有深度"z"之非導電性奈米粒子3842之間被實現，而深度"z"實質上等於非導電性奈米粒子3842之直徑，且大幅地少於利用以前已知的方法被實現之對應的切換間隙深度。這種縮小的切換間隙大幅地減少延長奈米管元件3855進入對抗控制電極3840之位置所需要的切換電壓。

圖38B說明處於"ON"狀態之非揮發性開關3800，其具有處於延長狀態之奈米管元件3855'。此縮小的切換間隙大幅地減少存在於奈米管元件3855'中之彈性應變力(F_ELAS )，同時與存在於具有與以前已知的方法相關的懸浮長度之結構中之彈性力比較而言，其係被保持於一種延長狀態內。對放電電極3840與電極3860和3860'適當的刺激，可使開關3800回復到OFF狀態並使奈米管元件3855回復到非延長狀態。

非導電性奈米粒子3842可從包含但並未受限於二氧化矽、氧化鋁、氧化鈦、氮化矽與氮化鋁之數種材料被實現。

非導電性奈米粒子3842可經由數個方法而被黏接至奈米管元件3855，這些方法包含但並未受限於：

(1)在奈米管溶液之形成期間(如上所述，譬如在Sen等人之美國專利公開案US 2008 0224126中，其係於此被併入作，參考)或在於此所提出之裝置之製造期間，產生隨後耦接至奈米管元件之表面之預先官能化之奈米粒子。

(2)奈米管元件表面之聚合物纏繞，用以產生一預先官能化的表面，其接著連接至具有互補官能基之奈米粒子。供這種方法用之典型聚合物包含但並未受限於雙團塊共聚物，例如離子聚合物、多肽與DNA。

(3)奈米管元件表面之氟化作用，用以在此表面上建構氟化帶，其接著作為化學光罩以供奈米粒子連結在此表面上。這種化學光罩可以依據奈米粒子上之官能基而作為正光罩或負光罩。

(4)在製造期間使奈米粒子沈積在電極上，其允許奈米管在後來製程期間之官能化。

圖39顯示例示製程，其中預先官能化的非導電性奈米粒子可被產生並耦接至SWNT。與非導電性奈米粒子耦接之這些SWNT可接著被組合成奈米管元件，例如描繪於圖38A與38B中。

在圖39所描繪之例示製程內，縮水甘油3901係在添加物製程中與3-氨基丙基三甲基矽氧烷(3-aminopropyltriethoxysilane)3902(在工業中通常稱為APTS)結合，用以產生分子結構3903。分子結構3903遭遇一種酸性凝結製程以產生胺基封端的(amine terminated)二氧化矽奈米粒子3904，其在水溶液內變成被充以正電，並輕易允許黏著至被充以負電的導電奈米管3905。奈米管3905上之區域可以藉由選擇性地塗佈奈米管而界定，於此奈米粒子3904並未黏著在奈米管3905上。類似於圖38A所顯示之3842a之間隙因此可被實現。關於奈米管之額外官能化機構係於Segal等人之美國專利申請公開號2005/0053525以及Segal等人之美國專利申請公開號2008/0164541中提出，兩者係於此併入作參考。奈米粒子3904或者可由於凡得瓦爾力而被吸引至奈米管元件3905。

用以將奈米粒子結構黏著至奈米管之這些與其他方法之細節係熟習本項技藝者所熟知的。又，用以將奈米粒子黏著至奈米管之表面之特別方法並未與本發明有明確相關。如此，本發明不應受限於將數個奈米粒子黏著至奈米管結構所選擇之特別方法或製程。吾人亦應注意到，雖然前述說明用以官能化非導電性奈米粒子至導電奈米管之上的方法，但本揭露內容之方法並未受限在這一點。或者，舉例而言，奈米粒子可被分散在基板上或黏接至基板。

圖40顯示用以將一均勻層之奈米粒子塗佈奈米管4002施加在基板元件4004上面之例示的旋轉塗佈製程4003。如本揭露內容之先前段落所詳細說明的，基板元件4004可包含犧牲材料，其可能被蝕刻掉，以形成譬如奈米管元件3855，如圖38A所示。

奈米粒子塗佈奈米管4002首先分散於高品質半導體等級水解液4001，如說明於Sen等人之美國專利申請公開號2008/0224126中。此種溶液接著被旋轉塗佈--一種熟習本項技藝者所熟知之程序，其中一種物質(於此情況下為奈米粒子塗佈奈米管4002)係沈積於基板上面之一薄且均勻的層--至基板元件4004之上，以實現一均勻單層網之奈米粒子塗佈之奈米管。

於非揮發性奈米管開關上使用導電奈米粒子之Lennard-Jones原子層級力之控制

圖41A、41B與41C顯示對應於圖22A所顯示之非揮發性奈米管開關2200之非揮發性開關4100之簡化橫剖面圖，並顯示提供奈米管元件4155與控制電極4140之間的有效縮小的物理接觸面積之結構。

圖41A說明處於"OFF"狀態之非揮發性開關4100，其具有處於非延長狀態之奈米管元件4155。於圖41A中，由例如但並未受限於銅、鋁、鈷與鎳之元件所製成之數個導電奈米粒子4142，係稀疏地分散並黏接至基板4180。包含直徑d_CNT 之個別SWNT之奈米管元件4155，係被置放於橫越過塗佈基板元件4180，其包含控制電極4140。信號電極4160與4160'與絕緣體4170與4170'係用以將奈米管元件4155固定在控制電極4140上面之一定位置。或者，導電奈米粒子可被黏接至奈米管元件4155。具有由材料4190所包圍之絕緣體4150之放電電極4145係實質上顯示成與控制電極4140相對。

圖41B說明處於"ON"狀態之非揮發性開關4100，其具有處於延長狀態之奈米管元件4155'。在"ON"狀態期間，奈米管元件4155'只與導電奈米粒子4142之表面作物理接觸，而沒有與控制電極4140作直接物理接觸。導電奈米粒子4142提供在奈米管元件4155'與控制電極4140之間的足夠的電氣導電性，同時大幅使物理介面區域4175最小化。這種縮小的物理介面區域4175可被使用，以大幅減少存在於延長的奈米管元件4155'與控制電極4140之間的Lennard-Jones原子層級力(F_LJ )。對放電電極4140之適當刺激，可使開關4100回到OFF狀態並使奈米管元件4155回到非延長狀態。

將導電奈米粒子4142黏著至接觸電極4140之表面之一項優點，係為用以將奈米管元件4155切換成延長狀態之電場，將因為接觸電極4140之「刻有紋理」之形態而增加。利用「刻有紋理」之電極以增加電場係為熟習本項技藝者所熟知的，尤其在電可抹除可程式化唯讀記憶體(EEPROM)之發展之內。較高電場大幅限制對於確實將奈米管元件4155切換成延長狀態所需之超薄的切換間隙深度之需求。

吾人應注意到，雖然圖41A與41B將導電奈米粒子說明成黏著至基板4180與控制電極4140，但本發明並未受限於這一點。的確，本發明之此種樣態可藉由稀疏地分散並將數個導電奈米粒子4142黏著至奈米管元件而同樣被實現。

圖41C顯示非揮發性開關4100，其具有奈米管元件4155'、電極4160與4160'、第一控制電極4140與第二控制電極4146，於此導電奈米粒子係黏接在基板4180與第一控制電極4140上，而且位在第二控制電極4145與支持部4190之下。至少施加在第一或第二控制電極之其中一個上之適當刺激，可延長奈米管元件4155'朝向第一控制電極或第二控制電極，如圖41C所示。圖41C之開關係為三態開關元件，其具有對應於奈米管元件4155'之不同的延長狀態之單一"OFF"狀態與兩個"ON"狀態。

用以經由非導電奈米管來創造在非揮發性奈米管開關內之狹小切換間隙之裝置設計方法

圖42A與42B顯示對應於圖22A所顯示之非揮發性奈米管開關2200之非揮發性開關4200之簡化橫剖面圖，並顯示提供在奈米管元件4255之下的狹小切換間隙之結構。

圖42A說明處於"OFF"狀態之第一非揮發性開關4200，其具有處於非延長狀態之奈米管元件4255。於圖42A中，非導電性奈米管4242之一單層網係被置放於橫越過基板元件4280，其包含控制電極4240。在非導電性奈米管4242之單層網內之孔洞或空間4242a提供在控制電極4240之上的切換間隙，而奈米管元件4255之一部分係懸浮在控制電極4240上面。信號電極4260與4260'與絕緣體4270與4270'，係用以將奈米管元件4255固定在控制電極4240之上的一定位置。在本揭露內容之此種樣態之內，切換間隙深度"z"實質上等於單層網4242內的非導電性奈米管之直徑，並大幅小於利用以前已知的方法而實現之對應的切換間隙深度。

圖42B說明處於"ON"狀態之非揮發性開關4200，其具有處於延長狀態之奈米管元件4255'。縮小的切換間隙4242a大幅減少延長奈米管元件4255至緊靠控制電極4240之位置中所需要的切換電壓，並更進一步大幅減少存在於奈米管元件4255'中之彈性應變力(F_ELAS )，而與以前已知的方法相關的類似長度比較而言，奈米管元件4255'係被保持於延長狀態之內。

一種熟習本項技藝者所熟知的程序(其中物質係沈積於基板上面之薄且均勻的層)之旋轉塗佈製程，係相當適合建立非導電性奈米管4242之單層網。非導電性奈米管4242之單層網係被描繪成對準的奈米管。熟習本項技藝者應認定層4242可以是具有隨機空間或間隙之任何隨機非導電織物。因此，一個以上的間隙可能存在於控制電極4240與放電電極4245之間，且奈米管元件可能延長至緊靠控制電極之多重位置中。

圖42C係為更進一步顯示第一非揮發性開關4200之分解簡化透視圖。如上所述，非導電性奈米管4242之單層網係沈積於基板元件4280上。在非導電性奈米管4242之單層網內之孔洞或空間4242a提供在控制電極4240之上的切換間隙，而奈米管元件4255係位於控制電極4240上面。為了圖例清楚之目的，放電電極4245與絕緣體4250未顯示於圖42C中。

圖42D與42E係為第一非揮發性開關4200之簡化透視圖式，其分別說明處於OFF狀態之開關(其中奈米管元件4255係處於非延長狀態)與ON狀態(其中奈米管元件4255係處於延長狀態)。如於圖42C中，為圖例清楚之目的，放電電極4245與絕緣體4250並未顯示於圖42D與42E中。

數個絕緣奈米管結構可被使用以建構非導電性奈米管4242之單層網，其包含但並未受限於氮化硼奈米管、雙壁與多壁奈米管、氟化的單壁碳奈米管以及其他氧化層與氮化層奈米管。又，導電奈米管之網可藉由數個方法而使其絕緣，這些方法包含但並未受限於受控制曝光至反應性離子蝕刻化學、氣體曝光以及濕式化學變形例。吾人應注意到，用以使得導電奈米管絕緣之這些種類之絕緣奈米管結構與方法為熟習本項技藝者所熟知的，且本揭露內容不應受限制於此。的確，在本揭露內容之此種樣態內所使用之特定型式之絕緣奈米管結構並非本揭露內容特有的。如此，本揭露內容不應受限於特定非導電性奈米管結構之選擇。

用以經由非導電奈米粒子來創造在非揮發性奈米管開關內之狹小切換間隙之裝置設計方法，以及使用導電奈米粒子之Lennard-Jones原子層級力之控制

圖43A與43B顯示對應於圖22A所顯示之非揮發性奈米管開關2200之非揮發性開關4300之簡化橫剖面圖，並顯示提供在奈米管元件4355之下的狹小切換間隙且有效縮小在奈米管元件4355與控制電極4340之間的物理接觸面積之結構。

圖43A說明處於"OFF"狀態之非揮發性開關4300，其具有處於非延長狀態之奈米管元件4355。包含直徑d_CNT 之個別SWNT之奈米管元件4355，係塗佈有數個非導電性奈米粒子4342並位於橫越過基板元件4380，其包含控制電極4340。信號電極4360與4360'以及絕緣體4370與4370'，係用以將奈米管元件4355固定在基板4380與控制電極4340上面之一定位置。導電奈米粒子4343係被分散橫越過基板與控制電極，並可具有小於非導電奈米粒子之直徑。具有絕緣體4350之放電電極4345係實質上顯示成與控制電極4340相對。

非導電性奈米粒子4342提供在奈米管元件4355與控制電極4340之間的隔離止擋，並可提供橫越過控制電極4340之狹小切換間隙(譬如間隙4342a)，而奈米管元件4355係位於控制電極4340上面。切換間隙4342a係在非導電性奈米粒子4342之間被實現，而非導電性奈米粒子4342具有實質上等於非導電性奈米粒子4342之直徑減去導電奈米粒子4343之直徑，且大幅小於利用以前已知的方法而實現之對應的切換間隙深度之深度"z"。這種縮小的切換間隙大幅減少延長奈米管元件4355至緊靠控制電極4340之位置中所需要的切換電壓。

圖43B說明處於"ON"狀態之非揮發性開關4300，其在對應至控制電極上面之不同間隙之控制電極上面之多重位置中，具有處於延長狀態之奈米管元件4355。縮小的切換間隙更進一步大幅減少存在於奈米管元件4355'中之彈性應變力，而與以前已知的方法相關的類似長度比較而言，奈米管元件4355'係被保持於延長狀態之內。對放電電極4340以及電極4360與4360'之適當刺激，可使開關4300回到OFF狀態並使奈米管元件4355回到非延長狀態。

非導電性奈米粒子4342可由包含但並未受限於二氧化矽、氧化鋁、氧化鈦、氮化矽與氮化層鋁之複數個材料而實現。

用以經由非導電奈米管來創造在非揮發性奈米管開關內之狹小切換間隙之裝置設計方法，以及使用導電奈米粒子Lennard-Jones原子層級力之控制

圖44A與44B顯示對應於圖22A所顯示之非揮發性奈米管開關2200之非揮發性開關4400之簡化橫剖面圖，並顯示提供在奈米管元件4455之下的狹小切換間隙之結構。

圖44A說明處於"OFF"狀態之第一非揮發性開關4400，其具有處於非延長狀態之奈米管元件4455。於圖44A中，非導電性奈米管4442之單層網係被置放橫越過基板元件4480，其包含控制電極4440。在非導電性奈米管4442之單層網內之孔洞或空間4442a，可提供在控制電極4440之上的切換間隙，而奈米管元件4455係位於控制電極4440上面。在由非導電奈米管之網所界定之間隙中，導電奈米粒子4443係被分散在基板上面。信號電極4460與4460'以及絕緣體4470與4470'係用以將奈米管元件4455固定在控制電極4440之上的一定位置。在本揭露內容之此種樣態之內，切換間隙深度"z"實質上等於單層網4442內的非導電性奈米管之直徑減去導電奈米粒子4443之直徑，並大幅小於利用以前已知的方法而實現之對應的切換間隙深度。

圖44B說明處於"ON"狀態之非揮發性開關4400，其具有處於延長狀態之奈米管元件4455'。縮小的切換間隙4442a大幅減少延長奈米管元件4455至緊靠控制電極4440之位置中所需要的切換電壓，並更進一步大幅減少存在於奈米管元件4455'中之彈性應變力(F_ELAS )，而與以前已知的方法相關的類似長度比較而言，奈米管元件4455'係被保持於延長狀態之內。

一種熟習本項技藝者所熟知的程序(其中物質係沈積於基板上面之薄且均勻的層)之旋轉塗佈製程，係相當適合建立非導電性奈米管4442之單層網。非導電性奈米管4442之單層網係被描繪成對準的奈米管。熟習本項技藝者應認定層4442可以是具有隨機空間或間隙之任何隨機非導電織物。因此，一個以上的間隙可能存在於控制電極4440與放電電極4445之間，且奈米管元件可能延長至緊靠控制電極之多重位置中。

下述的申請案係讓渡給本發明之受讓人，且於此列入作參考：美國專利申請案號09/915,093，「使用奈米管帶狀物之機電記憶體陣列及其方法」，申請日為2001年7月25日，目前是美國專利號6,919,592；美國專利申請案號10/850,100，「使用奈米管帶狀物之機電記憶體陣列及其方法」，申請日為2004年5月20日；美國專利申請案號10/852,880，「使用奈米管帶狀物之機電記憶體陣列及其方法」，申請日為2004年5月25日；美國專利申請案號09/915,173，「利用奈米管技術所建構之具有單元選擇電路之機電記憶體」，申請日為2001年7月25日，目前是美國專利號6,643,165；美國專利申請案號10/693,241，「由奈米管技術所建構之裝置選擇電路」，申請為2003年10月24日；美國專利申請案號09/915,095，「具有奈米管機電記憶體之混合式電路」，申請日為2001年7月25日，目前是美國專利號6,574,130；美國專利申請案號10/379,973，「具有奈米管機電記憶體之混合式電路」，申請日為2003年3月5日，目前是美國專利號6,836,424；美國專利申請案號10/964,150，「具有奈米管機電記憶體之混合式電路」，申請日為2004年10月13日；美國專利申請案號10/128,118，「奈米管薄膜與製品」，申請日為2002年4月23日，目前是美國專利號6,706,402；美國專利申請案號10/774,682，「奈米管薄膜與製品」，申請日為2004年2月9日；美國專利申請案號10/776,573，「奈米管薄膜與製品」，申請日為2004年2月11日，目前是美國專利號6,942,921；美國專利申請案號10/128,117，「奈米管薄膜與製品之方法」，申請日為2002年4月23日，目前是美國專利號6,835,591；美國專利申請案號10/864,186，「非揮發性的機電場效裝置、使用其之電路及其形成方法」，申請日為2004年6月9日；美國專利申請案號10/341,005，「碳奈米管薄膜、層、織物、帶狀物、元件及製品之製造方法」，申請日為2003年1月13日；美國專利申請案號10/341,055，「使用薄金屬層以製造碳奈米管薄膜、層、織物、帶狀物、元件及製品之方法」，申請日為2003年1月13日；美國專利申請案號10/341,054，「使用預先形成之奈米管薄膜、層、織物、帶狀物、元件及製品之方法」，申請日為2003年1月13日；美國專利申請案號10/341,130，「碳奈米管薄膜、層、織物、帶狀物、元件及製品」，申請日為2003年1月13日；美國專利申請案號10/917,794，「奈米管式開關元件」，申請日為2004年8月13日；美國專利申請案號10/918,085，「具多重控制之奈米管式開關元件」，申請日為2004年8月13日；美國專利申請案號10/918,181，「奈米管裝置結構與製造方法」，申請日為2004年8月13日；美國專利申請案號60/581,075，「非揮發性的碳奈米管邏輯(NLOGJC)接收器電路」，申請日為2004年6月18日；美國專利申請案號11/033,216，「非揮發性的碳奈米管邏輯(NLOGIC)晶片外驅動器」，申請日為2004年6月18日；美國專利申請案號11/032,983，「非揮發性的碳奈米管邏輯(NLOGIC)主從閂鎖」，申請日為2005年1月10日；以及美國專利申請案號11/032,823，「非揮發性的碳奈米管邏輯(NLOGJC)三態電路」，申請日為2005年1月10日。

吾人將明白到本發明之範疇並未受限於上述實施例，而是由以下的申請專利範圍所界定；而這些申請專利範圍將包含已被說明之增進之變形例。

D1-D3．．．絕緣體

G1-G4．．．間隙

NT1、NT2．．．奈米管

S1、S2、S3、S4、S5．．．段

T_INS ．．．厚度

D_CNT ．．．直徑

10．．．保護裝置

12．．．焊墊

14．．．受保護電路

16．．．電阻

17．．．節點

18．．．半導體式二極體

20．．．保護裝置結構

21．．．焊墊

22．．．導體

24．．．碳奈米管電阻

25．．．導體

30．．．概要圖

35B．．．交互作用

36．．．奈米管電阻

39．．．習知技術結構

40．．．熔絲

369．．．絕緣體

400、400'．．．非揮發性奈米管保護裝置

411、411'．．．輸入電極

412、412'．．．放電電極

413、415、413'、415'．．．輸出電極

414、416．．．對向電極

417．．．絕緣層

418、418'．．．接點

422、422'．．．信號電極

422、424、424'．．．端子

426、426'、428、428'．．．奈米管通道元件

430、430'．．．奈米管通道元件位置

722．．．奈米管保護裝置

723．．．接點

724．．．導體

725、725'．．．控制電極

726．．．焊墊(端子)

728．．．奈米管通道元件

729、729'．．．信號電極

730、734、738．．．共通導體

732、736．．．導體

740．．．放電電極

742．．．輸入電極

745、745'．．．接點

750、750'、750"．．．非揮發性奈米管保護裝置

754．．．連接部

755．．．輸出電極

755'．．．對向電極

756．．．焊墊

757．．．受保護電路

760．．．信號電極

762．．．連接部/導體(配線)

764．．．奈米管通道元件

766．．．放電電極

768．．．連接器

770．．．輸入電極

772．．．連接器

775．．．共通電極/共通導體/共通連接部

780、785．．．共通連接器

790、790'．．．虛線

795．．．非揮發性奈米管保護裝置

800．．．晶片

810、810'、810"、820、820'、820"．．．非揮發性奈米管保護裝置

830、840．．．焊墊

850．．．共通電極/共通導體

855．．．接地焊墊

860．．．共通連接器

865．．．電源供應部焊墊

870．．．共通連接器/共通導體

875．．．模式控制焊墊/模式焊墊

900．．．ESD等效電路源/人體模型(HBM)/等效電路

910、920．．．輸出端子

922．．．電容器

925．．．電阻

930．．．電流

1000、1010、1020、1030、1050、1060．．．等效電路

1100．．．半導體晶片

1101．．．半導體基板

1102．．．保護裝置

1103．．．導電鑲入層

1104．．．絕緣體

1105．．．導體

1106．．．焊墊

1107．．．擴散部/擴散節點

1108．．．鑲入層接點

1109．．．導電隆起部

1110．．．半導體(或混合式半導體/奈米管)晶片

1112、1122、1133、1142、1168、1184、1195、1195'．．．非揮發性奈米管保護裝置

1114．．．裝置

1115．．．導體

1117．．．焊墊

1118．．．導電隆起部

1120．．．半導體/奈米管晶片

1124．．．導體

1126．．．焊墊

1128．．．導電隆起部

1130．．．唯-奈米管晶片

1131．．．絕緣基板

1135．．．導體

1136．．．焊墊

1140．．．晶片載體

1141．．．基板

1142．．．奈米管保護裝置

1143．．．導體

1144．．．焊墊

1145．．．通道孔

1146．．．端子焊墊

1147．．．導電隆起部

1150、1160．．．電子組件

1161．．．半導體晶片

1162．．．導電隆起部

1163、1166．．．焊墊

1165．．．導體

1167．．．鑲入層接點

1168．．．奈米管保護裝置

1170．．．電子組件

1171．．．唯-奈米管晶片

1172．．．導電隆起部

1180．．．電子組件

1181．．．卡基板

1182．．．端子

1183．．．導體

1190．．．板層級電子組件

1191．．．板基板

1192．．．連接器

1193．．．接觸焊墊

1194、1199．．．導體

1196．．．晶片

1197．．．導電隆起部

1198．．．接觸焊墊

1200、1300、1400．．．方法

1210-1290．．．步驟

1310-1350．．．步驟

1410-1430．．．步驟

1511-1516．．．電極

1522、1524．．．信號電極

1526．．．奈米管通道元件

1590、1590'、1590"．．．連接部

1595、1595X、1622．．．揮發性奈米管保護裝置

1623．．．接點

1624．．．導體

1625、1625'．．．輸出電極

1626．．．焊墊(端子)

1628．．．奈米管通道元件

1629、1629'．．．信號電極

1630．．．共通導體

1632、1636．．．導體

1638．．．接點

1640．．．放電電極

1642．．．輸入電極

1645、1645'．．．接點

1650、1650'．．．揮發性奈米管保護裝置

1654．．．連接器/導體(配線)

1655、1655'．．．電極

1656．．．焊墊

1657．．．受保護電路

1660．．．信號電極/共通節點

1662．．．連接部/導體(配線)

1664．．．奈米管通道元件

1668．．．導體元件

1670．．．元件/輸入電極

1675．．．共通連接器/共通電極/共通導體

1686．．．電極

1700．．．晶片

1710、1720、1760．．．揮發性奈米管保護裝置

1730、1740．．．焊墊

1750．．．共通連接器/共通導體

1755．．．接地焊墊

1765．．．電源供應部焊墊

1800、1810、1820、1840．．．等效電路

1900．．．晶片

1910、1920．．．非揮發性保護裝置結構

1915．．．控制電極

1917．．．奈米管元件

1918．．．放電電極

1920．．．非揮發性奈米管保護裝置

1930、1940．．．焊墊

1950．．．共通接地連接器/共通連接器

1955．．．接地焊墊

1960．．．共通連接器/共通模式連接器

1965．．．電源供應部焊墊

1975．．．模式控制焊墊/模式焊墊

2000．．．晶片

2010、2020、2060．．．揮發性奈米管保護裝置

2015．．．控制電極

2017．．．奈米管元件

2030、2040．．．焊墊

2050．．．共通接地連接器

2055．．．接地焊墊

2065．．．電源供應部焊墊

2100-2．．．局部切換位置

2100．．．奈米管開關

2140．．．控制電極

2145．．．放電電極

2150．．．絕緣體

2155．．．SWNT織物/奈米管元件

2160、2160'．．．信號電極/奈米管信號接點

2170、2170'．．．介電材料

2200．．．非揮發性奈米管開關

2240、2245、2245'．．．電極

2250、2250'．．．絕緣體

2255．．．奈米管元件

2260、2260'、2260"、2260'''．．．信號電極

2270、2270'．．．絕緣體

2275、2275'．．．絕緣體

2300、2300'．．．第一揮發性奈米管開關

2340．．．控制電極

2355．．．奈米管元件

2360．．．導體

2360、2360'．．．信號電極/信號端子

2360"、2360'''．．．信號電極間距

2370、2375．．．絕緣體

2370"．．．絕緣體區域

2400．．．平面視圖

2455-2、2455-4、2455-5、2455-6．．．SWNT

2440．．．控制電極

2455-1、2455-2、2455-3．．．奈米管元件

2460．．．導電相框信號電極

2500．．．平面視圖

2510．．．絕緣體/絕緣體相框

2520、2520'．．．開口部

2535、2545、2600、2635．．．平面視圖

2560．．．導電相框信號電極

2610．．．絕緣體/絕緣體相框

2620、2620'、2620"．．．開口部

2655-1、2655-2、2655-3、2655-4、2655-5．．．SWNT

2645、2650．．．平面視圖

2655-2、2655-3、2655-4．．．奈米管

2660．．．相框信號電極

2700．．．平面視圖

2710．．．控制電極

2725、2725'、2725"、2725'''．．．銷接結構

2735．．．平面視圖

2750、2750'．．．信號電極

2800．．．第一非揮發性奈米管開關

2800'．．．開關力概要

2840．．．控制電極

2845．．．放電電極

2850．．．絕緣體

2855．．．奈米管元件

2860、2860'．．．信號電極/信號端子

2870、2870'．．．絕緣體

2880．．．支持部

2900．．．奈米管開關

2940．．．控制電極

2942．．．SWNT

2945．．．放電電極

2950．．．絕緣體

2955．．．奈米管元件

2960、2960'．．．信號電極/信號端子

2970．．．絕緣體

2970'．．．絕緣體端子

3000．．．奈米管開關

3000'．．．開關

3040．．．控制元件/控制電極

3042．．．SWNT/奈米管元件

3045．．．放電電極

3050．．．絕緣體

3055、3055'．．．奈米管元件

3060、3060'．．．信號電極/信號端子

3070、3070'．．．絕緣體

3100．．．開關

3140．．．控制元件/控制電極

3155．．．奈米管元件

3160、3160'．．．信號電極/信號端子

3170、3170'．．．絕緣體

3200、3200'．．．開關

3211、3211'．．．輸入電極

3212、3212'．．．放電電極

3213、3213'．．．電極

3214、3214'．．．信號電極

3215．．．奈米管通道元件

3215'．．．奈米管元件

3217、3218、3218'、3219．．．介電材料/絕緣體

3220、3222、3224．．．絕緣體

3242、3242'、3242"．．．SWNT層

3300．．．開關

3311、3311'．．．輸入電極

3313．．．輸出電極

3314、3314'．．．信號電極

3315、3315'．．．奈米管通道元件

3318、3318'．．．絕緣體

3400．．．結構

3411、3411'．．．輸入電極

3413．．．輸出

3414．．．層

3415'．．．奈米管通道元件

3442、3442'、3442"．．．SWNT

3444、3444'、3444"．．．原子層

3500．．．結構

3513．．．鎢輸出電極

3513'．．．輸入電極

3515．．．奈米管元件

3520、3522、3522'．．．層

3530．．．原子層

3531．．．原子層(R*)

3531"．．．原子層(R**)

3535'''．．．原子層(R**)

3600．．．平面視圖

3612、3612'．．．放電電極

3613'．．．對向電極

3614、3614'．．．信號電極

3619．．．絕緣體

3627、3627'．．．銷接絕緣體

3655-2、2655-4、3655-5、3655-6．．．SWNT

3700．．．平面視圖

3712、3712'、3740．．．放電電極

3713'．．．對向電極

3714、3714'．．．信號電極

3719．．．絕緣體

3740．．．信號電極

3800．．．開關

3840．．．電極

3842．．．非導電性奈米粒子

3842a．．．切換間隙

3845．．．放電電極

3850．．．絕緣體

3855．．．奈米管元件

3855'．．．奈米管元件

3860、3860'．．．電極

3870、3870'．．．絕緣體

3880．．．基板

3890．．．支持部

3901．．．縮水甘油

3903．．．分子結構

3904．．．奈米粒子

3905．．．奈米管

4001．．．半導體等級水解液

4002．．．奈米粒子塗佈奈米管

4003．．．旋轉塗佈製程

4004．．．基板元件

4100．．．開關

4140、4145、4146．．．電極

4142．．．導電奈米粒子

4150．．．絕緣體

4155、4155'．．．奈米管元件

4160、4160'．．．電極

4170、4170'．．．絕緣體

4175．．．物理介面區域

4180．．．基板

4190．．．支持部

4200．．．非揮發性開關

4240．．．控制電極

4242．．．非導電性奈米管/單層網

4242a．．．切換間隙/孔洞或空間

4245．．．放電電極

4250．．．絕緣體

4255、4255'．．．奈米管元件

4260、4260'．．．信號電極

4270、4270'．．．絕緣體

4280．．．基板元件

4300．．．開關

4340．．．電極

4342．．．非導電性奈米粒子

4342a．．．間隙

4343．．．導電奈米粒子

4345．．．放電電極

4350．．．絕緣體

4355．．．奈米管元件

4360、4360'．．．電極

4370、4370'．．．絕緣體

4380．．．基板

4400．．．非揮發性開關

4440．．．控制電極

4442．．．非導電性奈米管/單層網

4442a．．．間隙

4443．．．導電奈米粒子

4445．．．放電電極

4455、4455'．．．奈米管元件

4460、4460'．．．信號電極

4470、4470'．．．絕緣體

4480．．．基板元件

於附圖中，

圖1顯示一種習知技術之習知保護裝置之示意圖；

圖2A與2B顯示可能用以置換習知之串聯電阻之碳奈米管電阻之橫剖面與平面視圖；

圖2C顯示具有串聯碳奈米管電阻之習知之保護裝置之示意圖；

圖3顯示習知技術之積體保護裝置機構之示意圖，其包含可能被斷路一次之熔絲，用以使保護裝置與半導體晶片中之晶片電路隔離；

圖4A與4B顯示非揮發性奈米管保護裝置結構之橫剖面與平面視圖；

圖4C顯示圖4A與4B中之非揮發性奈米管保護裝置之示意圖；

圖5A顯示圖4A與4B所示之非揮發性奈米管保護裝置處於啟動(ON)狀態之橫剖面；

圖5B顯示圖5A所示之被啟動(ON)之非揮發性奈米管保護裝置之示意圖；

圖6A顯示圖4A與4B所示之非揮發性奈米管保護裝置處於非啟動(OFF)狀態之橫剖面；

圖6B顯示圖6A所示之非啟動(OFF)之非揮發性奈米管保護裝置之示意圖；

圖7A顯示圖4A與4B所示之整合之電子組件，藉以接觸焊墊與共通電極之非揮發性奈米管保護裝置之平面視圖；

圖7B顯示圖7A之示意圖；

圖7C顯示處於啟動(ON)狀態之圖7B之示意圖；

圖7D顯示處於非啟動(OFF)狀態之圖7B之示意圖；

圖7E顯示用以在電路操作期間估計非揮發性奈米管保護裝置電容負載之具有示範尺寸之非啟動(OFF)之非揮發性奈米管保護裝置6A之橫剖面圖；

圖8A顯示整合晶片或封裝之非揮發性奈米管保護裝置與電源供應部及模式焊墊保護方法之概要圖；

圖8B顯示圖8A中之非揮發性奈米管保護裝置處於啟動(ON)狀態之概要圖；

圖8B'顯示圖8B之具有變化電源供應部與模式焊墊保護之概要圖；

圖8C顯示圖8A具有處於非啟動(OFF)狀態之非揮發性奈米管保護裝置之概要圖；

圖9A與9B顯示習知技術NASA ESD模型與相關的ESD感應電流流量關於時間之函數之概要圖；

圖10A顯示連接於啟動之非揮發性奈米管保護裝置之兩個焊墊(端子)之間的ESD源之等效電路概要圖，這兩個焊墊之間一般是輸入、輸出，或輸入/輸出信號焊墊(端子)之間；

圖10B顯示連接於啟動之非揮發性奈米管保護裝置之焊墊(譬如信號焊墊)與接地焊墊之間的ESD源之等效電路概要圖；

圖10C顯示連接於啟動之非揮發性奈米管保護裝置之模式焊墊與接地焊墊之間的ESD源之等效電路概要圖；

圖10D顯示連接於啟動之非揮發性奈米管保護裝置之電源供應部焊墊與接地焊墊之間的ESD源之等效電路概要圖；

圖10E顯示連接於啟動之非揮發性奈米管保護裝置之模式焊墊與焊墊(譬如信號焊墊)之間的ESD源之等效電路概要圖；

圖10F顯示連接於電源供應部焊墊與焊墊(譬如啟動之非揮發性奈米管保護裝置之信號焊墊)之間的ESD源之等效電路概要圖；

圖10G顯示連接於啟動之非揮發性奈米管保護裝置之電源供應部焊墊與模式焊墊之間的ESD源之等效電路概要圖；

圖11A顯示具有習知保護裝置之習知技術之半導體晶片之簡化橫剖面圖；

圖11B顯示附加非揮發性奈米管保護裝置之圖11A之橫剖面圖；

圖11C顯示只使用非揮發性奈米管保護裝置之具有ESD保護之圖11B之橫剖面圖；

圖11D顯示只使用非揮發性奈米管保護裝置之唯-奈米管晶片之簡化橫剖面圖；

圖11E顯示具有非揮發性奈米管保護裝置之晶片載體之簡化橫剖面圖；

圖11F顯示具有於晶片載體層級與非揮發性奈米管裝置保護並聯之習知之保護裝置保護之半導體晶片之簡化橫剖面圖；

圖11G顯示於晶片載體層級不具有習知之晶片級保護裝置保護，而只具有非揮發性奈米管裝置保護之半導體晶片之簡化橫剖面圖；

圖11H顯示於晶片級不具有非揮發性奈米管保護裝置保護，而於晶片載體層級只具有非揮發性奈米管裝置保護之唯-奈米管晶片之簡化橫剖面圖；

圖11I與11I'顯示具有附加至這些卡端子之非揮發性奈米管保護裝置之卡基板之簡化橫剖面圖；

圖11J顯示具有附加至板晶片黏著端子與連接器端子之非揮發性奈米管保護裝置之板基板之簡化橫剖面圖；

圖12顯示與例如晶片或封裝之電子組件相關的啟動中與未啟動中之非揮發性奈米管保護裝置之較佳方法；

圖13顯示將具有啟動之非揮發性奈米管保護裝置之晶片(或封裝)置放於系統中，以及使非揮發性奈米管保護裝置未啟動以允許系統操作之較佳方法；

圖14顯示在系統環境中啟動(turning-ON)非揮發性奈米管保護裝置之較佳方法；

圖15A顯示具有典型尺寸之揮發性奈米管保護裝置之橫剖面；

圖15B顯示類似於圖15A但不具有放電電極之揮發性奈米管保護裝置之橫剖面；

圖16A顯示圖15A所示之揮發性奈米管保護裝置之平面視圖，其整合於電子組件中，藉以接觸焊墊與共通電極；

圖16B顯示圖16A之示意圖；

圖16C顯示圖16B處於啟動(ON)狀態之示意圖；

圖17顯示整合晶片或封裝之揮發性奈米管保護裝置之概要圖；

圖18A顯示連接於啟動之揮發性奈米管保護裝置之兩個焊墊(端子)之間的ESD源之等效電路概要圖，這兩個焊墊之間一般是輸入、輸出，或輸入/輸出信號焊墊(端子)之間；

圖18B顯示連接於啟動之揮發性奈米管保護裝置之焊墊(譬如信號焊墊)與接地焊墊之間的ESD源之等效電路概要圖；

圖18C顯示連接於啟動之揮發性奈米管保護裝置之電源供應部焊墊與接地焊墊之間的ESD源之等效電路概要圖；

圖18D顯示連接於電源供應部焊墊與焊墊(譬如啟動之揮發性奈米管保護裝置之信號焊墊)之間的ESD源之等效電路概要圖；

圖19顯示整合晶片或封裝中之簡化的非揮發性奈米管保護裝置之概要圖；

圖20顯示整合晶片或封裝中之簡化的揮發性奈米管保護裝置之概要圖；

圖21A-F顯示在ON與OFF狀態之間切換之習知技術之非揮發性奈米管開關之簡化橫剖面描繪；

圖22A-B顯示具有變化的奈米管懸浮長度之三端子非揮發性裝置之習知技術橫剖面；

圖23A-B顯示具有變化的奈米管懸浮長度之三端子揮發性裝置；

圖24顯示導電相框裝置結構之習知技術平面視圖；

圖25A-C顯示減少奈米管元件中所選擇之隨機配向的個別單壁奈米管(SWNT)之懸浮長度變化之修正的習知技術相框裝置結構；

圖26A-D顯示減少奈米管元件中所選擇之本質上平行之個別SWNT之懸浮長度變化之修正的習知技術相框裝置結構；

圖27A-B顯示減少奈米管元件中所選擇之本質上平行之個別SWNT之懸浮長度變化之裝置結構；

圖28A-D顯示具有相關的彈性力、電力與原子層級蘭納-瓊斯(Lennard-Jones)力之處於OFF與ON狀態之第一非揮發性奈米管開關結構；

圖29顯示修正的習知技術(圖22)，三端子非揮發性裝置結構具有附加至控制電極之本質上平行之個別SWNT，以使原子層級Lennard-Jones力係獨立於控制電極材料而決定；

圖30A-B顯示處於OFF與ON狀態之第一非揮發性奈米管開關(圖28)結構，其將本質上並聯的SWNT附加在控制電極上，以使原子層級Lennard-Jones力係獨立於控制電極材料而決定；

圖31A-B顯示處於OFF與ON狀態之第一揮發性奈米管開關結構，其將本質上並聯的SWNT附加在控制電極上，以使原子層級Lennard-Jones力係獨立於控制電極材料而決定；

圖32A-D顯示具有OFF與ON狀態之第二非揮發性奈米管開關結構，其將本質上並聯的SWNT附加在絕緣的輸入電極與輸出電極上，以使原子層級Lennard-Jones力係獨立於絕緣的輸入電極與輸出電極材料而決定；

圖33A-B顯示具有OFF與ON狀態之第二揮發性奈米管開關結構，其將本質上並聯的SWNT附加在絕緣的輸入電極與輸出電極上，以使原子層級Lennard-Jones力係獨立於絕緣的輸入電極與輸出電極材料而決定；

圖34係類似於圖32，除了已附加原子層用以提高本質上並聯的SWNT黏著至絕緣的輸入電極與輸出電極以外；

圖35A-D顯示一種結構，於此原子層已被誘導體化(derivitized)(被表示為R*)與奈米管已被官能化(被表示為R)，其導致以虛線顯示之改變的凡得瓦爾之交互作用；

圖36顯示減少奈米管通道元件中所選擇之隨機配向的個別SWNT之懸浮長度變化之結構；

圖37顯示減少奈米管通道元件中所選擇之本質上平行之個別SWNT之懸浮長度變化之結構；

圖38A-B顯示處於OFF與ON狀態之非揮發性奈米管開關，其附加數個非導電奈米粒子以提供淺的切換間隙；

圖39顯示製程，其中數個預先官能化的非導電奈米粒子係被產生並黏接至SWNT；

圖40顯示使用以形成包含實質上均勻層之奈米粒子塗佈奈米管之奈米管元件之旋轉塗佈製程；

圖41A-B顯示處於OFF與ON狀態之非揮發性奈米管開關，其具有數個導電奈米粒子以提供在奈米管元件與第一控制電極之間的縮小的物理接觸面積，以便減少Lennard-Jones力；

圖41C顯示具有數個導電奈米粒子之非揮發性奈米管開關以提供在奈米管元件與第二控制電極之間的縮小的物理接觸面積，以便減少Lennard-Jones力；

圖42A-E顯示處於OFF與ON狀態之第一非揮發性奈米管開關，其附加單層網之非導電奈米管，其中在單層內的孔洞或空間提供淺的切換間隙；

圖43A-B顯示處於OFF與ON狀態之一例示非揮發性奈米管開關，其具有數個非導電與數個導電奈米粒子以提供淺的切換間隙以及在奈米管元件與第一控制電極之間的縮小的物理接觸面積，以便減少Lennard-Jones力；以及

圖44A-B顯示處於OFF與ON狀態之例示非揮發性奈米管開關，其具有數個非導電與數個導電奈米粒子以提供淺的切換間隙以及在奈米管元件與第一控制電極之間的縮小的物理接觸面積，以便減少Lennard-Jones力。

T_INS ．．．厚度

D_CNT ．．．直徑

4300．．．開關

4340．．．電極

4342．．．非導電性奈米粒子

4342a．．．間隙

4343．．．導電奈米粒子

4345．．．放電電極

4350．．．絕緣體

4355．．．奈米管元件

4360、4360'．．．電極

4370、4370'．．．絕緣體

4380．．．基板

Claims (36)

1. 一種奈米管開關，包含：一基板；一第一電極與一第二電極；一控制電極，位於該第一與該第二電極之間；複數個非導電奈米粒子，位於該基板上，並界定遍及該控制電極之一間隙，於該間隙中沒有奈米粒子；一開關元件，包含複數個奈米管位於該基板、該控制電極與該等複數個奈米粒子之上方，其中該開關元件係電氣連接至該第一與該第二電極；且其中該開關元件係因應於被施加至該第一與該第二電極之至少一者以及該控制電極之電氣刺激源，而可偏轉向該控制電極，以經由該間隙接觸該控制電極。
2. 如申請專利範圍第1項所述之奈米管開關，其中該開關元件係因應於被施加至該第一與該第二電極之至少一者以及該控制電極之該電氣刺激源，而在一非啟動狀態與一啟動狀態之間切換。
3. 如申請專利範圍第2項所述之奈米管開關，更包含一放電電極，實質上在該控制電極對側，其中該開關元件係因應於被施加至該第一與該第二電極之至少一者以及該放電電極之電氣刺激源，而在該啟動狀態與該非啟動狀態之間切換。
4. 如申請專利範圍第3項所述之奈米管開關，更包含一絕緣體，其沿著位於與該開關元件鄰接的一表面覆蓋 該放電電極之至少一部分。
5. 如申請專利範圍第4項所述之奈米管開關，其中該奈米管開關係為非揮發性的。
6. 如申請專利範圍第1項所述之奈米管開關，其中該奈米管開關係為揮發性的。
7. 如申請專利範圍第1項所述之奈米管開關，其中該等奈米管係為單壁奈米管。
8. 如申請專利範圍第1項所述之奈米管開關，其中該等奈米管係為多壁奈米管。
9. 如申請專利範圍第1項所述之奈米管開關，其中該等非導電奈米粒子支撐該開關元件。
10. 一種奈米管開關，包含：一基板；一第一電極與一第二電極；一控制電極，位於該第一與該第二電極之間；複數個非導電奈米管，位於該基板上，其中該等非導電奈米管界定至少一個間隙於該控制電極之上方，於該至少一個間隙中，沒有非導電奈米管；一開關元件，包含複數個導電奈米管，位於該基板、該控制電極及該等複數個非導電奈米管之上方，其中該開關元件係電氣連接至該第一與該第二電極；且其中該開關元件係因應於被施加至該第一與該第二電極之至少一者以及該控制電極之電氣刺激源，而可偏轉向該控制電極，以經由該至少一間隙接觸該控制電極。
11. 如申請專利範圍第10項所述之奈米管開關，其中該開關元件係因應於被施加至該第一與該第二電極之至少一者以及該控制電極之該電氣刺激源，而在一非啟動狀態與一啟動狀態之間切換。
12. 如申請專利範圍第11項所述之奈米管開關，更包含一放電電極，實質上在該控制電極對側，其中該開關元件係因應於被施加至該第一與該第二電極之至少一者以及該放電電極之電氣刺激源，而在該啟動狀態與該非啟動狀態之間切換。
13. 如申請專利範圍第12項所述之奈米管開關，更包含一絕緣體，其沿著位於與該開關元件鄰接的一表面覆蓋該放電電極之至少一部分。
14. 如申請專利範圍第13項所述之奈米管開關，其中該奈米管開關係為非揮發性的。
15. 如申請專利範圍第10項所述之奈米管開關，其中該奈米管開關係為揮發性的。
16. 如申請專利範圍第10項所述之奈米管開關，其中該等奈米管係為單壁奈米管。
17. 如申請專利範圍第10項所述之奈米管開關，其中該等奈米管係為多壁奈米管。
18. 如申請專利範圍第10項所述之奈米管開關，其中該複數個非導電奈米管支撐該開關元件。
19. 一種奈米管開關，包含：一基板； 一第一電極與一第二電極；一控制電極，位於該第一與該第二電極之間；複數個非導電奈米粒子，位於該基板上並界定一間隙於該控制電極上方，於該間隙中沒有非導電奈米粒子；複數個導電奈米粒子，位於該基板上並在該間隙中；一開關元件，包含複數個奈米管位於該基板、該控制電極、該等複數個非導電奈米粒子及該等複數個導電奈米粒子之上方，其中該開關元件係電氣連接至該第一與該第二電極；且其中該開關元件係因應於被施加至該第一與該第二電極之至少一者以及該控制電極之電氣刺激源，而可偏轉向該控制電極，以經由該間隙接觸該等導電奈米粒子。
20. 如申請專利範圍第19項所述之奈米管開關，其中該開關元件係因應於被施加至該第一與該第二電極之至少一者以及該控制電極之該電氣刺激源，而在一非啟動狀態與一啟動狀態之間切換。
21. 如申請專利範圍第20項所述之奈米管開關，更包含一放電電極，實質上在該控制電極對側，其中該開關元件係因應於被施加至該第一與該第二電極之至少一者以及該放電電極之電氣刺激源，而在該啟動狀態與該非啟動狀態之間切換。
22. 如申請專利範圍第21項所述之奈米管開關，更包含一絕緣體，其沿著位於與該開關元件鄰接的一表面覆蓋該放電電極之至少一部分。
23. 如申請專利範圍第22項所述之奈米管開關，其中該奈米管開關係為非揮發性的。
24. 如申請專利範圍第19項所述之奈米管開關，其中該奈米管開關係為揮發性的。
25. 如申請專利範圍第19項所述之奈米管開關，其中該等奈米管係為單壁奈米管。
26. 如申請專利範圍第19項所述之奈米管開關，其中該等奈米管係為多壁奈米管。
27. 如申請專利範圍第19項所述之奈米管開關，其中該等非導電奈米粒子支撐該開關元件。
28. 一種奈米管開關，包含：一基板；一第一電極與一第二電極；一控制電極，位於該第一與該第二電極之間；複數個非導電奈米管，位於該基板上，其中該等非導電奈米管界定至少一間隙於該控制電極之上方，於該至少一間隙中，沒有非導電奈米管；複數個導電奈米粒子，位於該基板上並在該間隙中；一開關元件，包含複數個導電奈米管，位於該基板、該控制電極，該等複數個非導電奈米管及該等複數個導電奈米粒子之上方，其中該開關元件係電氣連接至該第一與該第二電極；且其中該開關元件係因應於被施加至該第一與該第二電極之至少一者以及該控制電極之電氣刺激源，而可偏轉 向該控制電極，以經由該至少一間隙接觸該等導電奈米粒子。
29. 如申請專利範圍第28項所述之奈米管開關，其中該開關元件係因應於被施加至該第一與該第二電極之至少一者以及該控制電極之該電氣刺激源，而在一非啟動狀態與一啟動狀態之間切換。
30. 如申請專利範圍第29項所述之奈米管開關，更包含一放電電極，實質上在該控制電極對側，其中該開關元件係因應於被施加至該第一與該第二電極之至少一者以及該放電電極之電氣刺激源，而在該啟動狀態與該非啟動狀態之間切換。
31. 如申請專利範圍第30項所述之奈米管開關，更包含一絕緣體，其沿著位於與該開關元件鄰接的一表面覆蓋該放電電極之至少一部分。
32. 如申請專利範圍第31項所述之奈米管開關，其中該奈米管開關係為非揮發性的。
33. 如申請專利範圍第28項所述之奈米管開關，其中該奈米管開關係為揮發性的。
34. 如申請專利範圍第28項所述之奈米管開關，其中該等奈米管係為單壁奈米管。
35. 如申請專利範圍第28項所述之奈米管開關，其中該等奈米管係為多壁奈米管。
36. 如申請專利範圍第28項所述之奈米管開關，其中該等非導電性奈米管支撐該開關元件。