TWI484534B

TWI484534B - 縮小間距之方法

Info

Publication number: TWI484534B
Application number: TW100107854A
Authority: TW
Inventors: Cheng Hsiang Liu; Kao Tsair Tsai
Original assignee: Winbond Electronics Corp
Priority date: 2011-03-09
Filing date: 2011-03-09
Publication date: 2015-05-11
Also published as: TW201237930A

Description

縮小間距之方法

本發明係有關於半導體製程，且特別是有關於一種在半導體製程中縮小間距之方法

微影製程是整個半導體製程中極為重要的關鍵程序。如何縮減關鍵尺寸(critical dimension)，係為微影製程一直以來所需的挑戰。例如，通常用於測量重複線與間隔的尺寸的積體電路的元件間距(pitch)，經常會受限於微影設備及製程。當半間距小於65奈米，特別是小於45奈米時，微影製程即會變得極為困難。目前，已有許多技術可達到微縮尺寸的目的，例如，自對準雙圖案成型(self alignment double patterning，SADP)是以微影製程搭配堆疊與蝕刻等其他製程來達到尺寸微縮的目的。

然而，現今的自對準雙圖案成型僅能將微影製程所形成的尺寸縮減至一半，仍然不足以克服尺寸微縮的趨勢。因此，業界所需的是一種能將微影製程所形成的元件尺寸微縮至更小之方法。

本發明之一實施例提供了一種縮小間距之方法，包括：提供一基材，其上具有一圖案化之第一材料，其中此第一材料之圖案包含複數條間距相同之線，且此些線具有一第一寬度，此第一寬度與相鄰兩線間的間距相同；形成一第二材料於這些線之側壁上，其中此第二材料具有一第二寬度，其為此第一寬度之約1/3；移除此第一材料；形成一第三材料於此第二材料之側壁上，其中此第三材料具有一第三寬度，其為此第一寬度之約1/3；移除此第二材料；以及蝕刻此基材，使此基材具有多個特徵，這些特徵之間的間距約為此相鄰兩線間的間距的1/3。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

本發明接下來將會提供許多不同的實施例以實施本發明中不同的特徵。各特定實施例中的組成及配置將會在以下作描述以簡化本發明。這些實施例並非用於限定本發明。此外，在本說明書的各種例子中可能會出現重複的元件符號以便簡化描述，但這不代表在各個實施例及/或圖示之間有何特定的關連。此外，一第一元件形成於一第二元件“上方”、“之上”、“之下”或“上”可包含實施例中的該第一元件與第二元件直接接觸，或也可包含該第一元件與第二元件之間更有其他額外元件使該第一元件與第二元件無直接接觸。

第1A至1D圖為傳統SADP製程之於各種中間製程之剖面圖。參見第1A圖，傳統SADP製程首先是以微影製程在基材100上形成間距為P的重複圖案，其中線102的寬度與相鄰線102之間的間距比例為1：3，亦即線102的寬度與相鄰線之間的間距各自為1/4P及3/4P。需注意的是，在本說明書所揭示之實施例中，由微影製程所形成的間距P定義為線的寬度加上相鄰兩線之間的間距，且每條線均具有實質上相同寬度。接著，參見第1B圖，顯示以堆疊製程在線102的側壁上形成間隔物104，其中間隔物104亦具有1/4P的寬度。一般而言，線102可為光阻，間隔物104可為氧化物或氮化物。接著，參見第1C圖，顯示以該間隔物104為阻擋層，進行蝕刻製程以移除該些線102。參見第1D圖，以該間隔物104為阻擋層蝕刻基材100，並隨後移除該些間隔物104，形成圖案化之基材100。該圖案化之基材100具有多個特徵100a，該些特徵可例如為線形，且其寬度僅為線102的寬度的1/2(亦即1/4P)。該些相鄰特徵100a之間的間距為1/2P(特徵100a之寬度1/4P加上其間的間隔1/4P)。因此，使用上述之傳統SADP製程可將由微影製程所形成的間距P縮減至1/2P。

本發明之一實施例係揭示一種在半導體製程中縮小間距之方法，其可將由微影製程所形成的間距P縮小減至1/3P。

第2A至2F圖、第3A至3D圖及第4A至4D圖顯示本發明各種實施例之縮小間距之方法於各種中間製程之剖面圖。

參見第2A圖，首先提供一基材200，其上具有第一材料202，該第一材料202具有由微影製程所形成之間距為P的重複圖案，包含複數條間距相同之線202，且每條線202具有相同的寬度，線202之寬度與相鄰兩線間的間距相同。亦即，線202的寬度與相鄰線之間的間距各自為1/2P及1/2P。在一實施例中，基材200可為包含半導體材料之結構，包含但不限於，塊材矽、半導體晶圓、矽鍺基材。或者，基材200可更包含由無摻雜玻璃(USG)、氮化矽、氮氧化矽、碳化矽所形成之介電層。在一實施例中，該介電層可作為蝕刻停止層，以在後續進行蝕刻製程時保護基材200。

接著，參見第2B圖，其顯示以堆疊製程在線202的側壁上形成第二材料204，其中第二材料204之寬度為線202之寬度的1/3(亦即1/6P)。在一實施例中，堆疊製程包含物理氣相沉積、化學氣相沉積、蒸鍍、分子束磊晶、濺鍍或熱氧化製程。值得注意的是，在每次的堆疊製程後，可視需要再進行平坦化製程(例如化學機械研磨)移除多餘的第二材料(例如在線202上方之部分的第二材料)，以利於進行隨後的堆疊製程。

接著，參見第2C圖，其顯示以對第一材料202及第二材料204具有蝕刻選擇性的蝕刻製程移除第一材料，例如第一材料及第二材料之蝕刻選擇比可大於約5：1。在一實施例中，蝕刻製程可為乾蝕刻或濕蝕刻製程。如第2C圖所示，經上述蝕刻製程後，相鄰第二材料204之間的間距具有1/6P及1/2P兩種尺寸。

接著，參見第2D圖，其顯示以堆疊製程形成第三材料206於第二材料204之側壁上，其中第三材料206的寬度亦為1/6P。亦即，在形成第三材料206之後，相鄰第二材料間之尺寸為1/6P的間距係由第三材料206所填滿，且尺寸為1/2P的間距縮減至1/6P。此外，如上述，可在進行堆疊製程之後視需要進行平坦化製程(例如化學機械研磨)移除多餘的第三材料206。

接著，參見第2E圖，其顯示以對第二材料204及第三材料206具有蝕刻選擇性的蝕刻製程移除第二材料204，例如對第二材料204及第三材料206之蝕刻選擇比可大於約5：1。因此，經蝕刻製程後，僅剩餘寬度皆為1/6P之第三材料206於基材200上，且相鄰之第三材料206之間的間距皆為1/6P。

最後，參見第2F圖，其顯示以該第三材料206為阻擋層蝕刻基材200，並於隨後以對第三材料206及基材200具有蝕刻選擇性之蝕刻製程移除第三材料206，形成圖案化之基材200。該圖案化之基材200具有多個特徵200a，該些特徵可例如為線形，且其寬度為線202的寬度的1/3(亦即1/6P)。此外，這些相鄰特徵200a之間的間距亦為1/6P。因此，由本發明實施例所提供之縮小間距之方法可將由微影製程所形成的元件間距P縮減至約1/3P(特徵200a之寬度1/6P加上其間之間距1/6P)。

在本實施例中，第一材料202、第二材料204及第三材料206可擇自氧化物、氮化物、氮氧化物有機聚合物、金屬、碳化矽及多晶矽所組成之族群，且第二材料204不同於第一材料202及第三材料206。例如，第一材料202可為有機聚合物所形成之光阻、第二材料204可為氧化矽，及第三材料206可為氮化矽。或者，第一材料202可為氧化矽、第二材料204可為氮化矽及第三材料206可為氧化矽。需注意的是，本領域所屬技藝人士當可視製程需要，在不脫離本發明精神的情況下對上述材料作任意變化。

第3A至3D圖顯示本發明另一實施例之縮小間距之方法於各種中間製程之面圖。在此實施例中，除非特別說明，相同的標號代表與前述實施例相同的材料或形成方式。本實施例與前述實施例的主要差異在於移除第一材料後，於第三材料之側壁上再次形成第二材料。參見第3A圖，首先提供一基材200，在其上進行如第2A至2D圖之製程步驟，因而在基材200上形成圖案化之第二材料204及第三材料206，其中相鄰之第三材料206之間具有1/6P的間距。

接著，進行第3B圖，其顯示以堆疊製程再次形成第二材料204於第三材料206之側壁上，以填滿相鄰第三材料206之間的空隙。如此，無論第二材料204及第三材料206的寬度皆為1/6P，且彼此交替排列。在一實施例中，堆疊製程可包含物理氣相沉積、化學氣相沉積、蒸鍍、分子束磊晶、濺鍍或熱氧化製程。可視需要於堆疊製程後進行平坦化製程。

接著，在一實施例中，以對第二材料204及第三材料206具有蝕刻選擇性之蝕刻製程移除第二材料204，例如對第二材料204及第三材料206之蝕刻選擇比可大於約5：1。如此，如第3C-1圖所示，僅剩餘第三材料206於基材200上，且相鄰之該第三材料206之間的間距皆為1/6P。

在另一實施例中，如第3C-2圖所示，以對第二材料204及第三材料206具有蝕刻選擇性之蝕刻製程移除第三材料206，例如對第材三料206及第二材料204之蝕刻選擇比可大於約5：1。因此，僅剩餘第二材料204於基材200上，且相鄰之該第二材料204之間的間距皆為1/6P。

最後，參見第3D圖，其顯示以剩餘之材料層作為阻擋層來蝕刻基材200，例如第3C-1圖所示之第三材料206或第3C-2圖所示之第二材料204作為阻擋層。隨後，以對第三材料206(或第二材料204)及基材200具有蝕刻選擇性之蝕刻製程移除第三材料206(或第二材料204)，形成圖案化之基材200。該圖案化之基材200具有多個特徵200a，該些特徵200a可例如為線形，且其寬度為線202的寬度的1/3(亦即1/6P)。此外，這些相鄰特徵200a之間的間距亦為1/6P。因此，由本實施例所提供之縮小間距之方法可將由微影製程所形成的元件間距P縮減至約1/3P(特徵200a之寬度1/6P加上其間之間距1/6P)。

第4A至4D圖顯示為本發明另一實施例之縮小間距之方法於各種中間製程之剖面圖。在此實施例中，除非特別說明，相同的標號代表與前述實施例相同的材料或形成方式。本實施例與前述實施例的主要差異在於移除第一材料後，於第三材料之側壁上形成第四材料。

參見第4A圖，提供一基材200，在其上進行如第2A至2D圖之製程步驟，因而在基材200上形成圖案化之第二材料204及第三材料206，其中相鄰之第三材料306之間具有1/6P的間距。

接著，參見第4B圖，其顯示以堆疊製程形成第四材料208於第三材料206之側壁上，以填滿相鄰第三材料206之間的空隙。如前述之實施例，堆疊製程可包含物理氣相沉積、化學氣相沉積、蒸鍍、分子束磊晶、濺鍍或熱氧化製程。可視需要於堆疊製程後進行平坦化製程。形成第四材料208之後，在每個第二材料204及第四材料208之間皆夾有第三材料206，且第二材料204、第三材料206及第四材料208之寬度皆為1/6P。

接著，在一實施例中，如第4C-1圖所示，可對(a)第三材料206及(b)第二材料204及第四材料208具有蝕刻選擇性的蝕刻製程移除第二材料204及第四材料208。在此實施例中，第二材料204及第四材料208可為相同或類似材料，因而可在同一蝕刻製程中同時被移除。或者，第二材料及第四材料亦可為不同材料，因而可先後由不同蝕刻製程移除。例如，第二材料204可為氧化矽、第三材料206可為氮化矽，及第四材料208可為氧化矽或多晶矽。經上述蝕刻製程後，僅剩餘第三材料206於基材200上，且相鄰之該第三材料之間的空隙皆為1/6P。

在另一實施例中，如第4C-2圖所示，可對(a)第三材料206及(b)第二材料204及第四材料208具有蝕刻選擇性的蝕刻製程移除第三材料206。如此，剩餘第二材料204及第四材料208於基材200上，且相鄰之該第二材料204及第四材料208之間的間距為1/6P。

最後，參見第4D圖，其顯示以剩餘之材料層作為阻擋層來蝕刻基材200，例如第4C-1圖所示之第三材料206或第4C-2圖所示之第二材料204及第四材料208。隨後，以對第三材料206(或第二、第四材料204、208)及基材200具有蝕刻選擇性之蝕刻製程移除第三材料206(或第二、第四材料204、208)，形成圖案化之基材200。該圖案化之基材200具有多個特徵200a，該些特徵200a可例如為線形，且其寬度為線202的寬度的1/3(亦即1/6P)。此外，這些相鄰特徵200a之間的間距亦為1/6P。因此，由實施例所提供之縮小間距之方法可將由微影製程所形成的元件間距P縮減至約1/3P(特徵200a之寬度1/6P加上其間之間距1/6P)。

由上述可知，本發明實施例提供了縮小間距之方法，甚至可達微影製程所形成之間距縮減至原先間距的約1/3，突破傳統SADP製程僅能將間距微縮至1/2的限制。此外，傳統SADP製程所需之由微影製程所形成線寬與相鄰線之間的間距之比例為1：3，但本發明實施例所需之比例為1：1，因而對於微影製程的解析度可較傳統SADP製程低，且製程容忍度亦較高。再者，本發明所述之製程步驟可輕易地與現有的技術及設備作結合，因而無需另外耗費大量成本來實施本發明。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．基材

100a．．．特徵

102．．．線

104．．．間隔物

200．．．基材

200a．．．特徵

202．．．第一材料

204．．．第二材料

206．．．第三材料

208．．．第四材料

第1A至1D圖顯示傳統SADP之中間製程之剖面圖。

第2A至2F圖本發明一實施例之縮小間距之方法於各種中間製程之剖面圖

第3A至3D圖本發明另一實施例之縮小間距之方法於各種中間製程之剖面圖

第4A至4D圖顯示更另一實施例之縮小間距之方法於各種中間製程之剖面圖。

200．．．基材

200a．．．特徵

Claims

一種縮小間距之方法，包括：提供一基材，其上具有一圖案化之第一材料，其中該第一材料之圖案包含複數條間距相同之線，且該些線具有一第一寬度，該第一寬度與相鄰兩線間的間距相同；形成一第二材料於該些線之側壁上，其中該第二材料具有一第二寬度，其為該第一寬度之約1/3；移除該第一材料；形成一第三材料於該第二材料之側壁上，其中該第三材料具有一第三寬度，其為該第一寬度之約1/3；再次填入該第二材料至相鄰之該第三材料之間隙中；移除該等第二材料；以及蝕刻該基材，使該基材具有多個特徵，該些相鄰特徵之間的間距約為該相鄰兩線間的間距的約1/3。
如申請專利範圍第1項所述之縮小間距之方法，其中該第二材料不同於該第一材料及該第三材料。
如申請專利範圍第1項所述之縮小間距之方法，其中該該第一材料、該第二材料及該第三材料係擇自氧化物、氮化物、氮氧化物、有機聚合物、金屬及碳化矽所組成之族群。
如申請專利範圍第1項所述之縮小間距之方法，更包含在再次填入該第二材料之後，移除該第三材料，且其中該等第二材料係為在蝕刻該基材之後移除。
如申請專利範圍第1項所述之縮小間距之方法，其中該圖案化之第一材料係由微影製程形成。
如申請專利範圍第1項所述之縮小間距之方法，其中該第二材料及該第三材料由物理氣相沉積、化學氣相沉積、蒸鍍、分子束磊晶、濺鍍或熱氧化形成。
如申請專利範圍第1項所述之縮小間距之方法，其中該基材更包含一介電層。
如申請專利範圍第1項所述之縮小間距之方法，其中該些特徵為線形。