TWI482085B - 用於柵格化之串流壓縮的方法及設備、和非暫態性電腦可讀取媒體 - Google Patents

用於柵格化之串流壓縮的方法及設備、和非暫態性電腦可讀取媒體 Download PDF

Info

Publication number
TWI482085B
TWI482085B TW100148029A TW100148029A TWI482085B TW I482085 B TWI482085 B TW I482085B TW 100148029 A TW100148029 A TW 100148029A TW 100148029 A TW100148029 A TW 100148029A TW I482085 B TWI482085 B TW I482085B
Authority
TW
Taiwan
Prior art keywords
segments
processor
test
stored
media
Prior art date
Application number
TW100148029A
Other languages
English (en)
Other versions
TW201246063A (en
Inventor
Tomas G Akenine-Moller
Jon Hasselgren
Carl J Munkberg
Robert Toth
Franz P Clarberg
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201246063A publication Critical patent/TW201246063A/zh
Application granted granted Critical
Publication of TWI482085B publication Critical patent/TWI482085B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Image Generation (AREA)
  • Image Processing (AREA)

Description

用於柵格化之串流壓縮的方法及設備、和非暫態性電腦可讀取媒體
本發明係有關圖形處理，尤指柵格化(rasterization)。
柵格化管線工作於具有暗示編碼的位置之片段區塊上。例如，柵格程式可工作於2x2區塊的片段上。然後依據三角形的柵格化來執行一些測試。在一些情況中，這些測試可決定不再需要進一步處理。此種測試的例子為深度測試、α(alpha)測試、遮蔽(shading)測試等等。
在一些情況中，犧牲單一指令多重資料(SIMD)利用，這是因為SIMD暫存器中的一些片段可能會由於測試而被丟棄，且同時其他片段存留及需要後續處理於該SIMD暫存器中。SIMD暫存器資料上的任何後續計算將包括被丟棄的片段，而導致次佳的效果。
根據一些實施例，單一指令多重資料(SIMD)串流被視為個別片段的串流。也就是說，雖然該等片段被視為明確地編碼位置，但是各個片段被分開考慮。該等片段可來自不同的三角形。在各個處理步驟之後，可執行微粒串流壓縮技術。
微多邊形為小於像素之繪圖基元(primitive)。由於 個別地處理片段，所以在一些實施例中可提高單一指令多重資料利用。在一些實施例中，即時微多邊形柵格化管線可使用像素大小的三角形，但是其他配置也可以。
參考圖1，以寬度為八來描述單一指令多重資料架構。當然，亦可利用其他的寬度。因此，暫存器組10a及10b的每一個具有八個片段寬的寬度。在圖1中以大寫字母指示各個片段，及以下標數字來表示那些片段的部位。因此，例如，以12表示的片段A具有部位A1 -An 。在此情況中，有八個片段，A-H在暫存器組10a中，及片段I-P在暫存器組10b中。
如同此處所使用一般，“片段”一詞意指繪圖管線(rendering pipeline)中之抽象樣本的整個表示。作為例子，片段可開始為固定點像素座標，而後資料可被擴充有該片段的色彩和深度。
因此，各個片段具有n個值，以便諸如片段A等各個片段具有n個值1-n。值可以是浮點數、整數、或描繪該片段所需之混合。
以陣列的結構(SOA)格式而將用於八個片段的所有資訊封裝入SIMD暫存器14或記憶體位置內。然後，在中央處理單元或圖形處理單元上為這八個片段平行地執行SIMD計算，和該等片段的一些測試，如同16a及16b所指示一般。
對16處之片段的測試決定是否繼續操作特定片段或者是否終止其處理。此測試產生位元遮罩18a或18b，其中，在此例中，0指示應終止該片段，及1指示該片段需要進一步處理。此種測試的例子包括決定片段的樣本位置是否在諸如三角形、多邊形、微三角形、微多邊形等基元內之測試，決定片段是否比先前所繪製的片段更接近相機(亦即，深度測試)等等。
在此時，在那些SIMD暫存器14中繼續該片段處理，但是在位元遮罩18a或18b中具有0的片段不需要進一步計算。在一些實施例中，與攜帶那些片段及計算不被使用的結果做比較，這更有效率。
因此，將壓縮技術應用到資料，使得具有0遮罩之片段被移除，如同20a及20b所指示一般，及具有設定的遮罩之片段被線性地封裝入打開的暫存器內，如同10c及10d所指示一般。對所有片段和所有資料完成上述。換言之，可在圖1的右邊上之暫存器組10b中處理一平行組的八個片段。以相同方式來壓縮和測試暫存器組10a及10b。暫存器組10b及10d中之第二組的片段實際上提供替換，以便當丟棄次要片段時填滿暫存器組10a或10c。
在圖1所描述的例子中，在10c處，右邊的三個片段(在壓縮之前係對應於B、C、及E)已被丟棄並且由x或不必在意的術語來予以表示。為了填滿SIMD暫存器組10c中之這些空的三個片段12縫隙，從暫存器組10b或10d所處理之平行組請求更加活動的片段。目標在於聚集 完全填滿暫存器組10c之一完整組的片段，所以兩個位元遮罩18a及18b，及他們各自的暫存器組10c及10d被合併，如22處所指示者。
有各種的合併可能性。其中之一為兩個位元遮罩具有總共至少一個但是低於二個的完整暫存器組，因此具有足夠的片段來填滿有著寬度為八的一組暫存器，及將具有有著一些片段數目之剩餘的暫存器組，但是剩餘的暫存器組10f並非完全是滿的。暫存器組的此封裝、測試、和合併可繼續任何隨意的次數。構想在於在一或更多個平行組中之更多片段上不停地執行測試，接著壓縮，直到能夠產生位元遮罩全都是1之活動片段之至少一充滿的暫存器組為止。在一個實施例中，諸如在暫存器組10f所指示的那些等任何剩餘片段被儲存供下一個迭代(iteration)用。在一些實施例中，在只有一組中之片段上繼續執行測試，接著壓縮，使用來自先前迭代的剩餘片段作為到壓縮和合併階段的輸入。在一個實施例中，可以先進先出(FIFO)順序來操作合併階段22及24。
一旦整個SIMD暫存器組10滿了，如圖1中之暫存器10e所指示一般，則為壓縮和測試的下一個階段達成充分SIMD利用或硬體的充分使用，如同在16c處所指示一般。因此下一個步驟在於對單元16c的暫存器執行第二種的壓縮和測試，其產生具有0及1之新的位元遮罩18a。再一次，若在遮罩中具有0，則在未使用已說明的技術之壓縮下，無法獲得充分的SIMD利用。因此，迭代繼續， 直到識別完整一組具有位元遮罩都是1的暫存器為止。
通常，演算法可包括一些具有短的資料佇列之計算核心，以便彼此通訊。在兩個暫存器和對應的位元遮罩在各自的步驟中被合併之實施例中，用於核心之必要的輸出佇列容量和SIMD寬度為其資料放大率加上一。若輸入佇列包含值得工作之至少一充分的SIMD寬度或者若管線被沖洗，則計算核心可平行或根據一些優先順序來執行。
下列三個SIMD測試的例子之虛擬碼，其中，加/等於運算子意味壓縮和合併，如上所述：while(not done with all work) if(queue2.elementsSIMD_WIDTH) SIMD_TEST3(queue2)； else if(queue1.elementsSIMD_WIDTH) queue2 +=SIMD_TEST2(queue1)； else if(queue0.elementsSIMD_WIDTH) queue1 +=SIMD_TEST1(queue0)； else enter more elements into queue0； end while；在一些實施例中，當需要填滿SIMD暫存器時，此方法僅請求新的資料。此方法減少產生非常長列的片段、執行整列的計算和測試、而後進行串流壓縮的可能性。結果，在一些實施例中可達成更大的效率。
接著參考圖2，在微多邊形柵格化的特定使用情況中，進一步圖解已說明的概念。構想在於柵格化許多小的三角形，例如次於像素大小之微三角形。然而，相同概念亦可被使用以有效率地柵格化不同尺寸的三角形或其他多 邊形。
甚至當無法有效繪製大的三角形時，此處所說明的技術和階層式柵格化之組合仍舊適用。例如，可在頂階層上進行階層式柵格化，及關於完全在三角形內的像素之區塊，通常可進行遮蔽。在三角形的邊緣中，此處所說明之技術可被使用以獲得到更好的SIMD邊緣利用。
在圖2的頂部，將柵格化微三角形佇列或進來的各種尺寸之小的微三角形的微線組佇列，且該等三角形內的片段之樣本即將被遮蔽。該等三角形的邊界箱(bounding box)被計算，而後將箱內的片段和樣本的x、y座標(x,y-COORDS)放入SIMD暫存器28內。亦可為另一個暫存器30中之各個樣本或片段儲存三角形識別符(TRIID)。
可使用在HPG 2009之“利用散焦或移動模糊的微多邊形之資料平行柵格化(“Data-Parallel Rasterization of Micropolygons with Defocus or Motion Blur”)”中Fatahalian所說明之演算法來執行聚集邊界箱本身內的x、y座標之處理。另一選擇是，亦可藉由以SIMD大小的戳記而循環各個邊界箱及測試各個x、y座標，接著壓縮和合併來進行。聚集輸入的計算成本被假設比柵格程式內之邊緣方程式測試和不必要的後續工作之成本低。
在此時，SIMD暫存器係完全載入有待測試的值，且下一個步驟在於執行邊緣方程式測試16a、16b，其決定樣本/片段是否在三角形內。此處，三角形識別符被使用來 找出應被用於各個樣本/片段之邊緣方程式。
在此測試之後，找到將在各自三角形內之一些樣本/片段，且在最後的位元遮罩18a或18b中指出此。然後以相同方式壓縮具有樣本/片段x、y座標、三角形識別符等等之相關SIMD暫存器，如同在20a及20b處所指示一般，使得在一個實施例中，位元遮罩中並未具有任何零於其間且位在最大的有效位元中。因為在此例中之位元遮罩含有零，所以若處理單純進行則無法達成完全SIMD利用。因此，以相同方式來處理更多個三角形，及執行測試內的邊緣方程式，接著暫存器組10c及10d的壓縮。
最後，在22處合併暫存器，以便SIMD暫存器充滿待測試的有效值，且再一次地，在後續的測試步驟中可達成完全的SIMD利用。
三角形內部測試可包括三個邊緣測試。有關內部測試內之甚至更高的SIMD利用，可在三個邊緣測試的每一個之間執行壓縮和合併步驟。
接著，管線可計算每一個樣本/片段的深度，而後對暫存器10e中之資料執行像素深度測試。在16c處可進行質心及深度計算，以產生暫存器組10g。在16d處先行深度測試暫存器組10g，以形成額外的位元遮罩18a、18b。這也是計算內的邊緣方程式為測試之相同方式的測試。因此，此處在24處亦同樣可發生類似的壓縮和合併處理。其他測試的例子包括α測試、模版測試、及利用寫回到諸如色彩、深度、模版、α等各種緩衝器之遮蔽計算。此時 可處理寫入衝突(亦即，寫入到同一個像素座標)。
再者，虛擬碼中的實施例子也一樣有+=表示壓縮和合併的運算子。
Initialize queue0 to be empty； while(not done) if(queue2.elementsSIMD_WIDTH) computeShadingOnSamplesSIMD(queue2)； writeBackToBufferWithConflictHandlingSIMD(queue2)； else if(queue1.elementsSIMD_WIDTH) computeDepthsSIMD(queue1)； queue2 +=depthTestSIMD(queue1)； else if(queue0.elementsSIMD_WIDTH) queue1 +=edgeEquationInsideTestSIMD(queue0)； else enter more fragments/samples from tris into queue0； end while；當不再取得更多的輸入資料時可排掉佇列，係藉由對剩餘元件執行各種核心。此外，可在三個邊緣測試的每一個之後執行壓縮，或者可在完成所有三個邊緣測試之後再進行壓縮。
在圖1的實施例中，上述形式中之壓縮演算法將不再輸出2x2線組結構中的片段，如同繪圖管線所常見一般。這意謂著不可使用經由有限差(finite difference)之計算螢幕空間衍生物(主要用於紋理過濾(texture filtering))的常見方法。然而，給定來自棋盤式切割程式的網柵結構，仍可使用以線組為基的有限差來計算物件空間衍生物。再者，每一個像素的螢幕空間衍生物係可藉由發出用以計算像素遮蔽程式中之衍生物的碼來予以計 算。此衍生物計算係可藉由計算有限差或藉由使用自動微分技術來予以進行。此額外的遮蔽程式碼帶來處理耗用時間，因為更多個像素遮蔽程式指令將必須被評估。
另一選擇是，上述的壓縮和合併處理可被延伸，以藉由與四個元素之每一個的區塊一起工作而於2x2線組結構上工作，其中，若其元素的至少其中之一是活動的，則區塊被視為活動的。關於為八的SIMD寬度，這產生四個元素之每一個的兩個區塊之壓縮。此壓縮能夠使用現存的有限差運算子，但是減少效率。
壓縮會產生包含來自多重三角形的片段之SIMD整批(batch)。圖形管線中的在柵格程式之後的單元可被延伸，以處理含有來自不同三角形的資料之SIMD整批。此延伸包括增加管線中之暫時資料儲存的尺寸以保留同時用於幾種三角形之資料。例如，可為許多三角形儲存邊緣方程式。因為片段可屬於不同的三角形，所以他們亦會佔有相同像素位置。當更新片段緩衝器時片段會產生寫入衝突。因此，應藉由串列化圖框緩衝器更新來偵測和解決寫入衝突，如上所述之虛擬碼所圖解者一般。
如圖3所示之電腦系統130可包括硬碟機134和可移除式媒體136，係藉由匯流排104而將它們耦合至晶片組核心邏輯110。可透過匯流排108而將鍵盤和滑鼠120或其他習知組件耦合至晶片組核心邏輯108。核心邏輯可透過匯流排105而被耦合至圖形處理器112，及在一個實施例中的主處理器100。圖形處理器112亦可藉由匯流排 106而被耦合至圖框緩衝器114。圖框緩衝器114係可藉由匯流排107而被耦合至顯示螢幕118。在一個實施例中，圖形處理器112可以是使用單一指令多重資料(SIMD)架構之多串接式、多核心平行處理器。
在軟體實施之情況中，相關碼可儲存在任何適當的半導體、磁性、或光學記憶體，包括主記憶體132或圖形處理器內之任何可用的記憶體。因此，在一個實施例中，用以執行圖1及圖2的順序之碼可儲存在非暫時性機器或電腦可讀取媒體中，諸如記憶體132或圖形處理器112等，且在一個實施例中，可藉由處理器100或圖形處理器112來予以執行。
圖1及圖2為流程圖。在一些實施例中，可在硬體、軟體、或韌體中實施這些流程圖所描述的順序。在軟體實施例中，諸如半導體記憶體、磁性記憶體、或光學記憶體等非暫時性電腦可讀取媒體可被使用來儲存指令，及可由處理器來執行，以實施圖1及圖2所示之順序。
可在各種硬體架構中實施此處所說明之圖形處理技術。例如，可將圖形功能整合在晶片組內。另一選擇是，可使用分離的圖形處理器。作為另一實施例，圖形功能係可藉由通用型處理器來予以實施，包括多核心處理器。
遍及此說明書對“一個實施例”的參考意指連同實施例所說明的特別特徵、結構、或特性包括在包含在本發明內之至少一實施中。因此，“一個實施例”或“一實施例”詞組的出現不一定意指同一個實施例。而且，可以除了所圖解 之特別實施例以外的其他適當形式制定特別特徵、結構、或特性，及所有此種形式可包含在本申請案的申請專利範圍內。
儘管本發明已說明有關有限數目的實施例，但是精於本技藝之人士應明白自此的許多修改和變化。附加的申請專利範圍欲涵蓋落在本發明的真正精神和範疇內之所有此種修改和變化。
10‧‧‧暫存器組
10a‧‧‧暫存器組
10b‧‧‧暫存器組
10c‧‧‧暫存器組
10d‧‧‧暫存器組
10e‧‧‧暫存器組
10f‧‧‧暫存器組
10g‧‧‧暫存器組
14‧‧‧單一指令多重資料暫存器
16a‧‧‧測試
16b‧‧‧測試
16c‧‧‧單元
18a‧‧‧位元遮罩
18b‧‧‧位元遮罩
20a‧‧‧位元遮罩
20b‧‧‧位元遮罩
22‧‧‧合併階段
24‧‧‧合併階段
28‧‧‧單一指令多重資料暫存器
30‧‧‧暫存器
100‧‧‧主處理器
104‧‧‧匯流排
105‧‧‧匯流排
106‧‧‧匯流排
107‧‧‧匯流排
108‧‧‧匯流排
112‧‧‧圖形處理器
114‧‧‧圖框緩衝器
118‧‧‧顯示螢幕
130‧‧‧電腦系統
132‧‧‧主記憶體
134‧‧‧硬碟機
136‧‧‧可移除式媒體
110‧‧‧晶片組核心邏輯
120‧‧‧鍵盤和滑鼠
圖1為本發明的一個實施例之流程圖；圖2為本發明的另一實施例之流程圖；以及圖3為本發明的一個實施例之概要圖。
10a~10f‧‧‧暫存器組
12‧‧‧片段A具有部位A1 -An
14‧‧‧單一指令多重資料暫存器
16a、16b‧‧‧測試
16c‧‧‧單元
18a、18b‧‧‧位元遮罩
20a、20b‧‧‧位元遮罩
22‧‧‧合併階段

Claims (33)

  1. 一種用於柵格化之串流壓軸的方法，包含：組合平行組的m個片段於n個暫存器中；去除該m個片段的一些片段而最終變成p個片段，其中，p小於m，並且產生空格於該n個暫存器中；以及在去除該m個片段的一些片段而非全部之後，合併該p個片段，以藉由從另一組的片段中取出額外的片段來填滿未被該p個片段所填滿的暫存器空位，以合併該p個片段而以未被去除的片段來完全地填滿該n個暫存器。
  2. 根據申請專利範圍第1項之方法，包括執行微多邊形柵格化。
  3. 根據申請專利範圍第1項之方法，包括在該等片段中提供座標和多邊形識別符。
  4. 根據申請專利範圍第3項之方法，包括執行邊緣方程式測試，及使用多邊形識別符來選擇該邊緣方程式。
  5. 根據申請專利範圍第1項之方法，包括執行複數個測試，及在各個測試之後合併。
  6. 根據申請專利範圍第1項之方法，包括將該測試結果儲存在位元遮罩中。
  7. 根據申請專利範圍第1項之方法，包括使用單一指令多重資料處理器。
  8. 根據申請專利範圍第7項之方法，包括在等於該單一指令多重資料處理器的寬度之暫存器中提供一些片段。
  9. 根據申請專利範圍第1項之方法，包括偵測寫入衝 突。
  10. 根據申請專利範圍第9項之方法，包括藉由串列化圖框緩衝器更新來解決寫入衝突。
  11. 根據申請專利範圍第1項之方法，包括測試該m個片段的個別片段。
  12. 一種非暫態性電腦可讀取媒體，其儲存有指令以致使電腦能夠：組合平行組的m個片段n個暫存器中；去除該m個片段的一些片段而最終變成p個片段，其中，p小於m，並且產生空格於該n個暫存器中；以及在去除該m個片段的一些片段而非全部之後，合併該p個片段，以藉由從另一組的片段中取出額外的片段來填滿未被該p個片段所填滿的暫存器空位，以合併該p個片段而以未被去除的片段來完全地填滿該n個暫存器。
  13. 根據申請專利範圍第12項之媒體，另儲存執行微多邊形柵格化之指令。
  14. 根據申請專利範圍第12項之媒體，另儲存在該等片段中提供座標和多邊形識別符之指令。
  15. 根據申請專利範圍第12項之媒體，另儲存執行複數個測試，及在各個測試之後合併之指令。
  16. 根據申請專利範圍第14項之媒體，另儲存藉由執行邊緣方程式測試及使用多邊形識別符來選擇該邊緣方程式予以測試之指令。
  17. 根據申請專利範圍第12項之媒體，另儲存將該測 試結果儲存在位元遮罩中之指令。
  18. 根據申請專利範圍第12項之媒體，另儲存指令以使用單一指令多重資料處理器。
  19. 根據申請專利範圍第18項之媒體，另儲存在等於該單一指令多重資料處理器的寬度之暫存器中提供一些片段之指令。
  20. 根據申請專利範圍第12項之媒體，另儲存偵測寫入衝突之指令。
  21. 根據申請專利範圍第20項之媒體，另儲存藉由串列化圖框緩衝器更新來解決寫入衝突之指令。
  22. 根據申請專利範圍第12項之媒體，另儲存測試該m個片段的個別片段之指令。
  23. 一種用於柵格化之串流壓軸的設備，包含：處理器，用以組合平行組的m個片段n個暫存器中、去除該m個片段的一些片段而最終變成p個片段，其中，p小於m，並且產生空格於該n個暫存器中、以及在去除該m個片段的一些片段而非全部之後，合併該p個片段，以藉由從另一組的片段中取出額外的片段來填滿未被該p個片段所填滿的暫存器空位，以合併該p個片段而以未被去除的片段來完全地填滿該n個暫存器；以及儲存器，係耦合至該處理器。
  24. 根據申請專利範圍第23項之設備，其中，該設備包括圖形處理單元。
  25. 根據申請專利範圍第24項之設備，其中，該設備 包括單一指令多重資料處理單元。
  26. 根據申請專利範圍第25項之設備，該處理器用以在等於該單一指令多重資料處理器的寬度之暫存器中提供一些片段。
  27. 根據申請專利範圍第23項之設備，該處理器用以執行微多邊形柵格化。
  28. 根據申請專利範圍第23項之設備，該處理器用以在該等片段中提供座標和多邊形識別符。
  29. 根據申請專利範圍第28項之設備，該處理器用以執行邊緣方程式測試及使用多邊形識別符來選擇該邊緣方程式。
  30. 根據申請專利範圍第23項之設備，該處理器用以執行複數個測試及在各個測試之後合併。
  31. 根據申請專利範圍第23項之設備，該處理器用以將測試結果儲存在位元遮罩中。
  32. 根據申請專利範圍第23項之設備，該處理器用以偵測寫入衝突及藉由串列化圖框緩衝器更新來解決寫入衝突。
  33. 根據申請專利範圍第23項之設備，該處理器用以測試該m個片段的個別片段。
TW100148029A 2011-02-03 2011-12-22 用於柵格化之串流壓縮的方法及設備、和非暫態性電腦可讀取媒體 TWI482085B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/020,271 US8842121B2 (en) 2011-02-03 2011-02-03 Stream compaction for rasterization

Publications (2)

Publication Number Publication Date
TW201246063A TW201246063A (en) 2012-11-16
TWI482085B true TWI482085B (zh) 2015-04-21

Family

ID=46600665

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100148029A TWI482085B (zh) 2011-02-03 2011-12-22 用於柵格化之串流壓縮的方法及設備、和非暫態性電腦可讀取媒體

Country Status (5)

Country Link
US (1) US8842121B2 (zh)
EP (1) EP2671149A4 (zh)
CN (1) CN103403671B (zh)
TW (1) TWI482085B (zh)
WO (1) WO2012106046A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905046B2 (en) * 2014-04-03 2018-02-27 Intel Corporation Mapping multi-rate shading to monolithic programs
US10235811B2 (en) 2016-12-29 2019-03-19 Intel Corporation Replicating primitives across multiple viewports
US10628910B2 (en) 2018-09-24 2020-04-21 Intel Corporation Vertex shader with primitive replication
EP3843045B1 (en) * 2020-05-28 2022-06-22 Imagination Technologies Limited Task merging

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633297B2 (en) * 2000-08-18 2003-10-14 Hewlett-Packard Development Company, L.P. System and method for producing an antialiased image using a merge buffer
US6800584B2 (en) * 2001-10-12 2004-10-05 Catalytic Materials Llc Gold catalysts supported on graphitic carbon nanostructures
TW200519740A (en) * 2003-09-08 2005-06-16 Freescale Semiconductor Inc Data processing system for implementing simd operations and method thereof
TW200540707A (en) * 2004-03-31 2005-12-16 Icera Inc Apparatus and method for control processing in dual path processor
US7218291B2 (en) * 2004-09-13 2007-05-15 Nvidia Corporation Increased scalability in the fragment shading pipeline
CN1331044C (zh) * 2004-02-11 2007-08-08 威盛电子股份有限公司 于一微处理器中处理一分离式载入作业的装置与方法
TW201004313A (en) * 2008-06-02 2010-01-16 Koninkl Philips Electronics Nv Video signal with depth information
TW201042542A (en) * 2009-05-19 2010-12-01 Via Tech Inc Apparatus and a method in a microprocessor
TWI335550B (en) * 2006-02-06 2011-01-01 Via Tech Inc Stream processor with variable single instruction multiple data (simd) factor and common special function

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9921777D0 (en) * 1999-09-16 1999-11-17 Koninkl Philips Electronics Nv Method and apparatus for handling translucency in 3d graphics
US6704026B2 (en) 2001-05-18 2004-03-09 Sun Microsystems, Inc. Graphics fragment merging for improving pixel write bandwidth
US8144156B1 (en) * 2003-12-31 2012-03-27 Zii Labs Inc. Ltd. Sequencer with async SIMD array
US20060170944A1 (en) * 2005-01-31 2006-08-03 Arps Ronald B Method and system for rasterizing and encoding multi-region data
US7761766B2 (en) 2005-11-15 2010-07-20 I365 Inc. Methods and apparatus for modifying a backup data stream including logical partitions of data blocks to be provided to a fixed position delta reduction backup application
US7536532B2 (en) 2006-09-27 2009-05-19 International Business Machines Corporation Merge operations of data arrays based on SIMD instructions
US8195858B1 (en) * 2009-07-28 2012-06-05 Nvidia Corporation Managing conflicts on shared L2 bus

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633297B2 (en) * 2000-08-18 2003-10-14 Hewlett-Packard Development Company, L.P. System and method for producing an antialiased image using a merge buffer
US6800584B2 (en) * 2001-10-12 2004-10-05 Catalytic Materials Llc Gold catalysts supported on graphitic carbon nanostructures
TW200519740A (en) * 2003-09-08 2005-06-16 Freescale Semiconductor Inc Data processing system for implementing simd operations and method thereof
CN1331044C (zh) * 2004-02-11 2007-08-08 威盛电子股份有限公司 于一微处理器中处理一分离式载入作业的装置与方法
TWI292557B (zh) * 2004-02-11 2008-01-11 Via Tech Inc
TW200540707A (en) * 2004-03-31 2005-12-16 Icera Inc Apparatus and method for control processing in dual path processor
US7218291B2 (en) * 2004-09-13 2007-05-15 Nvidia Corporation Increased scalability in the fragment shading pipeline
TWI335550B (en) * 2006-02-06 2011-01-01 Via Tech Inc Stream processor with variable single instruction multiple data (simd) factor and common special function
TW201004313A (en) * 2008-06-02 2010-01-16 Koninkl Philips Electronics Nv Video signal with depth information
TW201042542A (en) * 2009-05-19 2010-12-01 Via Tech Inc Apparatus and a method in a microprocessor

Also Published As

Publication number Publication date
CN103403671A (zh) 2013-11-20
US8842121B2 (en) 2014-09-23
EP2671149A2 (en) 2013-12-11
CN103403671B (zh) 2017-12-12
WO2012106046A3 (en) 2012-10-04
TW201246063A (en) 2012-11-16
WO2012106046A2 (en) 2012-08-09
US20120201467A1 (en) 2012-08-09
EP2671149A4 (en) 2014-06-25

Similar Documents

Publication Publication Date Title
TWI656481B (zh) 關於序列平行化消耗的方法、電腦可讀取媒體和系統
US8339409B2 (en) Tile-based graphics system and method of operation of such a system
EP2697778B1 (en) Pixel value compaction for graphics processing
US8558842B1 (en) Parallel duplicate primitive vertex detection and batching
US12020362B2 (en) Methods and control stream generators for generating a control stream for a tile group in a graphics processing system
KR101009557B1 (ko) 하이브리드 멀티샘플/수퍼샘플 안티에일리어싱
US10186068B2 (en) Method, apparatus and system for rendering an image
US10796483B2 (en) Identifying primitives in input index stream
GB2548120A (en) Graphics processing systems
CN106067187B (zh) 在图形处理系统中对基元分块
CN106067188B (zh) 在图形处理系统中对基元进行图块化
GB2524287A (en) Graphics processing systems
TWI482085B (zh) 用於柵格化之串流壓縮的方法及設備、和非暫態性電腦可讀取媒體
GB2541692B (en) Graphics processing systems
GB2517032A (en) Rasterisation in graphics processing systems
KR101499124B1 (ko) 공유 메모리를 이용한 영상 처리 방법 및 장치
US8988444B2 (en) System and method for configuring graphics register data and recording medium
TWI567688B (zh) 根據表面的圖形處理

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees