TWI481026B - 高電子遷移率電晶體及其製造方法 - Google Patents

Description

高電子遷移率電晶體及其製造方法

本發明係有關一種高電子遷移率電晶體(high electron mobility transistor,HEMT)及其製造方法，特別是指一種加強型HEMT及其製造方法。

第1A及1B圖分別顯示先前技術之高電子遷移率電晶體(high electron mobility transistor,HEMT)100剖視圖與能帶圖。如第1A圖所示，於基板11上形成氮化鎵(GaN)層12，並於GaN層12中，形成隔絕區13。隔絕區13例如為如圖所示之區域氧化(local oxidation of silicon,LOCOS)結構或淺溝槽絕緣(shallow trench isolation,STI)結構。除了GaN層12與隔絕區13外，HEMT100還包含氮化鋁鎵(AlGaN)層14、閘極15、源極16、與汲極17。其中，於GaN層12與AlGaN層14間之接面，形成二維電子雲(2-D electron gas,2DEG)18，此2DEG18與源極16及汲極17電連接。如第1B圖所示，GaN層12與AlGaN層14相連接，其費米能階Efs與Efb固定於相同能階，而於GaN層12與AlGaN層14接面，各導通能階Ecs與Ecb與禁止能階Evs與Evb的能帶彎曲，使電子被限制在電子井18a中，這些被限制的電子，可降低庫侖散射，使電子在2DEG18中的遷移率提高，進而使得HEMT100導通時，利用2DEG18中高速的電子遷移率，使得HEMT100操作速度比一般半導體元件快。

然而，在實際的應用上，HEMT100為空乏型(depletion)元件，亦即其係設計供應用於負的閘極操作電壓，在應用上較 為不便，尤其在高頻的應用範圍中，正的閘極操作電壓可降低電路的複雜度與製造成本。

有鑑於此，本發明即針對上述先前技術之不足，提出一種加強型(enhanced)HEMT及其製造方法，以降低製造成本，並增加HEMT的應用範圍。

本發明目的在提供一種高電子遷移率電晶體(high electron mobility transistor,HEMT)及其製造方法。

為達上述之目的，本發明提供了一種HEMT，包含：一半導體層，該半導體層具有一半導體層能帶間隙；形成一阻障層於該半導體層上，該阻障層具有一阻障層能帶間隙；形成一壓電層於該阻障層上，該壓電層具有一壓電層能帶間隙，其中，該壓電層能帶間隙、該阻障層能帶間隙、與該半導體層能帶間隙之間，相互間具有一部分相互重疊與另一部分相互不重疊；一閘極，形成於該壓電層上，用以接收一閘極電壓，進而導通或不導通該HEMT；以及一源極與一汲極，分別形成於該閘極兩側；其中，於除壓電層下方外之半導體層與阻障層之至少一部份接面，形成一二維電子雲(2-D electron gas,2DEG)，且該2DEG與該源極及該汲極電連接。

就另一觀點，本發明也提供了一種HEMT製造方法，包含：提供一半導體層，該半導體層具有一半導體層能帶間隙；形成一阻障層於該半導體層上，該阻障層具有一阻障層能帶間隙；形成一壓電層於該阻障層上，該壓電層具有一壓電層能帶間隙，其中，該壓電層能帶間隙、該阻障層能帶間隙、與該半導體層能帶間隙之間，相互間具有一部分相互重疊與另一部分 相互不重疊；形成一閘極於該壓電層上，用以接收一閘極電壓，進而導通或不導通該HEMT；以及分別形成一源極與一汲極於該閘極兩側；其中，於除壓電層下方外之半導體層與阻障層之至少一部份接面，形成一二維電子雲(2-D electron gas,2DEG)，且該2DEG與該源極及該汲極電連接。

在一種較佳的實施例中，該HEMT更包含一絕緣層，形成於該壓電層之上或下，並與該壓電層連接。

在另一種較佳的實施例中，該壓電層宜包括一氧化鋅基底層。

在一種實施例中，該半導體層宜包括一氮化鎵基底層，且該阻障層宜包括一氮化鋁鎵基底層。

在另一種實施例中，該半導體層可形成於一矽基板、一碳化矽基板、或一藍寶石基板上，且該基板與該半導體層間，宜具有一緩衝層。

底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、.技術內容、特點及其所達成之功效。

本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。

請參閱第2圖與第3A-3B圖，顯示本發明的第一個實施例。如第2圖所示，HEMT200例如形成於基板21上，而基板21例如但不限於為矽基板、碳化矽基板、或藍寶石基板。且於基板21上，例如但不限於以磊晶技術形成緩衝層22a；接著於緩衝層22a上，例如但不限於以磊晶技術形成半導體 層22；其中，緩衝層22a例如但不限於為矽層，而半導體層22例如但不限於為氮化鎵(GaN)層。此外，HEMT200還包含阻障層24、閘極25、源極26、汲極27、與壓電層29。例如以GaN層、氮化鋁鎵(AlGaN)層、氧化鋅(ZnO)層分別為半導體層22、阻障層24、與壓電層29。如第3A圖所示，GaN層、AlGaN層、ZnO層分別具有半導體層能帶間隙、阻障層能帶間隙、與壓電層能帶間隙，且其導通帶緣能階(Ecs,Ecb,Ecp)、費米能階(Efs,Efb,Efp)、與價電帶緣能階(Evs,Evb,Evp)如第3A圖所示。當GaN層、AlGaN層、ZnO層連接後，如第3B圖所示，壓電層能帶間隙、阻障層能帶間隙、與半導體層能帶間隙之間，相互間具有一部分相互重疊與另一部分相互不重疊。閘極25形成於壓電層29上，用以接收閘極電壓，進而導通或不導通HEMT200。源極26與汲極27，分別形成於閘極25兩側。以上結構將產生二維電子雲(2-D electron gas,2DEG)28，形成於除壓電層29下方外之半導體層22與阻障層24之至少一部份接面，並與源極26及汲極27電連接。HEMT200例如但不限於更包含隔絕區23，隔絕區23例如可為如圖所示之STI結構或LOCOS結構，亦可以由離子植入技術植入P型或N型雜質所形成。

本實施例與先前技術的不同，主要在於壓電層能帶間隙、阻障層能帶間隙、與半導體層能帶間隙之間，相互間具有一部分相互重疊與另一部分相互不重疊。舉例而言，請參閱第3B圖，壓電層29，例如為第3B圖所示之ZnO層，與阻障層24，例如為第3B圖所示之AlGaN層，其壓電層能帶間隙與阻障層能帶間隙之間，具有相互重疊部分Bo1與相互不重疊部分Bn1及B2；而可類推至壓電層能帶間隙與半導體層能帶間 隙之間，以及阻障層能帶間隙與半導體層能帶間隙之間。這種安排的優點在於，利用壓電層29，除了可將HEMT200中閘極25下方之2DEG28形成空乏區，當閘極25施加正電壓時，才形成閘極25下方之2DEG28，使得HEMT200導通，也就是說使HEMT200成為加強型的元件；另外，本發明的實施方式，並不是將阻障層能帶間隙限制於在大於半導體層能帶間隙，且壓電層能帶間隙與半導體層能帶間隙並不相等，如此，在應用上較具彈性，且可達到加強型HEMT的效果。

請參閱第4圖，顯示本發明的第二個實施例。與第一個實施例不同的是，本實施例HEMT300更包含絕緣層29a，形成於壓電層29之上，並與壓電層29連接。絕緣層29a例如但不限於為氧化鋁層或氧化矽層等。這樣安排的優點在於，可以降低閘極漏電流，改善HEMT300元件特性。

請參閱第5圖，顯示本發明的第三個實施例。與第一個實施例不同的是，本實施例HEMT400更包含絕緣層29b，形成於壓電層29之下，並與壓電層29連接。絕緣層29b例如但不限於為氧化鋁層或氧化矽層等。與第二個實施例相似，這樣安排的優點在於可以降低閘極漏電流，改善HEMT400元件特性。

第6A-6D圖顯示本發明的第四個實施例。本實施例在說明HEMT200之製造方法剖視示意圖。如第6A圖所示，首先提供例如但不限於基板21，基板21例如但不限於為矽基板、碳化矽基板、或藍寶石基板。接著於基板21上，例如但不限於以磊晶技術形成緩衝層22a；接著於緩衝層22a上，例如但不限於以磊晶技術形成半導體層22；其中，緩衝層22a例如但不限於為矽層，而半導體層22例如但不限於為氮化鎵 (GaN)層。接著於半導體層22上，形成阻障層24，而阻障層24例如但不限於為氮化鋁鎵(AlGaN)層。

接著如第6B圖所示，形成隔絕區23，隔絕區23例如可為如圖所示之STI結構或LOCOS結構，亦可以由離子植入技術植入P型或N型雜質所形成。

接下來如第6C圖所示，形成壓電層29於阻障層24上，並形成閘極25於壓電層29上。其中，閘極25與壓電層29，例如但不限於覆蓋相同範圍於阻障層24上，以使閘極電壓可決定壓電層29下之2DEG的形成與否。

接下來，如第6D圖所示，例如但不限於分別利用相同製程步驟，於HEMT200中形成源極26與汲極27。其中，源極26與汲極27例如但不限於為鈦、鋁、鎳、金等金屬。

需說明的是，基板21、緩衝層22a、半導體層22、阻障層24、與壓電層29，皆可以為純質半導體，亦可以具有P型或N型雜質的摻雜。藉由半導體層22與阻障層24間的接面、阻障層24與壓電層29間的接面，壓電層29下方的2DEG將空乏，使得本發明HEMT為加強型元件，亦即其閘極電壓為正。此外，閘極金屬例如但不限於為蕭特基或歐姆金屬，例如為鈦、鉑、鉻、鎳、鎢或其合金等金屬。

以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如保護層等。本發明的範圍應涵蓋上述及其他所有等效變化。

11,21‧‧‧基板

12,22‧‧‧半導體層

22a‧‧‧緩衝層

13,23‧‧‧隔絕區

14,24‧‧‧阻障層

15,25‧‧‧閘極

16,26‧‧‧源極

17,27‧‧‧汲極

18,28‧‧‧2DEG

18a‧‧‧電子井

29‧‧‧壓電層

29a,29b‧‧‧絕緣層

100,200,300,400‧‧‧HEMT

第1A及1B圖分別顯示先前技術之高電子遷移率電晶體(high electron mobility transistor,HEMT)元件100剖視圖與能帶圖。

第2圖與第3A-3B圖顯示本發明的第一個實施例。

第4圖顯示本發明的第二個實施例。

第5圖，顯示本發明的第三個實施例。

第6A-6D圖顯示本發明的第四個實施例。

21‧‧‧基板

22‧‧‧半導體層

22a‧‧‧緩衝層

23‧‧‧隔絕區

24‧‧‧阻障層

25‧‧‧閘極

26‧‧‧源極

27‧‧‧汲極

28‧‧‧2DEG

29‧‧‧壓電層

200‧‧‧HEMT

Claims (10)

1. 一種高電子遷移率電晶體(high electron mobility transistor,HEMT)，包含：一半導體層，該半導體層具有一半導體層能帶間隙；一阻障層，形成於該半導體層上，並與該半導體層連接，該阻障層具有一阻障層能帶間隙；一壓電層，形成於該阻障層上，並與該阻障層連接，該壓電層具有一壓電層能帶間隙，其中，該壓電層能帶間隙、該阻障層能帶間隙、與該半導體層能帶間隙之間，相互間具有一部分相互重疊與另一部分相互不重疊；一閘極，形成於該壓電層上，用以接收一閘極電壓，進而導通或不導通該HEMT；以及一源極與一汲極，分別形成於該閘極兩側；其中，該壓電層分別與該源極及該汲極之間，由該阻障層隔開，使得於除壓電層下方外之半導體層與阻障層之至少一部份接面，形成一二維電子雲(2-D electron gas,2DEG)，且該2DEG與該源極及該汲極電連接。
2. 如申請專利範圍第1項所述之HEMT，更包含一絕緣層，形成於該壓電層之上，並與該壓電層連接。
3. 如申請專利範圍第1項所述之HEMT，其中該壓電層包括一氧化鋅基底層。
4. 如申請專利範圍第1項所述之HEMT，其中該半導體層包括一氮化鎵基底層，且該阻障層包括一氮化鋁鎵基底層。
5. 如申請專利範圍第1項所述之HEMT，其中該半導體層形成於一矽基板、一碳化矽基板、或一藍寶石基板上，且該基板與該半導體層間，具有一緩衝層。
6. 一種高電子遷移率電晶體(high electron mobility transistor,HEMT)製造方法，包含：提供一半導體層，該半導體層具有一半導體層能帶間隙；形成一阻障層於該半導體層上，並與該半導體層連接，該阻障層具有一阻障層能帶間隙；形成一壓電層於該阻障層上，並與該阻障層連接，該壓電層具有一壓電層能帶間隙，其中，該壓電層能帶間隙、該阻障層能帶間隙、與該半導體層能帶間隙之間，相互間具有一部分相互重疊與另一部分相互不重疊；形成一閘極於該壓電層上，用以接收一閘極電壓，進而導通或不導通該HEMT；以及分別形成一源極與一汲極於該閘極兩側；其中，該壓電層分別與該源極及該汲極之間，由該阻障層隔開，使得於除壓電層下方外之半導體層與阻障層之至少一部份接面，形成一二維電子雲(2-D electron gas,2DEG)，且該2DEG與該源極及該汲極電連接。
7. 如申請專利範圍第6項所述之HEMT製造方法，更包含形成一絕緣層於該壓電層之上，並與該壓電層連接。
8. 如申請專利範圍第6項所述之HEMT製造方法，其中該壓電層包括一氧化鋅基底層。
9. 如申請專利範圍第6項所述之HEMT製造方法，其中該半導體層包括一氮化鎵基底層，且該阻障層包括一氮化鋁鎵基底層。
10. 如申請專利範圍第6項所述之HEMT製造方法，其中該半導體層形成於一矽基板、一碳化矽基板、或一藍寶石基板上，且該基板與該半導體層間，具有一緩衝層。