TWI469519B - 閉迴路電源輸出級 - Google Patents

Description

閉迴路電源輸出級

本發明有關於一種閉迴路電源輸出級，且特別是一種能快速回復截波的閉迴路電源輸出級(closed-loop power stage with fast clipping recovery)。

隨著人們對於音樂品質的要求，目前擴音模組(例如，音響或喇叭模組)都會被要求具有良好的擴音效果，因此擴音模組需要一個良好的電源輸出級來推動其後端的揚聲器(speaker)。一般來說，電源輸出級可以是類型D(class-D)的放大器。

請參照圖1，圖1是傳統閉迴路電源輸出級的方塊圖。傳統閉迴路電源輸出級1透過電阻R1電性連接脈波寬度調變器，以接收脈波寬度調變信號PWM，且據此產生用來推動揚聲器2的輸出信號。傳統閉迴路電源輸出級1包括閉迴路濾波器10、時序控制器11、閘級驅動器12、低通濾波器13與迴授電阻14。迴路濾波器10透過電阻R1接收脈波寬度調變信號PWM，且電性連接時序控制器11。時序控制器11電性連接閘級驅動器12。閘級驅動器12電性連接低通濾波器13。低通濾波器13電性連接揚聲器2，並用以輸出傳統閉迴路電源輸出級1所產生的輸出信號。迴授電路14則電性連接於閘級驅動器12與迴路濾波器10之間。

迴路濾波器10用以對脈波寬度調變信號PWM進行濾波處理，以產生濾波信號給時序控制器11。迴路濾波器10一般來說可以是積分器，且濾波信號可以是積分信號。時序控制器11用以控制閘極驅動器12中之兩個電源電晶體M1與M2的導通與關閉，以避免電源電晶體M1與M2同時導通。時序控制器11本身可以是一個開關，此開關受控於控制信號，且依據控制信號決定是否將濾波信號送給閘極驅動器12。

閘極驅動器12由兩個電源電晶體M1與M2所組成。電源電晶體M1與M2可以分別是NPN與PNP型的雙載子接面電晶體(Bipolar Junction Transistor，BJT)。電源電晶體M1與M2的控制端(基極)皆電性連接時序控制器11，電源電晶體M1與M2的第一端(集極)分別電性正電源電壓信號VCC與負電源電壓信號-VCC，且電源電晶體M1與M2的第二端(射極)皆電性連接低通濾波器13。透過時序控制器11選擇性地將濾波信號送至電源電晶體M1與M2的控制端，電源電晶體M1與M2僅有其中之一會導通。閘極驅動器12可對濾波信號進行放大，以產生放大信號。

低通濾波器13接收到的放大信號，並對放大信號進行低通濾波，以產生出輸出信號來推動揚聲器2。迴授電路14用以接收輸出信號，並據此產生迴授信號給迴路濾波器10。迴授電路14可透過電阻R2來實現。

請接著參照圖2，圖2是放大器之輸出信號與輸出信號的波形圖。如前面所述，傳統閉迴路輸出電源級1實質上為一個類型D的放大器，因此輸入信號SIG_IN經過放大後，其輸出信號SIG_OUT的電壓值若大於正電源電壓信號VCC，或小於負電源電壓信號-VCC，則電源電晶體M1或M2會飽和，且輸出信號SIG_OUT的最大電壓值與最小電壓值會分別是VCC與-VCC，故輸出信號SIG_OUT會被截波(clip)。如圖2所示，曲線C20是理想的輸出信號SIG_OUT之波形，曲線C21則是被截掉的輸出信號SIG_OUT之波形。

傳統閉迴路電源輸出級1的設計並未考慮如何快速地回復截波，因此輸出信號SIG_OUT被截波後，其截波回復時間較長。如此一來，將可能會造成輸出信號SIG_OUT有較大的失真，而可能使得揚聲器2所輸出的音樂信號會有破音，導致音樂品質不佳。

本發明實施例提供一種閉迴路電源輸出級，此閉迴路電源輸出級包括減法器、迴路濾波器、比較器、迴授電路、截波偵測器與補償電路。迴路濾波器電性連接減法器。迴授電路電性連接減法器。截波偵測器電性連接比較器。補償電路電性連接於截波偵測器與減法器之間。減法器用以將數位脈波寬度調變信號減去迴授信號與補償信號，以產生迴路濾波輸入信號。迴路濾波器用以對迴路濾波輸入信號進行迴路濾波，以產生迴路濾波輸出信號。比較器用以比較第一參考電壓信號與迴路濾波輸出信號，以產生比較結果。迴授電路用以依據閉迴路電源輸出級的輸出信號產生迴授信號，其中輸出信號係由比較結果經放大與濾波後所產生。截波偵測器用以依據數位脈波寬度調變信號與比較結果判斷是否有發生截波，以產生截波判斷結果。補償電路用以根據截波判斷結果產生補償信號。

綜上所述，本發明實施例提供的閉迴路電源輸出級能快速回復截波，而使得其輸出信號之失真降低，以及使得其後端電性連接之揚聲器可以具有較佳的音樂品質。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

[閉迴路電源輸出級之實施例]

圖3是本發明實施例提供之閉迴路電源輸出級的方塊圖。閉迴路電源輸出級3電性連接數位脈波寬度調變器(圖3未繪示)，以接收數位脈波寬度調變信號，並據此產生輸出信號PWOUT給其後端電性連接的揚聲器(圖3)未繪示。

閉迴路電源輸出級3包括減法器30、迴路濾波器31、比較器32、截波偵測器33、補償電路34、閘極驅動電路35、輸出級電路36與迴授電路37。減法器30電性連接數位脈波寬度調變器與迴路濾波器31。迴路濾波器31電性連接比較器32。比較器32電性連接截波偵測器與閘極驅動電路35。截波偵測器33電性連接數位脈波寬度調變器。補償電路34電性連接於截波偵測器33與加/減法器30之間。閘極驅動電路35電性連接輸出級電路36。迴授電路37電性連接於輸出級電路與與加/減法器30之間。

減法器30接收數位脈波寬度調變信號DPWM、補償信號COM_SIG與迴授信號BACK_SIG，且用以將位脈波寬度調變信號DPWM減去補償信號COM_SIG與迴授信號BACK_SIG，以產生迴路濾波輸入信號LIN。

迴路濾波器31接收迴路濾波輸入信號LIN，並對迴路濾波輸入信號LIN進行迴路濾波，以產生迴路濾波輸出信號LOUT。值得一提的是，迴路濾波器31於此實施例中可以是一階以上的積分器，但本發明並不以此為限，其他種類形的迴路濾波器皆可能拿來實現迴路濾波器31。

比較器32用以接收迴路濾波輸出信號LOUT，並用以比較迴路濾波輸出信號LOUT與參考電壓信號Vref，以輸出比較結果PWM’。閘極驅動電路35用以接收比較結果PWM’，並放大比較結果後，以產生放大信號。要說明的是，閘極驅動電路35可以包括時序控制器(圖3未繪示)與閘極驅動器(圖3未繪示)。時序控制器電性連接閘極驅動器。閘極驅動器包括兩個電源電晶體所構成的放大器，時序控制器依照時序控制信號將比較結果PWM’送給閘極驅動器。閘極驅動器用以將比較結果進行放大，以產生放大信號。透過時序控制信號對時序控制器的控制，將可以避免閘極驅動器之兩個電源電晶體同時導通。

輸出級電路36用以接收放大信號，並對放大信號進行後端的濾波處理，以產生輸出信號PWOUT。迴授電路37接收輸出信號PWOUT，並據此產生迴授信號BACK_SIG。於此實施例中，輸出級電路36可以包括低通濾波器，且迴授電路37可以包括電阻，然而，本發明卻不限定於此。

除此之外，值得說明的是，在其他種實施方式中，輸出級電路36與閘極驅動電路35可以自閉迴路電流源輸出級移出，亦即輸出級電路36與閘極驅動電路35可以是外接的電子元件。

截波偵測器33接收比較結果PWM’與數位脈波寬度調變信號DPWM，並用以依據比較結果PWM’與數位脈波寬度調變信號DPWM來判斷是否有截波的發生，以產生截波判斷結果CLIP_SIG。

一般來說，在沒有發生截波的情況下，比較結果PWM’僅是數位脈波寬度調變信號DPWM的延遲或反向延遲信號。因此，截波偵測器33可以透過偵測比較結果PWM’是否缺少了數位脈波寬度調變信號DPWM的延遲或反向延遲信號之上升或下降邊緣來判斷是否有截波的發生。

要說明的是，截波判斷偵測器33包括了一個以上的截波判斷電路。舉例來說，截波判斷偵測器33可以具有兩個截波判斷電路來分別判斷比較結果PWM’是否缺少了數位脈波寬度調變信號DPWM的延遲或反向延遲信號之上升與下降邊緣。此時，截波判斷結果CLIP_SIG會包括兩個的截波判斷信號CLIP_SIG[1]與CLIP_SIG[2]。

補償電路34接收截波判斷結果CLIP_SIG，且用以根據截波判斷結果CLIP_SIG產生補償信號COM_SIG。為了避免迴授信號BACK_SIG的信號量不足，而導致輸出信號PWOUT被截波後的截波回復時間過長。於此實施例中，減法器30還額外地將數位脈波寬度調變信號DPWM減去補償信號COM_SIG，以縮短截波回復時間。

另外，補償電路34可以包括一個以上的補償模組，以加速截波回復時間。例如，補償電路34可以具有兩個補償模組，此兩個補償模組分別受控於截波判斷信號CLIP_SIG[1]與CLIP_SIG[2]，以分別提供補償正電壓信號與補償負電壓信號作為補償信號COM_SIG。

[迴路濾波器與比較器之實施例]

請參照圖4，圖4是本發明實施提供的迴路濾波器與比較器之電路圖。值得說明的是，圖4中之迴路濾波器31與比較器32的實現方式僅是本發明的其中一種實施例，其並非用以限制本發明。

於圖4中，迴路濾波器31為一個一階濾波器，其包括運算放大器OPA1與電容C。運算放大器OPA1的正輸入端與負輸入端分別接收參考電壓信號Vref’與迴路濾波輸入信號LIN。電容C電性連接於運算放大器OPA1的負輸入端與輸出端之間。

另外，比較器32使用一個運算放大器OPA2來實現。運算放大器OPA2的正輸入端與負輸入端分別接收迴路濾波輸出信號LOUT與參考電壓信號Vref。運算放大器OPA2的的輸出端則用以輸出比較結果PWM’。

[截波偵測器之實施例]

請參照圖5，圖5是本發明實施提供的截波偵測器之電路圖。截波判斷電路331可透過偵測比較結果PWM’是否缺少了數位脈波寬度調變信號DPWM的延遲或反向延遲信號之下降邊緣來判斷是否有截波的發生。截波偵測器33包括兩個截波判斷電路331與332。截波判斷電路331包括D型正反器(D flip flop)DFF1與反向器INV1。反向器INV1的輸入端接收數位脈波調變信號DPWM，且反向器INV1的輸出端電性連接D型正反器DFF1的時脈輸入端。D型正反器DFF1的輸入端與重置端分別接收邏輯為高準位的電壓信號H與比較結果PWM’。另外，D型正反器DFF1輸出端用以輸出截波判斷信號CLIP_SIG[1]。

截波判斷電路332可透過偵測比較結果PWM’是否缺少了數位脈波寬度調變信號DPWM的延遲或反向延遲信號之上升邊緣來判斷是否有截波的發生。截波判斷電路332包括D型正反器(D flip flop)DFF2與反向器INV2。反向器INV2的輸入端接收比較結果PWM’，且反向器INV2的輸出端電性連接D型正反器DFF2的重置端。D型正反器DFF2的輸入端與時脈輸入端分別接收邏輯為高準位的電壓信號H與數位脈波調變信號DPWM。另外，D型正反器DFF2輸出端用以輸出截波判斷信號CLIP_SIG[2]。

值得說明的是，圖5中之截波偵測器33的實現方式僅是本發明的其中一種實施例，其並非用以限制本發明。舉例來說，截波偵測器33可以僅包括截波判斷電路331與332的其中之一，且截波判斷電路331可以使用其他種類型的正反器(例如，SR型正反器)來實現。

[補償電路之實施例]

請參照圖6，圖6是本發明實施提供的補償電路之電路圖。補償電路34包括兩個補償模組341與342。補償模組341依據截波判斷信號CLIP_SIG[2]提供補償正電壓信號作為補償信號COM_SIG。補償模組341包括電流鏡CM1與開關SW1。電流鏡CM1的一端接收正電源電壓信號VCC，電流鏡CM1的另一端電性連接開關SW1的一端。開關SW1的另一端則電性連接減法器30。開關SW1受控於截波判斷信號CLIP_SIG[2]而導通或關閉。當截波判斷信號CLIP_SIG[2]表示有截波發生時，開關SW1會導通，以提供補償正電壓信號作為補償信號COM_SIG。

補償模組342依據截波判斷信號CLIP_SIG[1]提供補償負電壓信號作為補償信號COM_SIG。補償模組342包括電流鏡CM2與開關SW2。電流鏡CM2的一端電性連接至接地GND，電流鏡CM2的另一端電性連接開關SW2的一端。開關SW2的另一端則電性連接減法器30。開關SW2受控於截波判斷信號CLIP_SIG[1]而導通或關閉。當截波判斷信號CLIP_SIG[1]表示有截波發生時，開關SW2會導通，以提供補償負電壓信號作為補償信號COM_SIG。

值得說明的是，圖6中之補償電路34的實現方式僅是本發明的其中一種實施例，其並非用以限制本發明。舉例來說，補償電路34可以僅包括補償模組341與342的其中之一。另外，補償模組341與342也可以使用其他的方式來實現，例如，將補償模組341與342的單端電路(single end)設計方式改為差動電路(differential)設計方式。除此之外，補償模組的數目會與截波回復時間相關，故在本實施例中，選擇使用兩個補償模組341與342來實現補償電路34。

[實施例的可能功效]

請參照圖7與圖8，圖7是圖3之閉迴路電源輸出級的迴路濾波輸出信號LOUT與傳統閉迴路電源輸出級之迴路濾波器之濾波信號的波形圖，而圖8是圖3之閉迴路電源輸出級與傳統閉迴路電源輸出級之輸出信號的波形圖。於圖7中，曲線C70表示傳統閉迴路電源輸出級之迴路濾波器之濾波信號的波形，而曲線C71表示圖3之閉迴路電源輸出級3的迴路濾波輸出信號LOUT的波形。於圖8中，曲線C80表示傳統閉迴路電源輸出級之輸出信號的波形，而曲線C81表示圖3之閉迴路電源輸出級3的之輸出信號PWOUT的波形。

由圖7可知，傳統閉迴路電源輸出級之迴路濾波器容易遠離參考電壓信號Vref，而圖3之閉迴路電源輸出級3的迴路濾波輸出信號LOUT不易遠離參考電壓信號Vref。接著，配合圖8可知，圖3之閉迴路電源輸出級3的之輸出信號PWOUT被截波後的截波回復時間小於統閉迴路電源輸出級之輸出信號被截波後的截波回復時間。

綜上所述，本發明實施例提供的閉迴路電源輸出級能快速回復截波，而使得其輸出信號之失真降低，以及使得其後端電性連接之揚聲器可以具有較佳的音樂品質。

以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

1．．．傳統閉迴路電源輸出級

10．．．迴路濾波器

11．．．時序控制器

12．．．閘極驅動器

M1、M2．．．電源電晶體

13．．．低通濾波器

14．．．迴授電路

2．．．揚聲器

R1．．．電阻

C20、C21．．．曲線

3．．．閉迴路電源輸出級

30．．．減法器

31．．．迴路濾波器

OPA1．．．運算放大器

C．．．電容

32．．．比較器

OPA2．．．運算放大器

33．．．截波偵測器

331．．．截波判斷電路

DFF1．．．D行政反器

INV1．．．反向器

332．．．截波判斷電路

DFF2．．．D行政反器

INV2．．．反向器

34．．．補償電路

341．．．補償模組

CM1．．．電流鏡

SW1．．．開關

342．．．補償模組

CM2．．．電流鏡

SW2．．．開關

35．．．閘極驅動電路

36．．．輸出級電路

37．．．迴授電路

C70、C71、C80、C81．．．曲線

圖1是傳統閉迴路電源輸出級的方塊圖。

圖2是放大器之輸出信號與輸出信號的波形圖。

圖3是本發明實施例提供之閉迴路電源輸出級的方塊圖。

圖4是本發明實施提供的迴路濾波器與比較器之電路圖。

圖5是本發明實施提供的截波偵測器之電路圖。

圖6是本發明實施提供的補償電路之電路圖。

圖7是圖3之閉迴路電源輸出級的迴路濾波輸出信號LOUT與傳統閉迴路電源輸出級之迴路濾波器之濾波信號的波形圖。

圖8是圖3之閉迴路電源輸出級與傳統閉迴路電源輸出級之輸出信號的波形圖。

3．．．閉迴路電源輸出級

30．．．減法器

31．．．迴路濾波器

32．．．比較器

33．．．截波偵測器

34．．．補償電路

35．．．閘極驅動電路

36．．．輸出級電路

37．．．迴授電路

Claims (10)

1. 一種閉迴路電源輸出級，包括：一減法器，用以將一數位脈波寬度調變信號減去一迴授信號與一補償信號，以產生一迴路濾波輸入信號；一迴路濾波器，電性連接該減法器，用以對該迴路濾波輸入信號進行迴路濾波，以產生一迴路濾波輸出信號；一比較器，電性連接該迴路濾波器，用以比較一第一參考電壓信號與該迴路濾波輸出信號，以產生一比較結果；一迴授電路，電性連接該減法器，用以依據該閉迴路電源輸出級的一輸出信號產生一迴授信號，其中該輸出信號係由該比較結果經放大與濾波後所產生；一截波偵測器，電性連接該比較器，用以依據該數位脈波寬度調變信號與該比較結果判斷是否有發生截波，以產生一截波判斷結果；以及一補償電路，電性連接於該截波偵測器與該減法器之間，用以根據該截波判斷結果產生該補償信號。
2. 如申請專利範圍第1項所述之閉迴路電源輸出級，更包括：一閘極驅動電路，電性連接於該比較器，用以放大該比較結果，以產生一放大信號；以及一輸出級電路，電性連接該迴授電路與該閘極驅動電路，用以對該放大信號進行濾波，以產生該輸出信號。
3. 如申請專利範圍第1項所述之閉迴路電源輸出級，其中該截波偵測器透過偵測該比較結果是否缺少該數位脈波寬度調變信號的一延遲或反向延遲信號之一上升或一下降邊緣來判斷是否有截波的發生。
4. 如申請專利範圍第1項所述之閉迴路電源輸出級，其中該補償電路根據該截波判斷結果產生一補償正電壓信號或一補償負電壓信號作為該補償信號。
5. 如申請專利範圍第1項所述之閉迴路電源輸出級，其中該截波偵測器包括：一第一截波判斷電路，用以根據該比較結果與數位脈波寬度調變信號來判斷該比較結果是否缺少該數位脈波寬度調變信號的一延遲或反向延遲信號之一上升邊緣，以產生該截波判斷結果的一第一截波判斷信號；以及一第二截波判斷電路，用以根據該比較結果與數位脈波寬度調變信號來判斷該比較結果是否缺少該數位脈波寬度調變信號的該延遲或反向延遲信號之一下降邊緣，以產生該截波判斷結果的一第二截波判斷信號。
6. 如申請專利範圍第5項所述之閉迴路電源輸出級，其中該補償電路包括：一第一補償模組，依據該第一截波判斷信號提供一補償正電壓信號作為該補償信號；以及一第二補償模組，依據該第二截波判斷信號提供一補償負電壓信號作為該補償信號。
7. 如申請專利範圍第5項所述之閉迴路電源輸出級，其中該第一截波判斷電路包括：一第一反向器，其一輸入端用以接收該比較結果；以及一第一D型正反器，其一輸入端與一時脈輸入端分別接收邏輯為高準位的一電壓信號與該數位脈波調變信號，其一重置端電性連接該第一反向器的一輸出端，且其一輸出端用以輸出該第一截波判斷信號；且該第二截波判斷電路包括：一第二反向器，其一輸入端用以接收該數位脈波調變信號；以及一第二D型正反器，其一輸入端與一重置端分別接收邏輯為高準位的該電壓信號與該比較結果，其一時脈輸入端電性連接該第二反向器的一輸出端，且其一輸出端用以輸出該第二截波判斷信號。
8. 如申請專利範圍第6項所述之閉迴路電源輸出級，其中該第一補償模組包括：一第一電流鏡，其一端接收一電源電壓信號；以及一第一開關，其兩端分別電性連接該第一電流鏡與該減法器，受控於該第一截波判斷信號而導通或關閉，以提供該補償正電壓信號作為該補償信號；且該第二補償模組包括：一第二電流鏡，其一端電性連接至接地；以及一第二開關，其兩端分別電性連接該第二電流鏡與該減法器，受控於該第二截波判斷信號而導通或關閉，以提供該補償負電壓信號作為該補償信號。
9. 如申請專利範圍第1項所述之閉迴路電源輸出級，其中該迴路濾波器包括：一運算放大器，其一正輸入端與一負輸入端分別接收一第二參考電壓信號與該迴路濾波輸入信號；以及一電容，電性連接於該運算放大器的該負輸入端與一輸出端之間。
10. 如申請專利範圍第2項所述之閉迴路電源輸出級，其中該閘極驅動電路包括：一時序控制器，受控於一時序控制信號而導通或關閉；以及一閘極驅動器，透過該時序控制器接收該比較結果，並放大該比較結果，以產生該放大信號；其中該閘極驅動器包括兩個電源電晶體，而該時序控制器透過時序控制信號的控制，而使得該兩個電源電晶體不會同時導通。