TWI460994B - 時脈饋通及串擾之減少方法 - Google Patents

時脈饋通及串擾之減少方法 Download PDF

Info

Publication number
TWI460994B
TWI460994B TW100108600A TW100108600A TWI460994B TW I460994 B TWI460994 B TW I460994B TW 100108600 A TW100108600 A TW 100108600A TW 100108600 A TW100108600 A TW 100108600A TW I460994 B TWI460994 B TW I460994B
Authority
TW
Taiwan
Prior art keywords
voltage
gate signal
signal
transistor
gate
Prior art date
Application number
TW100108600A
Other languages
English (en)
Other versions
TW201214964A (en
Inventor
Yongman Lee
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of TW201214964A publication Critical patent/TW201214964A/zh
Application granted granted Critical
Publication of TWI460994B publication Critical patent/TWI460994B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

時脈饋通及串擾之減少方法
本發明大體上係關於電子器件，且更特定言之，係關於用於減少此等器件之時脈饋通及串擾之技術。
本申請案主張於2010年3月22日所申請之題為「時脈饋通及串擾之減少方法(Clock Feedthrough and Crosstalk Reduction Method)」的美國臨時專利申請案第61/316,183號之權利，該案以引用的方式併入本文中。
此部分意欲向讀者介紹可與本發明之各種態樣有關之技術的各種態樣，下文描述及/或主張本發明之各種態樣。咸信此論述有助於向讀者提供背景資訊以促進更好地理解本發明之各種態樣。因此，應理解，應照此閱讀此等陳述，且不作為先前技術之承認來閱讀。
液晶顯示器(LCD)通常用作用於廣泛多種電子器件之螢幕或顯示器，該廣泛多種電子器件包括諸如電視、電腦及手持型器件(例如，蜂巢式電話、音訊及視訊播放器、遊戲系統等)之消費型電子器件。此等LCD器件通常提供適合用於多種電子產品中之相對薄且輕量封裝之平板顯示器。此外，此等LCD器件通常比可與其相當的顯示技術使用較少的電力，使得此等LCD器件適合用於電池供電器件中或需要最小化電力使用之其他情形中。LCD器件通常包括配置成矩陣之複數個單位像素。
LCD器件通常包括配置成列(亦稱為「掃描線」)及行(亦稱為「資料線」)之矩陣的數千(或數百萬)個像元(亦即，像素)。對於LCD器件之任何給定像素，在該LCD上可見之光的量取決於驅動至該像素之電壓。通常，LCD包括用於將數位影像資料轉換成類比電壓值之資料線電路，該類比電壓值可供應至該LCD之像素中的電晶體。可藉由掃描線電路來啟動電晶體閘極以將資料信號儲存於像素之電極中。藉由像素電極與共同電極之間的電壓差來產生電場，該電場可使鄰近液晶層內之液晶分子對準以調變穿過LCD面板之光透射。
驅動至像素之資料信號可受像素電晶體之某些特性及/或受LCD面板中之資料線的組態影響。舉例而言，與該等電晶體相關聯之寄生電容可導致儲存於像素電極中之資料信號之電壓降(稱為「時脈饋通」)，可以顯示誤差(諸如，所顯示之影像上之假影及/或閃爍)來表現該電壓降。此外，由於當前LCD器件可能具有密集之像素矩陣，因此該像素矩陣中之鄰近電晶體的切換可導致串擾，該串擾亦可能促成顯示誤差。
下文闡述對本文中所揭示之某些實施例的概述。應理解，僅呈現此等態樣以向讀者提供對此等某些實施例之簡要概述且此等態樣並不意欲限制本發明之範疇。實際上，本發明可涵蓋可能未在下文闡述的多種態樣。
本發明大體上係關於用於控制施加至一電子組件中之一電晶體之一閘極信號的技術。一實施例包括減小施加至電晶體閘極之該閘極信號之上升緣及/或下降緣處的一歪斜率以減少資料信號誤差之效應。減小該閘極信號下降緣之該歪斜率可減小該電晶體之時脈饋通效應。更具體言之，可減少經由該電晶體傳輸之一資料信號的一電壓降，從而可能改良該資料信號之完整性。另外，減小該閘極信號上升緣之該歪斜率可減小該電子組件中之一個以上電晶體及/或一個以上資料線之間的串擾效應。可藉由最初將該閘極信號之啟動電壓驅動至一較高電壓(稱為預加強)來操控該閘極信號之該下降緣歪斜率，以使得該閘極信號可花費一較長時間來下降至撤銷啟動電壓位準。此外，可藉由在啟動週期之一稍後部分處將該啟動電壓驅動得較高來操控該上升緣歪斜率，以使得該閘極信號可花費一較長時間來上升至啟動電壓位準。
在閱讀完以下[實施方式]及對該等圖式進行參考後可更好地理解本發明之各種態樣。
下文將描述一或多個特定實施例。為了提供對此等實施例之簡明描述，未在說明中描述實際實施之所有特徵。應瞭解，在任何此實際實施之開發中，如在任何工程或設計項目中，必須做出眾多實施特定決策以達成開發者之特定目標，諸如符合與系統有關及與商務有關之約束，該等約束可在實施之間變化。另外，應瞭解，此開發努力可為複雜且耗時的，但對於受益於本發明之一般熟習者而言，此開發努力仍將為設計、生產及製造中之常規任務。
在介紹下文描述之各種實施例的元件時，詞「一」及「該」意欲意謂存在該等元件中之一或多者。術語「包含」、「包括」及「具有」意欲為開放式及包括性的且意謂可能存在除所列出元件以外的額外元件。此外，應理解對「一實施例」、「一些實施例」及其類似者之參考不意欲解釋為排除亦併有所揭示特徵的額外實施例之存在。
如下文所論述，本發明大體上係針對實施開關電晶體之電子器件及組件。更具體言之，本發明涉及控制在此等電晶體之閘極處所施加的電壓以使得可減少諸如時脈饋通及/或串擾之不良效應之方法。儘管貫穿本發明所給出之實例大體上尤其可應用於電子顯示器件，但本發明不限於顯示器件。用於藉由控制電晶體閘極電壓來減少時脈饋通及串擾之技術可應用於涉及電晶體之啟動及撤銷啟動之各種電子組件及系統。
藉由記下此等前述特徵，下文提供根據本發明之態樣的可實施電晶體閘極信號修改之合適電子系統的實例。在圖1中，提供一方塊圖，其描繪可存在於適合與本發明技術一起使用之電子器件中的各種組件。在圖2中，描繪合適電子器件之一實例(此處提供為一手持型電子器件)。在圖3中，描繪合適電子器件之另一實例(此處提供為一電腦系統)。可結合本發明技術使用此等類型之電子器件及提供相當的顯示能力之其他電子器件。
合適電子器件之實例可包括促成該器件的功能之各種內部及/或外部組件。圖1為說明可存在於此電子器件10中且可允許器件10根據本文中所論述之技術來起作用之組件的方塊圖。一般熟習此項技術者將瞭解，在圖1中所展示之各種功能區塊可包含硬體元件(包括電路)、軟體元件(包括儲存於電腦可讀媒體上之電腦程式碼)或硬體元件與軟體元件兩者之組合。應進一步注意，圖1僅為一特定實施之一實例且僅意欲說明可存在於器件10中的組件之類型。舉例而言，在當前所說明的實施例中，此等組件可包括一顯示器12、I/O埠14、輸入結構16、一或多個處理器18、一記憶體器件20、一非揮發性儲存器22、(多個)擴充卡24、一網路連接器件26及一電源28。
顯示器12可用以顯示由電子器件10所產生的各種影像。在一實施例中，顯示器12可為一液晶顯示器(LCD)。舉例而言，顯示器12可為一使用邊緣場切換(FFS)、共平面切換(IPS)或用於操作此等LCD器件之其他技術的LCD。此外，在電子器件10的某些實施例中，可結合可用作器件10之控制介面之部分的觸敏元件(諸如，觸控螢幕)來提供顯示器12。顯示器12可包括一像素矩陣及用於調變穿過每一像素之光的透射率以顯示一影像的電路。在圖4中提供此顯示電路之更詳細實例。
在某些實施例中，可一起提供輸入結構16及顯示器12，諸如，在結合顯示器12提供觸敏機構之觸控螢幕的狀況下。在此等實施例中，使用者可經由該觸敏機構選擇所顯示之介面元件或與所顯示之介面元件互動。以此方式，該所顯示之介面可提供互動功能性，從而允許使用者藉由觸摸顯示器12來導覽該所顯示之介面。舉例而言，與輸入結構16之使用者互動(諸如，與顯示於顯示器12上之使用者介面或應用程式介面互動)可產生指示使用者輸入之電信號。可經由合適路徑(諸如，輸入集線器或資料匯流排)來將此等輸入信號投送至該一或多個處理器18以供進一步處理。
圖2說明呈電腦30之形式之電子器件10的實施例。電腦30可包括大體上可攜帶之電腦(諸如，膝上型電腦、筆記型電腦、平面型電腦及手持型電腦)以及大體上在一個位置中使用的電腦(諸如，習知桌上型電腦、工作台及/或伺服器)。在某些實施例中，呈電腦形式之電子器件10可為可購自Cupertino,California之Apple Inc.的MacBook、MacBookPro、MacBook Air、iMac、MacMini或Mac Pro之機型。所描繪之電腦30包括一外殼或外罩33、顯示器12、I/O埠14及輸入結構16。
顯示器12可與電腦30整合(例如，諸如，膝上型電腦之顯示器)或可為獨立顯示器，該獨立顯示器使用I/O埠14中之一者(諸如，經由顯示埠(DisplayPort)、DVI、高清晰度多媒體介面(HDMI)或類比(D-sub)介面)而與電腦30介接。舉例而言，在某些實施例中，此獨立顯示器12可為可購自Apple Inc之Apple Cinema Display的機型。
電子器件10亦可採用其他類型之器件之形式，諸如，行動電話、媒體播放器、個人資料管理幫手(organizer)、手持型遊戲平台、相機及/或此等器件之組合。舉例而言，如在圖3中大體上描繪，可提供呈包括各種功能性(諸如，照相、打電話、存取網際網路、經由電子郵件通信、記錄音訊及/或視訊、聽音樂、玩遊戲、連接至無線網路等等之能力)之手持型電子器件32之形式的器件10。藉由實例，手持型器件32可為可購自Apple Inc之iPod、iPodTouch或iPhone之機型。
在所描繪之實施例中，手持型器件32包括可呈LCD 34之形式之顯示器12。LCD 34可顯示由手持型器件32產生之各種影像，諸如，具有一或多個圖示40之圖形使用者介面(GUI)38。
在另一實施例中，亦可提供呈攜帶型多功能平板計算器件之形式的電子器件10(未說明)。在某些實施例中，該平板計算器件可提供以下各者中之兩者或兩者以上的功能性：媒體播放器、web瀏覽器、蜂巢式電話、遊戲平台、個人資料行管理幫手等。僅藉由實例，該平板計算器件可為可購自Apple Inc之iPad平板電腦之機型。
藉由記下前述論述，可瞭解，可將呈電腦30(圖2)或手持型器件32(圖3)之形式的電子器件10與呈LCD 34之形式的顯示器件12一起提供。如上文所論述，可利用LCD 34以用於顯示在電子器件10上執行之各別作業系統及/或應用程式圖形使用者介面及/或用於顯示包括以下各者之各種資料檔案：文字、影像、視訊資料或可與電子器件10之操作相關聯之任何其他類型的視覺輸出資料。
現繼續圖4，展示可見於LCD 34中之像素驅動電路之示意性電路表示。如描繪，可將複數個單位像素60(其中之每一者可根據圖4中所展示之單位像素60來形成)安置成定義單位像素之複數個列及行之像素陣列或矩陣，單位像素之該複數個列及行共同形成LCD 34之影像顯示區域。在此陣列中，可藉由列及行之相交點來定義每一單位像素60，可分別藉由所說明之資料(或「源極」)線100及掃描(或「閘極」)線102來定義該等列及行。
儘管出於簡單性之目的而在本發明實例中展示分別藉由參考數字60a至60f個別地指代的僅六個單位像素，但應理解在實際LCD實施中，每一資料線100及掃描線102可包括數百或甚至數千個單位像素。藉由實例，在具有960×640之顯示解析度的彩色LCD面板34中，可定義像素陣列之一行的每一資料線100可包括640個單位像素，同時可定義像素陣列之一列的每一掃描線102可包括960個像素群組，其中每一群組具有一紅色像素、藍色像素及綠色像素，因此每一掃描線102具有總計2880個單位像素。在本發明說明中，單位像素60a至60c之群組可表示具有一紅色像素(60a)、一藍色像素(60b)及一綠色像素(60c)之一像素群組。可以一類似方式配置單位像素60d至60f之群組。
如在本圖式中所展示，每一單位像素60包括一像素電極110及用於切換像素電極110之薄膜電晶體(TFT)112。在所描繪之實施例中，每一TFT 112之源極114電連接至一自各別資料線驅動電路120延伸之資料線100。類似地，在所描繪之實施例中，每一TFT 112之閘極122電連接至一自各別掃描線驅動電路124延伸之掃描線或閘極線102。如將進一步解釋的，掃描線驅動電路124可包括一閘極信號產生器220，該閘極信號產生器220用於產生驅動至閘極線102(至每一TFT 112)之閘極信號。在所描繪之實施例中，像素電極110電連接至各別TFT 112之汲極128。
在一實施例中，資料線驅動電路120可藉由各別資料線100將影像信號(亦稱為資料信號)發送至像素60。可按線順序來施加此等影像信號。亦即，可在LCD 34之操作期間順序地啟動資料線100(定義行)。掃描線102(定義列)可將來自掃描線驅動電路124之掃描信號施加至每一TFT 112之各別掃描線102所連接至的各別閘極122。可藉由一預定時序及/或以一脈衝方式按線順序來施加此等掃描信號。
每一TFT 112充當一開關元件，該開關元件可基於TFT 112之閘極122處之掃描信號的各別存在或不存在來啟動及撤銷啟動(例如，接通及斷開)歷時一預定週期。在諸實施例中，該掃描(閘極)信號之電壓位準可表徵用以啟動或撤銷啟動TFT 112之掃描信號的存在或不存在。當啟動時，TFT 112可藉由預定時序將經由各別資料線100接收之影像信號作為電荷儲存於像素電極110中。由該像素電極110儲存之影像信號可用以產生各別像素電極110與共同電極(在圖4中未展示)之間的電場。此電場可使液晶層(圖中未展示)內之液晶分子對準以調變穿過該液晶層之光透射。如將論述的，由像素電極110對影像信號之儲存可受TFT 112之寄生電容影響。在影像信號儲存於像素電極中之前，此等寄生電容可造成在影像信號中之電壓降，該電壓降可導致像素60之光透射的不準確性。
在一些實施例中，亦可提供與形成於像素電極110與共同電極之間的液晶電容器並聯的儲存電容器(圖中未展示)，以防止由像素電極110所儲存之影像信號之洩漏。舉例而言，可在各別TFT 112之汲極128與單獨電容器線之間提供此儲存電容器。
圖5為描繪一電子組件之一電晶體之電路圖，該電晶體可經歷經由該電晶體傳輸之資料信號的電壓降及/或降級。儘管已將圖5之圖式標以數字以使用圖4之電晶體112(亦即，TFT 112)作為實例，但應注意，電壓降可跨越任何電子組件之電晶體節點而發生，且控制在該電晶體之閘極處所施加的電壓之本發明技術可應用於任何此等電子組件，而不僅僅應用於顯示像素60之電晶體112。
如在圖5中所說明，電晶體112可在源極114處接收資料信號(例如，自資料線100接收且藉由源極放大器150放大)。電晶體112可在閘極122處具有電容(Cg )且可在汲極128處連接至儲存電容器(Cs )152。儲存電容器(Cs )152通常可具有小的電容(例如，大約200 cF)。電晶體112亦可在閘極122與汲極128的接面之間具有電容(Cgs )154。電容(Cgs )154並非另外經組態至電晶體112，而是為閘極122與汲極128接面之間的固有電容，該固有電容自經由電晶體112傳輸之信號汲取電荷。因而，可將電容(Cgs )154稱為寄生電容(Cgs )154且將其表示為藉由虛線連接至電晶體112之閘極122及汲極128。寄生電容(Cgs )154通常可具有大約5 cF至10 cF之電容。
傳輸至電晶體112之源極114之資料信號可受在基於電晶體閘極122處所施加之電壓切換(例如，啟動及撤銷啟動)電晶體112期間的寄生電容(Cgs )154影響。更具體言之，當傳輸至電晶體112之資料信號之電荷損失至寄生電容(Cgs )154使得資料信號可在汲極128處經歷電壓降時，可導致稱為「時脈饋通」之狀況。圖6說明在電晶體112之閘極122處施加的典型時脈信號(稱為閘極信號160)及傳輸至電晶體112之源極114的資料信號(稱為資料信號170)。閘極信號160及資料信號170兩者可表示為關於時間之電壓(分別具有VG 及VD 之振幅)。
當閘極信號160達到臨限電壓位準時，可發生電晶體112之切換。舉例而言，閘極信號160可具有啟動電壓位準162及撤銷啟動電壓位準164。在一些實施例中，可在接近啟動電壓位準162之臨限電壓位準下啟動電晶體112，如藉由標記電晶體112何時可接通(亦即，啟動)或斷開(亦即，撤銷啟動)之虛線所指示。如所說明，閘極信號160可並非完整方波，而是可花費時間(例如，改變時間166)來上升或下降至啟動電壓位準162及撤銷啟動電壓位準164。可將自啟動電壓位準162下降至撤銷啟動電壓位準164之速率稱為下降緣168之歪斜率(skew rate)。
當該閘極信號達到啟動電壓位準162時，進入電晶體112之源極114之資料信號170亦可能並不自動地達到最大電壓值172。舉例而言，資料信號170之電壓位準可相對於閘極信號160相對緩慢地傾斜且在閘極信號已啟動電晶體112歷時一些時間之後達到最大電壓位準172。然而，在閘極信號撤銷啟動電晶體112之後，資料信號170可經歷至比最大電壓位準172低之電壓位準174的電壓降(ΔV)176。此較低電壓位準174(亦稱為取樣電壓位準174)可為取樣(例如，數位化、儲存、輸出等)資料信號170之電壓位準。然而，在該電壓位準已自最大電壓位準172顯著下降之後取樣資料信號170可能導致取樣誤差或不完整資料。
舉例而言，再次參考使用電子顯示器之實例，電晶體112之汲極128處之電壓降176可導致作為資料儲存於像素電極110中之較低(亦即，降級)電壓位準174。儲存至像素電極110之降級資料可導致像素60之像素電極110與共同電極(如圖4中)之間的電場之不準確產生，此情形可造成液晶層中之液晶分子的未對準及/或穿過液晶層之光透射的不準確調變。此等效應可表現為所顯示之影像上之假影及/或閃爍。
因此，對於一些電子組件，電壓降(ΔV)176理想地可能為小的以減少取樣資料信號170中之誤差(例如，將資料信號保存至像素電極110中之誤差)。當電晶體112之閘極122與汲極128之間的電容(Cgs )154(圖5)相對於儲存電容(Cs )152較小時，電壓降(ΔV)可較小，如藉由以下方程式(1)表示：
然而，實務上，閘極122與汲極128之間的電容(Cgs )154可變得對於電晶體112為寄生的且促成最大電壓172與取樣電壓174之間的實質電壓降(ΔV)176。藉由以下方程式(2)來近似電壓降(ΔV)176、儲存電容(Cs )152、寄生電容(Cgs )154、閘極122處之電壓(VG )及汲極(VD )處取樣之電壓之間的關係：
其中第一項表示歸因於寄生電容(Cgs )154之時脈饋通貢獻。方程式(2)之第二項表示電晶體112之撤銷啟動，其亦可藉由減小取樣電壓(VD )174之電壓位準及增加電壓降(ΔV)176來促成時脈饋通。更具體言之，下降緣168之高歪斜率或閘極信號160之電壓位準VG 自啟動電壓位準162下降至撤銷啟動電壓位準164之快速率可促成電壓降(ΔV)176。然而，在本發明技術之一些實施例中，可操控經施加以切換電晶體112之閘極信號160以減小閘極信號160之下降緣之歪斜率168，因此最小化第二項且限制取樣資料信號170之電壓降(ΔV)176，如藉由以下方程式(3)表示：
舉例而言且如將進一步論述的，此等技術可涉及最初增加閘極信號160之電壓位準以延長自啟動電壓位準162至撤銷啟動電壓位準164之電壓降，因此增加該等電壓位準之間的時間及減小歪斜率168。
除可使傳輸至電子組件中之電晶體及自該電晶體取樣之資料信號降級的時脈饋通效應以外，信號亦可能容易受到具有並聯之一或多個電晶體之電子組件中的串擾影響。更具體言之，當電子組件包括以下電路時可發生串擾(亦稱為耦合)：該電路經組態以使得經由一電路(例如，資料線及/或電晶體)傳輸之資料信號可歸因於兩個電路之間的電容耦合而影響經由另一電路傳輸之資料信號。
圖7為描繪經由閘極線102藉由各別閘極並聯連接之兩個電晶體1121 及1122 之電路圖。如所論述，儘管已對圖7之圖式標以數字以使用圖4之電晶體112(亦即，TFT 112)作為實例，但應注意，串擾可發生在相對緊密接近地組態之任何電子電路中，且控制在電晶體閘極處所施加的電壓以啟動此電路之本發明技術可應用於任何此等組件，且不僅僅應用於顯示像素60之電晶體112。
如在圖7中說明，每一資料線1001 或1002 取決於資料線1001 或1002 之特性及/或功能而具有不同電阻(亦即，分別為電阻器1821 或電阻器1822 )。在使用電晶體1121 及1122 各自處於不同像素60(如圖4中)中之電子器件之實例的情況下，電阻器1821 及1822 可表示資料線1001 及1002 至不同色彩之單位像素(例如，紅色、藍色或綠色)之電阻。舉例而言，資料線1001 至紅色像素之電阻可為大約10 kΩ。如關於圖4所論述，像素60之每一群組可包括紅色像素、藍色像素及綠色像素，且解多工器(圖中未展示)可基於資料線驅動電路120及/或閘極線驅動電路124以時間多工順序來選擇至不同色彩之特定單位像素60之資料線歷時數個時間週期。舉例而言，自資料線驅動電路120之資料信號路徑可解多工待傳輸至取決於選定單位像素之色彩而具有不同電阻之資料線(1001 或1002 )的資料信號(Vi1 或Vi2 )。
自電晶體1121 及1122 取樣之信號可分別為取樣電壓V1 及V2 。然而，至少部分歸因於兩個資料信號路徑(由資料線1001 及1002 表示)之間的電容耦合，經由每一資料線1001 或1002 傳輸之資料信號的信號完整性可受影響。舉例而言，當經由資料線1001 傳輸之資料信號歸因於資料線1001 或1002 中之鄰近電極像素110(在圖7中未展示)之間的電容耦合而影響另一資料線1002 中之信號時，可發生串擾。舉例而言，此電容耦合可表徵為由電容器1841 及1842 表示之寄生電容。舉例而言，寄生電容通常可為大約20 pF至30 pF。
每一資料線1001 與1002 之間的電阻(例如，R11 18811 及R12 18812 )理想地可為無限大的以減少資料線1001 與1002 之間的寄生耦合及串擾效應。然而，實務上，電阻R11 18811 及R12 18812 可為有限值，此可實現資料信號經由寄生電容(例如，由電容器1841 及1842 表示)之電荷分佈，從而產生電壓V11 及V12 。舉例而言，電阻R11 18811 及R12 18812 通常可具有大約10 kΩ之電阻。
歸因於每一資料信號路徑之寄生電容(例如，電容器1841 及電容器1842 )之電壓V11 及V12 可導致針對每一資料信號而自電晶體1121 及1122 取樣之電壓V1 及V2 中的電壓降。圖8說明電晶體1121 或1122 之閘極處所施加之電壓(稱為閘極信號160)、電晶體1121 或1122 處之資料信號(稱為資料信號V1 )與電壓V11 及V12 (稱為電壓損失)之間的關係。如所論述，資料信號V1 之「取樣」可指代自電晶體1121 或1122 之資料信號之任何輸出，包括(例如)資料信號V1 至像素電極110之儲存。
如藉由圖8所展示，電壓損失V11 及V12 可隨閘極信號160之上升緣分別自基本電壓位準19211 及19212 上升至峰值電壓值19411 及19412 。電壓損失V11 及V12 可表示(例如)來自資料信號V1 之電壓損失。在電壓損失V11 及V12 已下降至大約基本電壓位準19211 及19212 時對資料信號V1 取樣可提供具有較高信號完整性(例如，較低電壓降204)之取樣資料信號V1 。然而，在對資料信號V1 取樣時，電壓損失V11 及V12 可能尚未完全下降至基本電壓位準19211 及19212 ，如藉由可能高於各別基本電壓位準之電壓位準19611 及19612 所指示。在電壓損失V11 及V12 處於電壓位準19611 及19612 時對資料信號V1 取樣可導致在較低電壓位準202下對資料信號V1 取樣，較低電壓位準202具有自信號V1 之最大電壓位準200之電壓降204。
可藉由以下方程式(4)及(5)來表示電壓損失V11 及V12 ：
V 11 =R 11 i 1 +V 12 　方程式(4)
V 12 =R 12 (i 2 +i 1 ) 　方程式(5)
其中i 1 及i 2 表示流經每一資料信號路徑(資料線1001 或1002 )之電流，且可藉由以下方程式(6)及(7)來表示：
如藉由方程式(4)及(5)所展示，可藉由減少流經每一資料信號路徑(例如，流經資料線1001 及電晶體1121 以及流經資料線1002 及電晶體1122 )之電流(i 1 及i 2 )來減少電壓損失V11 及V12 。另外，如藉由方程式(6)及(7)表示，可藉由減緩資料信號V i 1 及V i 2 輸入至電晶體1121 及1122 中之每一者來減少流經每一資料信號路徑之電流i 1 及i 2 ，此係因為流經每一信號路徑之電流i 1 及i 2 與輸入信號V i 1 及V i 2 之改變速率直接相關。因為閘極電壓160之電壓位準(例如，在作用中電壓位準162下)可啟動電晶體1121 及1122 及資料信號經由電晶體1121 及1122 之傳輸，所以可藉由修改閘極信號160自撤銷啟動電壓位準164至啟動電壓位準162之上升來調整輸入信號V i 1 及V i 2 之改變速率。換言之，在一實施例中且如將進一步論述的，可減小閘極信號160之上升緣190之歪斜率以減少電壓損失V11 及V12 ，此情形可導致對具有較低電壓降204及/或較高信號完整性之資料信號V1 進行取樣。
如所論述，本發明實施例包括用於減小閘極信號160之下降緣168(圖6)之歪斜率以減少電晶體112中之時脈饋通之技術，其中時脈饋通可指代輸出(例如，取樣、儲存)之資料信號170歸因於電晶體112之寄生電容的降級(例如，信號損失或電壓降)。另外，諸實施例亦包括用於減小閘極信號160之上升緣190(圖8)之歪斜率以減少歸因於兩個資料信號路徑之間的電容耦合的經由兩個電晶體1121 及1122 傳輸之資料信號V1 與V2 之間的串擾。在一實施例中，閘極線驅動電路124(圖4)可包括諸如閘極信號產生器220之電路，閘極信號產生器220用於產生具有下降緣之減小之斜度及/或上升緣之減小之斜度的閘極信號160。
舉例而言，由圖9中所說明之電路圖描繪之閘極信號產生器220a的一實施例可輸出在下降緣及/或上升緣處具有減小之歪斜率的閘極信號。在一實施例中，閘極信號產生器220a可處於閘極線驅動電路124中且可具有至一或多個閘極線102之輸出端236。閘極信號產生器220a可包括三個電晶體：兩個PMOS電晶體222及226以及一個NMOS電晶體224。諸如晶體振盪器之一或多個合適振盪器可將信號輸入提供至閘極信號產生器220a。取決於輸入節點230及PMOS電晶體226之閘極232處所施加之信號，可操控自輸出節點236輸出之閘極信號以形成在下降緣及/或上升緣處具有減小之歪斜率的閘極信號。
在圖10中提供描繪具有具減小之歪斜率之下降緣的閘極信號(藉由使用圖9中之閘極信號產生器220a產生)的一組圖式。首先開始對自閘極信號產生器220a輸出中性閘極信號242(例如，在無下降緣歪斜率或上升緣歪斜率之減小的情況下)之解釋，可藉由將高電壓驅動至PMOS電晶體226之閘極232來撤銷啟動PMOS電晶體226。在且PMOS電晶體226經撤銷啟動且處於高電阻狀態中的情況下，在輸入節點230處所施加之信號240之電壓位準將啟動或撤銷啟動PMOS電晶體222及NMOS電晶體224。輸入節點230處之高電壓位準可導致PMOS電晶體222中之高電阻狀態及NMOS電晶體224中之低電阻狀態。由於該電壓可由PMOS電晶體222阻擋及由NMOS電晶體224傳遞，因此該電壓可汲取至接地以使得對輸入節點230處所施加之高電壓信號之輸出回應可為來自輸出節點236之低電壓輸出。可藉由時脈信號240之上升緣250及輸出中性閘極信號242之對應下降緣252來指示此情形。
輸入節點230處之低電壓位準可導致PMOS電晶體222中之低電阻狀態及NMOS電晶體224中之高電阻狀態。由於電壓可由NMOS電晶體224阻擋及由PMOS電晶體222傳遞，因此該電壓可自供應線路218流動至輸出節點236以使得對低電壓信號之輸出回應可為來自節點236之高電壓輸出。可藉由輸入信號240(至輸入節點230中)之下降緣254(低電壓位準)及由閘極信號產生器220a產生之中性閘極信號242之對應上升緣256來進一步說明此關係。
在一實施例中，可藉由預加強信號之上升緣(亦即，產生預加強之閘極信號)來產生具有具減小之歪斜率之下降緣的閘極信號。預加強上升緣260可指代最初在啟動週期期間增加該預加強之閘極信號246之電壓位準。藉由預加強上升緣260，閘極信號246之較高電壓位準可花費較長時間來下降，從而導致減小之下降緣262歪斜率。為了預加強上升緣260，可自供應線路218汲取額外電壓以最初增加預加強之閘極信號246之電壓位準。可藉由信號246A來在理論上表示預加強之閘極信號，信號246A可更清晰地展示由該初始電壓增加所產生之預加強。亦提供呈信號246B之形式的預加強之閘極信號，信號246B實務上近似預加強之閘極信號波形，此係因為閘極信號可能並非總是具有方形波形及/或直邊緣。已針對預加強之閘極信號246A之表示及預加強之閘極信號246B之表示兩者來類似地對上升緣260及下降緣262標以數字，且以下解釋將僅參考預加強之閘極信號246。
為了最初增加預加強之閘極信號246之電壓位準，PMOS電晶體226之啟動可與PMOS電晶體222之啟動同步，如藉由分別至節點230及PMOS電晶體226之閘極232中的輸入信號240及244之下降緣所指示。PMOS電晶體226之啟動可持續比PMOS電晶體222之啟動(時間週期266)短的持續時間(時間週期264)。在預加強之閘極信號246的具有邏輯高之初始部分(時間週期264)期間，PMOS電晶體226之較短啟動可促成增加之電壓268。可藉由將低輸入電壓(藉由下降緣258指示)驅動於在PMOS電晶體226之閘極232處所施加之信號244中來啟動PMOS電晶體226。所得電壓可產生具有減小之下降緣262歪斜率的預加強之閘極信號246。舉例而言，預加強之閘極信號246之下降緣262可具有比中性閘極信號242之下降緣252低的歪斜率。
類似地，如藉由圖11中所說明之該組圖式所描繪，可藉由加強具有具減小之歪斜率之上升緣280的閘極信號之下降緣282來產生該閘極信號。加強下降緣282(亦稱為後加強閘極信號270)可指代接近該閘極信號之啟動週期結束時增加該閘極信號之電壓位準。藉由加強下降緣282，後加強之閘極信號270之較高電壓位準可花費較長時間來上升，從而導致減小之上升緣280歪斜率。可藉由信號270A來在理論上表示後加強之閘極信號，信號270A可更清晰地展示藉由接近該信號之啟動週期結束時之電壓增加所產生的後加強。亦提供呈信號270B之形式的後加強之閘極信號，信號270B實務上近似後加強之閘極信號波形，此係因為閘極信號可能並非總具有方形波形及/或直邊緣。已針對後加強之閘極信號270A之表示及後加強之閘極信號270B之表示兩者來類似地對上升緣280及下降緣282標以數字，且以下解釋將僅參考後加強之閘極信號270。
為了加強下降緣270，PMOS電晶體226之啟動可在PMOS電晶體222之啟動週期結束時同步發生，如藉由輸入信號240(至節點230中)之下降緣254及輸入信號264(至PMOS電晶體226之閘極232中)之後續下降緣272所指示。PMOS電晶體226之啟動可持續比PMOS電晶體222之啟動(時間週期276)短的持續時間(時間週期274)。PMOS電晶體226之較短啟動可促成至後加強之閘極信號270之具有邏輯高的稍後部分之增加之電壓278。可藉由將低輸入電壓(藉由下降緣272指示)驅動於在PMOS電晶體226之閘極232處所施加之信號264中來啟動PMOS電晶體226。所得電壓可產生具有減小之上升緣280歪斜率的後加強之閘極信號270。舉例而言，後加強之閘極信號270之上升緣280可具有比中性閘極信號242之上升緣256(圖10)低的歪斜率。
應注意，在諸實施例中，閘極信號之形狀可變化。舉例而言，閘極信號可具有方形波形、梯形波形或可能不具有直的上升緣或下降緣。舉例而言，閘極信號波形可為彎曲形或正弦波形，且可受雜訊及/或降級影響。另外，輸入信號之不同頻率可用以產生及輸出不同閘極信號。閘極信號產生器可輸出不同閘極信號，該等不同閘極信號取決於輸入信號之頻率、輸入信號之振幅及/或閘極信號產生器220a之組態而在上升緣或下降緣處具有不同歪斜率。舉例而言，可將輸入信號240輸入至閘極信號產生器220a之節點230中，且可將輸入信號282輸入至PMOS電晶體226之閘極232(圖9)中。
另外，亦可使用不同電路來產生根據減小上升緣及/或下降緣之歪斜率以減少時脈饋通及/或串擾之本發明技術而產生的閘極信號。舉例而言，除閘極信號產生器220A以外，圖12中所說明之電路圖描繪可產生具有減小之上升緣及/或下降緣歪斜率之閘極信號的另一閘極信號產生器220B。圖12可為圖9中所論述之閘極信號產生器220A的類比等效電路220B。在圖13中說明由類比時脈產生器220B產生之信號302。類比時脈產生器220B可包括經組態以選擇各種電壓位準之多工器296。可將多工器輸出298輸入至放大器300中，放大器300可產生諸如信號304之閘極信號輸出302。多工器296之輸入Vi+k 可產生信號298(圖12)之具有加強之部分的輸出302，輸入Vi 可產生輸出閘極信號302之具有邏輯高電壓位準的輸出302，且輸入Vj 可為輸出閘極信號302之邏輯低電壓。舉例而言，在一些實施例中，可在閘極信號之初始部分處及/或該閘極信號之稍後部分處使用輸入Vi+k 以產生預加強及/或後加強之閘極信號。在一些實施例中，預加強之閘極信號可具有減小之下降緣歪斜率，該減小之下降緣歪斜率可減少電子組件中之電晶體中的時脈饋通，且後加強之閘極信號可具有減小之上升緣歪斜率，該減小之上升緣歪斜率可減少電子組件中之電晶體及/或資料線中的串擾。
已藉由實例展示上文所描述之特定實施例，且應理解，此等實施例可易於具有各種修改及替代形式。應進一步理解，申請專利範圍並不意欲限於所揭示之特定形式，而是涵蓋屬於本發明之精神及範疇內的所有修改、等效物及替代物。
10．．．電子器件
12．．．顯示器
14．．．I/O埠
16．．．輸入結構
18．．．處理器
20．．．記憶體器件
22．．．非揮發性儲存器
24．．．擴充卡
26．．．網路連接器件
28．．．電源
30．．．電腦
32．．．手持型電子器件
34．．．液晶顯示器
38．．．圖形使用者介面(GUI)
40．．．圖示
60．．．單位像素
60a．．．單位像素/紅色像素
60b．．．單位像素/藍色像素
60c．．．單位像素/綠色像素
60d．．．單位像素
60e．．．單位像素
60f．．．單位像素
100．．．資料線/源極線
1001 ．．．資料線/源極線
1002 ．．．資料線/源極線
102．．．掃描線/閘極線
110．．．像素電極
112．．．薄膜電晶體(TFT)
1121 ．．．電晶體
1122 ．．．電晶體
114．．．源極
120．．．資料線驅動電路
122．．．閘極
124．．．掃描線驅動電路/閘極線驅動電路
128．．．汲極
150．．．源極放大器
1501 ．．．源極放大器
1502 ．．．源極放大器
152．．．儲存電容器(Cs )
154．．．寄生電容(Cgs )
160．．．閘極信號
162．．．閘極信號之啟動電壓位準
164．．．閘極信號之撤銷啟動電壓位準
166．．．閘極信號之改變時間
168．．．閘極信號之下降緣
170．．．資料信號
172．．．資料信號之最大電壓位準
174．．．資料信號之取樣較低電壓位準
176．．．電壓降(ΔV)
1821 ．．．電阻器
1822 ．．．電阻器
1841 ．．．電容器
1842 ．．．電容器
18811 ．．．電阻R11
18812 ．．．電阻R12
190．．．閘極信號之上升緣
19211 ．．．V11 之基本電壓位準
19212 ．．．V12 之基本電壓位準
19411 ．．．V11 之峰值電壓值
19412 ．．．V12 之峰值電壓值
19611 ．．．V11 之電壓位準
19612 ．．．V12 之電壓位準
200．．．V1 之最大電壓位準
202．．．V1 之較低電壓位準
204．．．V1 之電壓降
218．．．供應線路
220．．．閘極信號產生器
220A．．．閘極信號產生器
220B．．．閘極信號產生器/類比時脈產生器
222．．．PMOS電晶體
224．．．NMOS電晶體
226．．．PMOS電晶體
230．．．輸入節點
232．．．閘極
236．．．輸出節點
240．．．輸入信號/時脈信號
242．．．中性閘極信號
244．．．輸入信號
246．．．預加強之閘極信號
246A．．．預加強之閘極信號
246B．．．預加強之閘極信號
250．．．時脈信號之上升緣
252．．．中性閘極信號之下降緣
254．．．輸入信號之下降緣
256．．．中性閘極信號之上升緣
258．．．信號之下降緣
260．．．信號之上升緣
262．．．信號之下降緣
264．．．時間週期/輸入信號
266．．．時間週期
268．．．增加之電壓
270．．．後加強之閘極信號/下降緣
270A．．．後加強之閘極信號
270B．．．後加強之閘極信號
272．．．信號之下降緣
274．．．時間週期
276．．．時間週期
278．．．增加之電壓
280．．．信號之上升緣
282．．．信號之下降緣
296．．．多工器
298．．．多工器輸出信號
300．．．放大器
302．．．輸出閘極信號/閘極信號輸出
304．．．信號
圖1為描繪根據本發明之態樣的電子器件之例示性組件之方塊圖；
圖2為根據本發明之態樣的電腦之視圖；
圖3為根據本發明之態樣的手持型電子器件之前視圖；
圖4為展示根據本發明之態樣的可結合LCD顯示面板使用的切換及顯示電路之電路圖；
圖5為展示根據本發明之態樣的電晶體之電路圖；
圖6說明根據本發明之態樣的在電晶體閘極處施加之閘極信號與在該電晶體汲極處之資料信號之對應電壓位準的實例；
圖7為根據本發明之態樣的展示兩個電晶體且具有寄生電容之電路圖；
圖8說明根據本發明之態樣的在電晶體閘極處施加之閘極信號與在該電晶體汲極處之資料信號之對應電壓位準的實例；
圖9為展示根據本發明之態樣的閘極信號產生器之電路圖；
圖10為描繪根據本發明之態樣的可使用圖9中所呈現之電路圖產生之具有緩慢下降緣之閘極信號之一組圖式；
圖11為描繪根據本發明之態樣的可使用圖9中所呈現之電路圖產生之具有緩慢上升緣的另一閘極信號之一組圖式；
圖12為描繪根據本發明之態樣的用於圖9中所說明之閘極信號產生器之類比等效物的電路圖；及
圖13為描繪根據本發明之態樣的回應於圖12中所說明之電路之不同輸入而產生的信號之圖式。
240．．．輸入信號/時脈信號
242．．．中性閘極信號
244．．．輸入信號
246A．．．預加強之閘極信號
246B．．．預加強之閘極信號
250．．．時脈信號之上升緣
252．．．中性閘極信號之下降緣
254．．．輸入信號之下降緣
256．．．中性閘極信號之上升緣
258．．．信號之下降緣
260．．．信號之上升緣
262．．．信號之下降緣
264．．．時間週期
266．．．時間週期
268．．．增加之電壓

Claims (19)

  1. 一種控制施加至一電子組件中之一電晶體之一閘極的閘極信號與施加至該電晶體之一第一端點之一資料信號之方法，該方法包含：產生一時脈信號；至少部分基於該時脈信號產生該閘極信號；及控制該閘極信號之一下降緣歪斜率以控制自該電晶體之該第一端點傳輸至該電晶體之一第二端點之該資料信號之一電壓降，其中控制該下降緣歪斜率包含在該時脈信號之一非啟動週期期間加強該閘極信號，其中加強該閘極信號包含在該閘極信號之一啟動週期期間及該時脈信號之該非啟動週期期間輸出一第一電壓及一第二電壓，以及其中該第二電壓不等於該第一電壓。
  2. 如請求項1之方法，其包含在該電晶體處於操作中時基於該電晶體之一閘極至汲極接面電容來控制該閘極信號之該下降緣歪斜率。
  3. 如請求項1之方法，其中控制該下降緣歪斜率包含預加強該閘極信號以產生一預加強之閘極信號。
  4. 如請求項3之方法，其中預加強該閘極信號包含產生低於該第一電壓之該第二電壓。
  5. 如請求項4之方法，其中在該電晶體由該預加強之閘極信號啟動時傳輸的該資料信號之該電壓降低於在該電晶體由未預加強之一閘極信號啟動時傳輸之一資料信號之一電壓降。
  6. 如請求項4之方法，其中在該電晶體由該預加強之閘極信號啟動時該電晶體之一接面電容低於在該電晶體由未預加強之一閘極信號啟動時該電晶體之一接面電容。
  7. 如請求項4之方法，其中該預加強之閘極信號包含低於未預加強之一閘極信號之下降緣歪斜率的一下降緣歪斜率。
  8. 如請求項1之方法，其包含控制該閘極信號之一上升緣歪斜率以控制經由該電晶體傳輸之該資料信號之該電壓降。
  9. 一種控制施加至一電子組件中之一電晶體之一閘極的閘極信號與施加至該電晶體之一第一端點之一資料信號之方法，該方法包含：產生一時脈信號；至少部分基於該時脈信號產生該閘極信號；及控制該閘極信號之一上升緣歪斜率以控制自該電晶體之該第一端點傳輸至該電晶體之一第二端點之該資料信號之一電壓降，其中控制該上升緣歪斜率包含在該時脈信號之一非啟動週期期間加強該閘極信號，其中加強該閘極信號包含在該閘極信號之一啟動週期期間及該時脈信號之該非啟動週期期間輸出一第一電壓及一第二電壓，以及其中該第二電壓不等於該第一電壓。
  10. 如請求項9之方法，其包含基於該電晶體與一或多個鄰近電晶體之間的一電容耦合來控制該閘極信號之該上升緣歪斜率。
  11. 如請求項9之方法，其中控制該上升緣歪斜率包含後加強該閘極信號以產生一後加強之閘極信號。
  12. 如請求項9之方法，其中後加強該閘極信號包含產生高於該第一電壓之該第二電壓。
  13. 如請求項12之方法，其中在該電晶體由該後加強之閘極信號啟動時傳輸的該資料信號之該電壓降低於在該電晶體由未後加強之一閘極信號啟動時傳輸之一資料信號之一電壓降。
  14. 如請求項12之方法，其中該後加強之閘極信號的一上升緣歪斜率低於未後加強之一閘極信號之上升緣歪斜率。
  15. 一種顯示系統，其包含：一像素矩陣，該等像素中之每一者包含一電晶體；閘極線驅動電路，其經組態以將一閘極信號傳輸至該等像素中之每一者之該電晶體的一閘極，其中該閘極線驅動電路包含：一閘極信號產生器，其經組態以在該閘極信號之一啟動週期之一初始部分及該閘極信號之該啟動週期之一稍後部分中的至少一者期間增加電壓，其中在該啟動週期之該稍後部分期間增加該電壓包含控制該電晶體之一串擾效應；資料線驅動電路，其經組態以將一資料信號傳輸至該等像素中之每一者之該電晶體的一源極，其中在該啟動週期之該初始部分及該啟動週期之該稍後部分期間增加該電壓係基於該資料信號在該電晶體上之一電壓降。
  16. 如請求項15之顯示系統，其中該閘極信號產生器經組態以在該啟動週期之該初始部分期間增加該電壓來控制該電晶體之一時脈饋通效應。
  17. 如請求項15之顯示系統，其中該閘極信號產生器經組態以選擇一或多個電壓來產生該閘極信號，其中該一或多個電壓包含：一第一電壓；一第二電壓，其低於該第一電壓；及一第三電壓，其低於該第二電壓。
  18. 如請求項17之顯示系統，其中該閘極信號產生器經組態以基於該資料信號在該電晶體上之該電壓降來輸出一預加強之信號，其中該預加強之信號包含該第一電壓，後續接著該第二電壓，後續接著該第三電壓。
  19. 如請求項17之顯示系統，其中該閘極信號產生器經組態以基於該資料信號在該電晶體上之該電壓降來輸出一後加強之信號，其中該後加強之信號包含該第二電壓，後續接著該第一電壓，後續接著該第三電壓。
TW100108600A 2010-03-22 2011-03-14 時脈饋通及串擾之減少方法 TWI460994B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US31618310P 2010-03-22 2010-03-22
US12/839,076 US8963904B2 (en) 2010-03-22 2010-07-19 Clock feedthrough and crosstalk reduction method

Publications (2)

Publication Number Publication Date
TW201214964A TW201214964A (en) 2012-04-01
TWI460994B true TWI460994B (zh) 2014-11-11

Family

ID=44646844

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100108600A TWI460994B (zh) 2010-03-22 2011-03-14 時脈饋通及串擾之減少方法

Country Status (5)

Country Link
US (1) US8963904B2 (zh)
EP (1) EP2550738A1 (zh)
CN (1) CN102823132B (zh)
TW (1) TWI460994B (zh)
WO (1) WO2011119295A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9602160B2 (en) * 2014-10-23 2017-03-21 Intel Corporation Apparatus and method for digitally cancelling crosstalk
CN105355180B (zh) * 2015-12-01 2018-09-04 深圳市华星光电技术有限公司 显示面板与控制电路
US10635159B2 (en) * 2016-05-27 2020-04-28 Qualcomm Incorporated Adaptive voltage modulation circuits for adjusting supply voltage to reduce supply voltage droops and minimize power consumption
CN106205530B (zh) * 2016-07-26 2018-10-16 武汉华星光电技术有限公司 Goa电路
WO2020158524A1 (ja) * 2019-01-30 2020-08-06 パナソニックＩｐマネジメント株式会社 表示装置の制御装置、表示装置の制御方法および表示システム
CN110992897B (zh) * 2019-12-31 2021-03-16 深圳市华星光电半导体显示技术有限公司 显示面板驱动方法、显示驱动电路和显示面板
CN113971940B (zh) * 2020-07-24 2023-03-10 京东方科技集团股份有限公司 栅驱动电路和显示面板
CN113689826B (zh) * 2021-08-24 2022-12-20 京东方科技集团股份有限公司 一种电子纸的驱动方法、电子纸及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229531B1 (en) * 1996-09-03 2001-05-08 Semiconductor Energy Laboratory, Co., Ltd Active matrix display device
US6525574B1 (en) * 2001-09-06 2003-02-25 Texas Instruments Incorporated Gate bootstrapped CMOS sample-and-hold circuit
US20060238477A1 (en) * 2005-04-26 2006-10-26 Magnachip Semiconductor Ltd. Driving circuit for liquid crystal display device
US7397020B2 (en) * 2005-07-07 2008-07-08 Samsung Electronics Co., Ltd. Image sensor using a boosted voltage and a method thereof
US7460114B2 (en) * 2003-09-18 2008-12-02 Sharp Kabushiki Kaisha Display device and driving circuit for the same display method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3072118D1 (en) 1979-12-26 1988-09-22 Toshiba Kk A driver circuit for charge coupled device
JPS6044756B2 (ja) 1979-12-26 1985-10-05 株式会社東芝 電荷転送素子の転送パルス制御方式
US5701090A (en) * 1994-11-15 1997-12-23 Mitsubishi Denki Kabushiki Kaisha Data output circuit with reduced output noise
JP3309630B2 (ja) 1995-03-20 2002-07-29 ソニー株式会社 スイッチング回路およびこれを用いた電荷転送装置
JPH09258174A (ja) 1996-03-21 1997-10-03 Toshiba Corp アクティブマトリクス型液晶表示装置
JP3406508B2 (ja) 1998-03-27 2003-05-12 シャープ株式会社 表示装置および表示方法
US7002542B2 (en) * 1998-09-19 2006-02-21 Lg.Philips Lcd Co., Ltd. Active matrix liquid crystal display
US20030189448A1 (en) 2002-04-08 2003-10-09 Silicon Video, Inc. MOSFET inverter with controlled slopes and a method of making
KR101209043B1 (ko) * 2006-01-26 2012-12-06 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
JP2008139697A (ja) 2006-12-04 2008-06-19 Nec Electronics Corp 容量性負荷駆動回路および容量性負荷駆動方法、液晶表示装置駆動方法
EP2157565A4 (en) * 2007-06-12 2012-01-04 Sharp Kk Liquid crystal display device, scanning signal driving device, driving method for a liquid crystal display device, scanning signal driving method and television receiver
US7940101B2 (en) 2008-08-28 2011-05-10 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Slew rate control for a load switch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229531B1 (en) * 1996-09-03 2001-05-08 Semiconductor Energy Laboratory, Co., Ltd Active matrix display device
US6525574B1 (en) * 2001-09-06 2003-02-25 Texas Instruments Incorporated Gate bootstrapped CMOS sample-and-hold circuit
US7460114B2 (en) * 2003-09-18 2008-12-02 Sharp Kabushiki Kaisha Display device and driving circuit for the same display method
US20060238477A1 (en) * 2005-04-26 2006-10-26 Magnachip Semiconductor Ltd. Driving circuit for liquid crystal display device
US7397020B2 (en) * 2005-07-07 2008-07-08 Samsung Electronics Co., Ltd. Image sensor using a boosted voltage and a method thereof

Also Published As

Publication number Publication date
US20110227890A1 (en) 2011-09-22
US8963904B2 (en) 2015-02-24
CN102823132B (zh) 2016-03-30
WO2011119295A1 (en) 2011-09-29
TW201214964A (en) 2012-04-01
CN102823132A (zh) 2012-12-12
EP2550738A1 (en) 2013-01-30

Similar Documents

Publication Publication Date Title
TWI460994B (zh) 時脈饋通及串擾之減少方法
US10359885B2 (en) Touch induced flicker mitigation for variable refresh rate display
TWI486945B (zh) 用於改良具有多個共同電壓層之顯示器中之影像品質之裝置與方法
US8373729B2 (en) Kickback compensation techniques
TWI443637B (zh) 在雙態觸變共同電壓期間施加電壓至資料線
US8803862B2 (en) Gamma resistor sharing for VCOM generation
US9058072B2 (en) Touch sensing apparatus and driving method thereof
TW201624233A (zh) 顯示裝置及其驅動方法與驅動電路
US20130234919A1 (en) Devices and methods for discharging pixels having oxide thin-film transistors
US20130328846A1 (en) Characterization of transistors on a display system substrate using a replica transistor
US8417863B2 (en) Synchronous bus driving with repeaters
KR20160033351A (ko) 표시장치
US8730229B2 (en) Devices and methods for zero-bias display turn-off using VCOM switch
TW201314335A (zh) 像素防護線及多閘極線組態
US20130328852A1 (en) Measurement of transistor threshold voltage on a display system substrate using a replica transistor
US8890545B2 (en) Measurement of transistor gate source capacitance on a display system substrate using a replica transistor
US8736538B2 (en) Devices and methods for reducing a voltage difference between VCOMs of a display
KR101237789B1 (ko) 액정표시장치 구동회로 및 그 구동방법
US20110193854A1 (en) Synchronous bus driving method
US8803860B2 (en) Gate driver fall time compensation
US11307446B2 (en) Display device having touch sensor and method of driving same
KR101167516B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees