TWI443517B - 記憶體儲存裝置及其記憶體控制器與密碼驗證方法 - Google Patents

記憶體儲存裝置及其記憶體控制器與密碼驗證方法 Download PDF

Info

Publication number
TWI443517B
TWI443517B TW100134595A TW100134595A TWI443517B TW I443517 B TWI443517 B TW I443517B TW 100134595 A TW100134595 A TW 100134595A TW 100134595 A TW100134595 A TW 100134595A TW I443517 B TWI443517 B TW I443517B
Authority
TW
Taiwan
Prior art keywords
data string
verified
password
unit
preset
Prior art date
Application number
TW100134595A
Other languages
English (en)
Other versions
TW201314454A (zh
Inventor
Chien Fu Lee
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW100134595A priority Critical patent/TWI443517B/zh
Priority to US13/330,607 priority patent/US20130080787A1/en
Publication of TW201314454A publication Critical patent/TW201314454A/zh
Application granted granted Critical
Publication of TWI443517B publication Critical patent/TWI443517B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3226—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using a predetermined code, e.g. password, passphrase or PIN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3234—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving additional secure or trusted devices, e.g. TPM, smartcard, USB or software token

Description

記憶體儲存裝置及其記憶體控制器與密碼驗證方法
本發明是有關於一種記憶體儲存裝置，且特別是有關一種具有密碼驗證功能的記憶體儲存裝置及其記憶體控制器與密碼驗證方法。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品。隨身碟就是一種以快閃記憶體作為儲存媒體的記憶體儲存裝置。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。
由於記憶體儲存裝置的體積小容量大且攜帶方便，因此已廣泛用於個人資料的儲存。然而，當記憶體儲存裝置不小心遺失時，其所儲存的大量資料也可能隨之被盜用。因此，對記憶體儲存裝置的使用者身份進行驗證成為此領域技術人員的重要課題。
有鑑於此，本發明提供一種記憶體儲存裝置，能夠有效地驗證使用者的密碼，以保護所儲存的資料。
此外，本發明提供一種記憶體控制器，能夠有效地驗證使用者的密碼，以保護儲存於可複寫式非揮發性記憶體模組中的資料。
再者，本發明提供一種密碼驗證方法，能夠有效地驗證使用者的密碼，以保護儲存於可複寫式非揮發性記憶體模組中的資料。
基此，本發明一範例實施例提出一種記憶體儲存裝置，其包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器用以耦接至主機系統。記憶體控制器耦接至連接器與可複寫式非揮發性記憶體模組。記憶體控制器從主機系統接收使用者密碼，應用第一單元將使用者密碼轉換成第一資料串，應用第二單元來依據預設資料串與第一資料串產生預設密文，並且將此預設密文儲存至可複寫式非揮發性記憶體模組中。此外，記憶體控制器從主機系統接收待驗證密碼，應用第一單元將待驗證密碼轉換為第二資料串，並且應用第二單元依據預設資料串與第二資料串產生待驗證密文。再者，記憶體控制器會從可複寫式非揮發性記憶體模組中讀取預設密文並且判斷所計算的待驗證密文與所讀取的預設密文是否相同。當所計算的驗證密文相同於所讀取的預設密文時，記憶體控制器會識別此待驗證密碼通過驗證。
在本發明之一實施例中，上述之可複寫式非揮發性記憶體模組具有多個實體區塊以及映射部分實體區塊的多個邏輯區塊。此外，上述之記憶體控制器初始地將此些邏輯區塊的其中一部份劃分為主機系統無法識別(recognize)的隱藏分割區。再者，在識別待驗證密碼通過驗證之後，記憶體控制器會將此隱藏分割區切換成可被主機系統存取的儲存分割區。
在本發明之一實施例中，上述之可複寫式非揮發性記憶體模組具有多個實體區塊。在此，記憶體控制器將此些邏輯區塊的其中一部份劃分為儲存分割區與主機系統無法識別的保密分割區，其中保密分割區儲存分割區密鑰。另外，記憶體控制器使用此分割區密鑰加密儲存於儲存分割區中的資料。並且，當待驗證密碼通過驗證時，記憶體控制器會使用分割區密鑰解密儲存於儲存分割區中的資料。
在本發明之一實施例中，上述之第二單元為一先進加密標準加密模組。此外，上述之記憶體控制器應用第一單元將使用者密碼轉換成具有固定長度的第一資料串並且將該待驗證密碼轉換成具有固定長度的第二資料串。再者，記憶體控制器應用第二單元以第一資料串加上述預設資料串來產生上述預設密文，並且應用第二單元以上述第二資料串加密上述預設資料串來產生上述待驗證密文。
在本發明之一實施例中，上述之第一單元為一單向雜湊函數運算模組，第二單元為一先進加密標準加密模組，並且預設資料串具有固定長度。並且，記憶體控制器應用第二單元以上述預設資料串加密上述第一資料串來產生上述預設密文，且應用第二單元以上述預設資料串加密上述第二資料串來產生上述待驗證密文。
在本發明之一實施例中，上述之第二單元為一單向雜湊函數運算模組。此外，記憶體控制器應用第一單元將使用者密碼轉換成具有固定長度的第一資料串並且將待驗證密碼轉換成具有固定長度的第二資料串。再者，記憶體控制器合併上述第一資料串與上述預設資料串以產生第一合併資料串並且應用第二單元來依據第一合併資料串產生上述預設密文。並且，記憶體控制器合併上述第二資料串與上述預設資料串以產生第二合併資料串並且應用第二單元來依據第二合併資料串產生上述待驗證密文。
本發明一範例實施例提出一種記憶體儲存裝置，其包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器用以耦接至主機系統。記憶體控制器耦接至連接器與可複寫式非揮發性記憶體模組。在此，記憶體控制器從主機系統接收具有多個位元組的使用者密碼，加總此使用者密碼的每一位元組以獲得第一總和(sum)，並且計算對應此總和的檢查總和(checksum)，其中此第一總和加上此檢查總和等於預設總和。此外，記憶體控制器將此檢查總和儲存至可複寫式非揮發性記憶體模組中。另外，記憶體控制器從主機系統接收具有多個位元組的待驗證密碼，加總此待驗證密碼的每一位元組以獲得第二總和，從可複寫式非揮發性記憶體模組中讀取檢查總和，並且判斷第二總和與所讀取的檢查總和的一加總是否相同預設總和。當第二總和與所讀取的檢查總和的加總相同預設總和時，記憶體控制器識別此待驗證密碼通過驗證。
本發明一範例實施例提出記憶體控制器，其包括主機介面、記憶體介面及記憶體管理電路。主機介面用以耦接至主機系統，記憶體介面用以耦接至可複寫式非揮發性記憶體模組，並且記憶體管理電路耦接至此連接器與可複寫式非揮發性記憶體模組。記憶體管理電路從主機系統接收使用者密碼，應用第一單元將使用者密碼轉換成第一資料串，應用第二單元來依據預設資料串與此第一資料串產生預設密文，並且將預設密文儲存至可複寫式非揮發性記憶體模組中。此外，記憶體管理電路從主機系統接收待驗證密碼，應用第一單元將待驗證密碼轉換為第二資料串，並且應用第二單元來依據預設資料串與此第二資料串產生待驗證密文。再者，記憶體管理電路從可複寫式非揮發性記憶體模組中讀取預設密文並且判斷待驗證密文與所讀取的預設密文是否相同。當驗證密文相同於預設密文時，記憶體管理電路識別此待驗證密碼通過驗證。
在本發明之一實施例中，上述之可複寫式非揮發性記憶體模組具有多個實體區塊以及映射部分實體區塊的多個邏輯區塊。此外，上述之記憶體管理電路初始地將此些邏輯區塊的其中一部份劃分為主機系統無法識別的隱藏分割區。再者，在識別待驗證密碼通過驗證之後，記憶體管理電路會將此隱藏分割區切換成可被主機系統存取的儲存分割區。
在本發明之一實施例中，上述之可複寫式非揮發性記憶體模組具有多個實體區塊。在此，記憶體管理電路將此些邏輯區塊的其中一部份劃分為儲存分割區與主機系統無法識別的保密分割區，其中保密分割區儲存分割區密鑰。另外，記憶體管理電路使用此分割區密鑰加密儲存於儲存分割區中的資料。並且，當待驗證密碼通過驗證時，記憶體管理電路會使用分割區密鑰解密儲存於儲存分割區中的資料。
在本發明之一實施例中，上述之第二單元為一先進加密標準加密模組。此外，上述之記憶體管理電路應用第一單元將使用者密碼轉換成具有固定長度的第一資料串並且將該待驗證密碼轉換成具有固定長度的第二資料串。再者，記憶體管理電路應用第二單元以第一資料串加上述預設資料串來產生上述預設密文，並且應用第二單元以上述第二資料串加密上述預設資料串來產生上述待驗證密文。
在本發明之一實施例中，上述之第一單元為一單向雜湊函數運算模組，第二單元為一先進加密標準加密模組，並且預設資料串具有固定長度。並且，記憶體管理電路應用第二單元以上述預設資料串加密上述第一資料串來產生上述預設密文，且應用第二單元以上述預設資料串加密上述第二資料串來產生上述待驗證密文。
在本發明之一實施例中，上述之第二單元為一單向雜湊函數運算模組。此外，記憶體管理電路應用第一單元將使用者密碼轉換成具有固定長度的第一資料串並且將待驗證密碼轉換成具有固定長度的第二資料串。再者，記憶體管理電路合併上述第一資料串與上述預設資料串以產生第一合併資料串並且應用第二單元來依據第一合併資料串產生上述預設密文。並且，記憶體管理電路合併上述第二資料串與上述預設資料串以產生第二合併資料串並且應用第二單元來依據第二合併資料串產生上述待驗證密文。
本發明一範例實施例提出記憶體控制器，其包括主機介面、記憶體介面及記憶體管理電路。主機介面用以耦接至主機系統，記憶體介面用以耦接至可複寫式非揮發性記憶體模組，並且記憶體管理電路耦接至此連接器與可複寫式非揮發性記憶體模組。在此，記憶體管理電路從主機系統接收具有多個位元組的使用者密碼，加總此使用者密碼的每一位元組以獲得第一總和，並且計算對應此總和的檢查總和，其中此第一總和加上此檢查總和等於預設總和。此外，記憶體管理電路將此檢查總和儲存至可複寫式非揮發性記憶體模組中。另外，記憶體管理電路從主機系統接收具有多個位元組的待驗證密碼，加總此待驗證密碼的每一位元組以獲得第二總和，從可複寫式非揮發性記憶體模組中讀取檢查總和，並且判斷第二總和與所讀取的檢查總和的一加總是否相同預設總和。當第二總和與所讀取的檢查總和的加總相同預設總和時，記憶體管理電路識別此待驗證密碼通過驗證。
本發明一範例實施例提出一種密碼驗證方法，用於記憶體儲存裝置，其中此記憶體儲存裝置具有一可複寫式非揮發性記憶體模組。本密碼驗證方法包括：接收使用者密碼，使用第一單元將此使用者密碼轉換成第一資料串，輸入預設資料串與第一資料串至第二單元以產生預設密文，並且將此預設密文儲存至可複寫式非揮發性記憶體模組中。此外，本密碼驗證方法還包括：接收待驗證密碼，使用第一單元將待驗證密碼轉換為第二資料串，並且輸入預設資料串與第二資料串至第二單元以產生待驗證密文。本密碼驗證方法也包括：從可複寫式非揮發性記憶體模組中讀取預設密文並且判斷此待驗證密文與所讀取的預設密文是否相同。本密碼驗證方法更包括，當驗證密文相同於預設密文時，識別此待驗證密碼通過驗證。
在本發明之一實施例中，上述之第二單元為一先進加密標準加密模組。此外，上述使用第一單元將使用者密碼轉換成第一資料串的步驟包括利用第一單元將使用者密碼轉換成具有固定長度的該第一資料串；上述之使用第一單元將待驗證密碼轉換成第二資料串的步驟包括：利用第一單元將待驗證密碼轉換成具有固定長度的第二資料串；上述之輸入預設資料串與第一資料串至第二單元以產生預設密文的步驟包括：使用第二單元以第一資料串加密預設資料串來產生預設密文；並且上述之輸入預設資料串與第二資料串至第二單元以產生待驗證密文的步驟包括使用第二單元以第二資料串加密預設資料串來產生待驗證密文。
在本發明之一實施例中，上述之第一單元為單向雜湊函數運算模組，第二單元為先進加密標準加密模組，並且上述之預設資料串具有固定長度。在此，上述之輸入預設資料串與第一資料串至第二單元以產生預設密文的步驟包括：使用第二單元以預設資料串加密第一資料串來產生預設密文；並且上述輸入預設資料串與第二資料串至第二單元以產生待驗證密文的步驟包括：使用第二單元以預設資料串加密第二資料串來產生待驗證密文。
在本發明之一實施例中，上述之第二單元為單向雜湊函數運算模組。並且，上述使用第一單元將使用者密碼轉換成第一資料串的步驟包括：利用第一單元將使用者密碼轉換成具有固定長度的第一資料串；上述使用第一單元將待驗證密碼轉換成第二資料串的步驟包括：利用第一單元將待驗證密碼轉換成具有固定長度的第二資料串；上述輸入預設資料串與第一資料串至第二單元以產生預設密文的步驟包括：合併第一資料串與預設資料串以產生第一合併資料串並且輸入第一合併資料串至第二單元以產生預設密文；上述輸入預設資料串與第二資料串至第二單元以產生待驗證密文的步驟包括：合併第二資料串與預設資料串以產生第二合併資料串並且輸入第二合併資料串至第二單元以產生待驗證密文。
本發明一範例實施例提出一種密碼驗證方法，用於記憶體儲存裝置，其中此記憶體儲存裝置具有可複寫式非揮發性記憶體模組。本密碼驗證方法包括接收具有多個位元組的使用者密碼；加總此使用者密碼的每一位元組以獲得第一總和；計算對應此第一總和的檢查總和，其中此第一總和加上檢查總和等於預設總和。本密碼驗證方法也包括將此檢查總和儲存至可複寫式非揮發性記憶體模組中。本密碼驗證方法還包括：接收具有多個位元組的待驗證密碼；加總待驗證密碼的每一位元組以獲得一第二總和；從可複寫式非揮發性記憶體模組中讀取檢查總和，並且判斷第二總和與所讀取的檢查總和的加總是否相同預設總和。本密碼驗證方法更包括，當第二總和與所讀取的檢查總和的加總相同預設總和時，識別此待驗證密碼通過驗證。
本發明一範例實施例提出一種密碼驗證方法，用於記憶體儲存裝置，其中此記憶體儲存裝置具有可複寫式非揮發性記憶體模組。本密碼驗證方法包括：接收使用者密碼；使用第一單元將此使用者密碼轉換成第一資料串；使用第二單元將此第一資料串轉換為不同於第一資料串之一認證資料；以及將此認證資料儲存至可複寫式非揮發性記憶體模組中。本密碼驗證方法更包括：接收待驗證密碼；使用第一單元將此待驗證密碼轉換為第二資料串，經由第二單元以產生待驗證資料；從可複寫式非揮發性記憶體模組中讀取認證資料並且判斷待驗證資料與所讀取的認證資料是否符合一預定規則；以及當待驗證資料與該認證資料符合預定規則時，識別此待驗證密碼通過驗證。
基於上述，本發明範例實施例的記憶體儲存裝置、記憶體控制器與身份識別方法能夠有效地保護所儲存的資料，以避免未經授權的存取。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
為了能夠保護所儲存的資料，以避免未經授權的存取，本發明提出一種密碼驗證方法。在此方法中，在密碼設定程序，如圖1A所示，使用者密碼會被接收(S101)，第一單元會被用來將使用者密碼轉換成第一資料串(S103)，第二單元會被用來將第一資料串轉換為不同於此第一資料串之認證資料(S105)，並且此認證資料會被儲存至可複寫式非揮發性記憶體模組中(S107)。之後，在身份驗證程序中，如圖1B所示，待驗證密碼會被接收(S109)，第一單元會被用來將此待驗證密碼轉換為第二資料串(S111)，第二單元會被用來將第二資料串轉換為待驗證資料(S113)，從可複寫式非揮發性記憶體模組中讀取所儲存之認證資料(S115)並且判斷待驗證資料與所讀取的認證資料是否符合一預定規則(S117)，其中倘若當待驗證資料與認證資料符合此預定規則時，此待驗證密碼會被識別為通過驗證(S119)，反之，則此待驗證密碼會被識別為未通過驗證(S121)。基此，本發明所提出的方法可有效地驗證使用者的身份。為了更清楚瞭解本發明，以下將以數個範例實施例，來對本發明進行描述。
[第一範例實施例]
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖2A是根據第一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖2A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖2B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖2B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖2B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000可實質地為可與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖2C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖3A是根據第一範例實施例所繪示之記憶體儲存裝置的概要方塊圖。
請參照圖3A，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接器102是相容於通用序列匯流排(Universal Serial Bus,USB)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、平行先進附件(Parallel Advanced Technology Attachment，PATA)標準、序列先進附件(Serial Advanced Technology Attachment,SATA)標準、安全數位(Secure Digital,SD)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。
記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取、抹除與合併等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且具有多個實體區塊以儲存主機系統1000所寫入之資料。在本範例實施例中，每一實體區塊分別具有複數個實體頁面，其中屬於同一個實體區塊之實體頁面可被獨立地寫入且被同時地抹除。例如，每一實體區塊是由128個實體頁面所組成，並且每一實體頁面的容量為4千位元組(Kilobyte,KB)。然而，必須瞭解的是，本發明不限於此，每一實體區塊是可由64個實體頁面、256個實體頁面或其他任意個實體頁面所組成。
更詳細來說，實體區塊為抹除之最小單位。亦即，每一實體區塊含有最小數目之一併被抹除之記憶胞。實體頁面為程式化的最小單元。即，實體頁面為寫入資料的最小單元。然而，必須瞭解的是，在本發明另一範例實施例中，寫入資料的最小單位亦可以是實體扇區或其他大小。每一實體頁面通常包括資料位元區與冗餘位元區。資料位元區用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，錯誤檢查與校正碼)。
在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell,MLC)NAND快閃記憶體模組。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell,SLC)NAND快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖3B是根據第一範例實施例所繪示之記憶體控制器的概要方塊圖。
請參照圖3B，記憶體控制器104包括記憶體管理電路202、主機介面204與記憶體介面206。
記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以在可複寫式非揮發性記憶體模組106上進行資料的寫入、讀取、抹除等運作。
在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼段，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路202包括資料寫入電路、資料讀取電路、資料抹除電路等。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
在本發明一範例實施例中，記憶體控制器104還包括緩衝記憶體252、電源管理電路254與錯誤檢查與校正電路256。
緩衝記憶體252是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。
電源管理電路254是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。
錯誤檢查與校正電路256是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting COD1e,ECC COD1e)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路256會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
圖4A與圖4B是根據第一範例實施例所繪示管理可複寫式非揮發性記憶體模組之實體區塊的示意圖。
請參照圖4A，可複寫式非揮發性記憶體模組106具有實體區塊410(0)~410(N)，並且記憶體控制器104的記憶體管理電路202會將實體區塊410(0)~410-(N)邏輯地分組為資料區(data area)502、閒置區(free area)504、系統區(system area)506與取代區(replacement area)508。
邏輯上屬於資料區502與閒置區504的實體區塊是用以儲存來自於主機系統1000的資料。具體來說，資料區502的實體區塊(亦稱為資料實體區塊)是被視為已儲存資料的實體區塊，而閒置區504的實體區塊(亦稱為閒置實體區塊)是用以寫入新資料的實體區塊。例如，當從主機系統1000接收到寫入指令與欲寫入之資料時，記憶體管理電路202會從閒置區504中提取實體區塊作為日誌(log)實體區塊，並且將資料寫入至此日誌實體區塊中。再例如，當對某一邏輯區塊執行資料合併程序時，記憶體管理電路202會從閒置區504中提取實體區塊作為對應此邏輯區塊的新資料實體區塊來寫入資料，並且替換原先映射此邏輯區塊的資料實體區塊。特別是，在完成資料合併程序後，此些儲存無效資料的資料實體區塊或日誌實體區塊會被重新關聯(或回收)至閒置區504，以作為下次寫入新資料之用。
邏輯上屬於系統區506的實體區塊是用以記錄系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組的製造商與型號、可複寫式非揮發性記憶體模組的實體區塊數、每一實體區塊的實體頁面數等。
邏輯上屬於取代區508中的實體區塊是用於壞實體區塊取代程序，以取代損壞的實體區塊。具體來說，倘若取代區508中仍存有正常之實體區塊並且資料區502的實體區塊損壞時，記憶體管理電路202會從取代區508中提取正常的實體區塊來更換損壞的實體區塊。
基於上述，在記憶體儲存裝置100的運作中，資料區502、閒置區504、系統區506與取代區508的實體區塊會動態地變動。例如，用以輪替儲存資料的實體區塊會變動地屬於資料區502或閒置區504。
值得一提的是，在本範例實施例中，記憶體管理電路202是以每一實體區塊為單位來進行管理。然而，本發明不限於此，在另一範例實施例中，記憶體管理電路202亦可將實體區塊分組為多個實體單元，並且以實體單元為單位來進行管理。例如，每一實體單元可由同一記憶體子模組或不同記憶體子模組中的至少一個實體區塊所組成。
請參照圖4B，記憶體管理電路202會配置邏輯區塊610(0)~610(H)以映射資料區502的實體區塊，其中每一邏輯區塊具有多個邏輯頁面並且此些邏輯頁面是依序地映射對應之資料實體區塊的實體頁面。例如，在記憶體儲存裝置100被格式化時，邏輯區塊610(0)~610(H)會初始地映射資料區502的實體區塊410(0)~410(F-1)。
在本發明範例實施例中，記憶體管理電路202會維護邏輯區塊-實體區塊映射表(logical block-physical block mapping table)以記錄邏輯區塊610(0)~610(H)與資料區502的實體區塊之間的映射關係。例如，當主機系統1000欲存取某一邏輯存取位址時，記憶體管理電路202會將主機系統1000所存取的邏輯存取位址轉換為以對應的邏輯區塊與邏輯頁面所構成的多維位址，並且透過邏輯區塊-實體區塊映射表於對應的實體頁面中存取資料。
圖5是根據第一範例實施例所繪示之管理邏輯區塊的範例示意圖。
請參照圖5，記憶體管理電路202會將邏輯區塊610(0)~610(H)劃分為第一分割區502、第二分割區504與第三分割區506。例如，邏輯區塊610(0)~610(D)屬於第一分割區502，邏輯區塊610(D+1)~610(P)屬於第二分割區504並且邏輯區塊610(P+1)~610(H)屬於第三分割區506。
第一分割區502用以儲存記憶體儲存裝置100的製造商所開發的應用程式，例如，密碼驗證程式。在本範例實施例中，每當記憶體儲存裝置100耦接至主機系統1000時，使用者必須執行第一分割區502中的密碼驗證程式來輸入密碼以進行密碼驗證。詳細的密碼驗證機制，將於以下配圖式作詳細的說明。
記憶體管理電路202將第一分割區502的儲存屬性初始地設定為唯讀狀態，以避免使用者誤刪除儲存於第一分割區502的資料或程式。然而，本發明不限於此，第一分割區502的儲存屬性亦可被設定為可讀寫狀態。
再者，在本發明另一範例實施例中，記憶體管理電路202亦可將第一分割區502設定為多媒體分割區。具體來說，當儲存裝置100耦接至主機系統1000時，記憶體管理電路202會向主機系統1000宣告第一分割區502為光學儲存裝置的分割區(亦稱光碟分割區)。例如，第一分割區502會被模擬為光碟機、數位視訊光碟(Digital Video Disc，DVD)或藍光光碟機(Blue-Ray Disc drive)的分割區。特別是，在此範例實施例中，除了上述密碼驗證程式之外，第一分割區502可儲存自動執行檔。在此，自動執行檔為一種可使主機系統1000的作業系統自動執行的描述檔案(例如，檔名為"Autorun.inf"的描述檔(script file))並且在自動執行檔的內容中包含執行上述密碼驗證程式的描述語言。基此，當記憶體儲存裝置100耦接至主機系統1000時，密碼驗證程式會自動地被執行以要求使用者輸入密碼。
第二分割區504為提供給使用者儲存資料的儲存分割區。特別是，在本範例實施例中，記憶體管理電路202會初始地將第二分割區504設定為無法被主機系統1000識別的隱藏分割區，並且在使用者通過身份驗證之後，記憶體管理電路202才會將第二分割區504設定為可被主機系統1000存取的儲存分割區。具體來說，當記憶體儲存裝置100耦接至主機系統1000時，主機系統1000的作業系統無法識別與存取第二分割區504(即，使用者無法從檔案系統中看到第二分割區504)。之後，倘若使用者所輸入的密碼通過驗證之後，記憶體管理電路202會重新組態(configure)第二分割區504，以使主機系統1000的作業系統可識別與存取第二分割區504。
第三分割區506為僅記憶體管理電路202能夠存取的保密分割區。也就是說，主機系統1000的作業系統無法存取儲存於第三分割區506中的資料。
必須瞭解的是，儘管在本範例實施例中，記憶體管理電路202是將邏輯區塊劃分為3個分割區來管理。然而，本發明不限於此。在本發明另一範例實施例中，記憶體管理電路202可將邏輯區塊劃分為更多分割區。
如上所述，使用者必須通過身份驗證才能存取第二分割區504。例如，記憶體儲存裝置100於生產時會初始地被設定一組預設密碼並且使用者可藉由執行上述身份驗證程序以預設密碼來通過身份驗證後重新設定使用者密碼。
圖6是根據第一範例實施例所繪示設定使用者密碼的示意圖。
請參照圖6，當使用者於運轉於主機系統1000的密碼驗證程式中執行設定密碼功能而輸入新的使用者密碼PW11後，使用者密碼PW11會被傳送至記憶體儲存裝置100。當記憶體控制器104接收到使用者密碼PW11時，記憶體管理電路202會將使用者密碼PW11轉換為資料串K11。
具體來說，在第一範例實施例中，轉換模組702與加密模組704會被配置在記憶體儲存裝置100中以分別地作為上述之第一單元與第二單元。記憶體管理電路202會應用轉換模組702將輸入資料串轉換成固定長度的輸出資料串。例如，當輸入資料串的長度小於固定長度時，轉換模組702會在輸入資料串中加入填塞位元，以輸出具固定長度的輸出資料串。或者，當輸入資料串的長度大於固定長度時，轉換模組702會將輸入資料串以固定長度為單位來分段並且執行XOR運算來產生輸出資料串。必須瞭解的是，儘管在本範例實施例中，是以實體電路來實作轉換模組702，然而，本發明不限於此。例如，在本發明另一範例實施例中，轉換模組702亦可以程式碼來實作。
之後，記憶體管理電路202會應用加密模組704以資料串K11來加密預設資料串OD1，以產生預設密文CT11。具體來說，加密模組704可為先進加密標準加密(Advanced Encryption Standard,AES)模組，並且記憶體管理電路202會將資料串K11作為加密模組704的密鑰來加密預設資料串OD1，以產生預設密文CT11。在此，預設資料是預儲存於記憶體管理電路202中並且可以是可複寫式非揮發性記憶體模組106的識別碼或者製造商的名稱等。值得一提的是，上述固定長度會根據加密模組704的類型而設定。例如，當加密模組704是根據AES 128來實作時，固定長度會被設定為16位元。而當加密模組704是根據AES 256來實作時，固定長度會被設定為32位元。必須瞭解的是，儘管在本範例實施例中，加密模組704是根據AES來實作，但本發明不限於此。例如，加密模組704亦可以是應用資料加密標準(Data Encryption Standard,DES)來實作。必須瞭解的是，儘管在本範例實施例中，是以實體電路來實作加密模組704，然而，本發明不限於此。例如，在本發明另一範例實施例中，加密模組704亦可以程式碼來實作。
然後，記憶體管理電路202會將預設密文CT11儲存至第三分割區506中，以完成設定新的使用者密碼。必須瞭解的是，儘管在本範例實施例中，記憶體管理電路202是將預設密文CT11儲存至第三分割區506中，但本發明不限於此。
圖7是根據第一範例實施例所繪示設定使用者密碼的流程圖。
請參照圖7，在步驟S701中，接收欲設定之使用者密碼。接著，在步驟S703中，利用第一單元(例如，轉換模組702)轉換使用者密碼以輸出一資料串(以下稱為第一資料串)，並且在步驟S705中，使用第二單元(例如，加密模組704)以第一資料串來加密預設資料串，以產生預設密文。最後，在步驟S707中，將所產生的預設密文儲存至第三分割區506中。
圖8是根據第一範例實施例所繪示驗證使用者身份的示意圖。
請參照圖8，當使用者根據密碼驗證程式的要求輸入密碼PW12(以下稱為待驗證密碼)後，待驗證密碼PW12會被傳送至記憶體儲存裝置100。
當記憶體控制器104接收到待驗證密碼PW12時，記憶體管理電路202會利用轉換模組702將待驗證密碼PW12轉換為資料串K12。
之後，記憶體管理電路202會使用加密模組704以資料串K12來加密預設資料串OD1，以產生待驗證密文CT12。
然後，記憶體管理電路202會從第三分割區506中讀取預設密文CT11並且根據待驗證密文CT12與預設密文CT11來進行驗證程序800。具體來說，倘若待驗證密碼PW12與使用者密碼PW11相同時，所產生的待驗證密文CT12應該會相同於預設密文CT11。反之，倘若待驗證密碼PW12與使用者密碼PW11不相同時，所產生的待驗證密文CT12必然不同於預設密文CT11。特別是，在待驗證密碼通過驗證下，記憶體管理電路202會將原本被設定為隱藏分割區的第二分割區504設定為可被主機系統1000存取的儲存分割區。
圖9是根據第一範例實施例所繪示驗證使用者身份的流程圖。
請參照圖9，在步驟S901中，接收待驗證密碼。接著，在步驟S903中，利用第一單元轉換待驗證密碼以輸出一資料串(以下稱為第二資料串)，並且在步驟S905中，使用第二單元以第二資料串來加密預設資料串，以產生待驗證密文。然後，在步驟S907中，從第三分割區506中讀取預設密文並且判斷待驗證密文是否相同於所讀取的預設密文。
倘若待驗證密文是否相同於所讀取的預設密文時，在步驟S909中，識別待驗證密碼通過驗證並且將第二分割區504設定為儲存分割區。
倘若待驗證密文是否相同於所讀取的預設密文時，在步驟S911中，識別待驗證密碼未通過驗證並且輸出密碼錯誤訊息。
值得一提的是，在本範例實施例中，第二分割區504會被初始地設定為主機系統1000無法識別的隱藏分割區；並且當待驗證密碼通過驗證之後，第二分割區504才會被設定為可被主機系統1000存取的儲存分割區，由此確保所儲存之資料不會被未授權者存取。但，本發明不限於此。
在本發明另一範例實施例中，第二分割區504亦可初始地被設定為主機系統1000可識別與存取的儲存分割區並且任何被儲存至第二分割區504的資料階會透過分割區密鑰來加密，由此來保護所儲存的資料。具體來說，僅在待驗證密碼通過驗證之後，記憶體管理電路202才會使用用以加密第二分割區504之資料的分割區密鑰來解密欲存取的資料，由此確保授權者才能正確地存取資料。例如，分割區密鑰會被儲存在第三分割區506中。
[第二範例實施例]
第二範例實施例本質上是相同於第一範例實施例，其差異之處在於僅在於第二範例實施例的記憶體管理電路使用不同的方法來進行身份驗證。以下將使用第一範例實施例的圖2A、3A、3B、4A、4B、5來說明第二範例實施例的差異之處。
圖10是根據第二範例實施例所繪示設定使用者密碼的示意圖。
請參照圖10，當使用者於運轉於主機系統1000的密碼驗證程式中執行設定密碼功能而輸入新的使用者密碼PW21後，使用者密碼PW21會被傳送至記憶體儲存裝置100。記憶體控制器104接收到使用者密碼PW21後，記憶體管理電路202會將使用者密碼PW21轉換為資料串K21。
具體來說，在第二範例實施例中，單向雜湊函數(One-Way Hash Function)運算模組1002與加密模組1004會被配置在記憶體儲存裝置100中在第一範例實施例中，轉換模組702與加密模組704會被配置在記憶體儲存裝置100中以分別地作為上述之第一單元與第二單元。記憶體管理電路202會應用單向雜湊函數運算模組1002將使用者密碼PW21轉換為資料串K21。必須瞭解的是，儘管在本範例實施例中，單向雜湊函數運算模組1002是以實體電路來實作，然而，本發明不限於此。例如，在本發明另一範例實施例中，單向雜湊函數運算模組1002亦可以程式碼來實作。
之後，記憶體管理電路202會應用加密模組1004以預設資料串OD2來加密資料串K21，以產生預設密文CT21。具體來說，加密模組1004為先進加密標準加密(Advanced Encryption Standard,AES)函數，並且記憶體管理電路202會將預設資料串OD2作為加密模組1004的密鑰來加密資料串K21以產生預設密文CT21。在此，預設資料是預儲存於記憶體管理電路202中並且具有固定長度。例如，預設資料可以是可複寫式非揮發性記憶體模組106的識別碼或者製造商的名稱等字串所組成。值得一提的是，此固定長度會根據加密模組1004的類型而設定。例如，當加密模組1004是根據AES 128來實作時，固定長度會被設定為16位元。而當加密模組1004是根據AES 256來實作時，固定長度會被設定為32位元。必須瞭解的是，儘管在本範例實施例中，加密模組1004是根據AES來實作，但本發明不限於此。例如，加密模組1004亦可以根據資料加密標準(Data Encryption Standard,DES)來實作。必須瞭解的是，儘管在本範例實施例中，加密模組1004是以實體電路來實作，然而，本發明不限於此。例如，在本發明另一範例實施例中，加密模組1004亦可以程式碼來實作。
然後，記憶體管理電路202會將預設密文CT21儲存至第三分割區506中，以完成設定新的使用者密碼。
圖11是根據第二範例實施例所繪示設定使用者密碼的流程圖。
請參照圖11，在步驟S1101中，接收欲設定之使用者密碼。接著，在步驟S1103中，利用第一單元(例如，單向雜湊函數運算模組1002)轉換使用者密碼以輸出一資料串(以下稱為第一資料串)，並且在步驟S1105中，使用第二單元(例如，加密模組1004)以預設資料串來加密第一資料串，以產生預設密文。最後，在步驟S1107中，將所產生的預設密文儲存至第三分割區506中。
圖12是根據第二範例實施例所繪示驗證使用者身份的示意圖。
請參照圖12，當使用者根據密碼驗證程式的要求輸入密碼PW22(以下稱為待驗證密碼)後，待驗證密碼PW22會被傳送至記憶體儲存裝置100。
記憶體控制器104接收到待驗證密碼PW22後，記憶體管理電路202會利用單向雜湊函數運算模組1002將待驗證密碼PW22轉換為資料串K22。
之後，記憶體管理電路202會使用加密模組1004以預設資料串OD2來加密資料串K22，以產生待驗證密文CT22。
然後，記憶體管理電路202會從第三分割區506中讀取預設密文CT21並且根據待驗證密文CT22與預設密文CT21來進行驗證程序800。具體來說，倘若待驗證密碼PW22與使用者密碼PW21相同時，所產生的待驗證密文CT22應該會相同於預設密文CT21。反之，倘若待驗證密碼PW22與使用者密碼PW21不相同時，所產生的待驗證密文CT22必然不同於預設密文CT21。特別是，在待驗證密碼通過驗證下，記憶體管理電路202會將原本被設定為隱藏分割區的第二分割區504設定為可被主機系統1000存取的儲存分割區。
圖13是根據第二範例實施例所繪示驗證使用者身份的流程圖。
請參照圖13，在步驟S1301中，接收待驗證密碼。接著，在步驟S1303中，利用第一單元轉換待驗證密碼以輸出一資料串(以下稱為第二資料串)，並且在步驟S1305中，使用第二單元以預設資料串來加密第二資料串以產生待驗證密文。然後，在步驟S1307中，從第三分割區506中讀取預設密文並且判斷待驗證密文是否相同於所讀取的預設密文。
倘若待驗證密文是否相同於所讀取的預設密文時，在步驟S1309中，識別待驗證密碼通過驗證並且將第二分割區504設定為儲存分割區。
倘若待驗證密文是否相同於所讀取的預設密文時，在步驟S1311中，識別待驗證密碼未通過驗證並且輸出密碼錯誤訊息。
[第三範例實施例]
第三範例實施例本質上是相同於第一範例實施例，其差異之處在於僅在於第三範例實施例的記憶體管理電路使用不同的方法來進行身份驗證。以下將使用第一範例實施例的圖2A、3A、3B、4A、4B、5來說明第三範例實施例的差異之處。
圖14是根據第三範例實施例所繪示設定使用者密碼的示意圖。
請參照圖14，當使用者於運轉於主機系統1000的密碼驗證程式中執行設定密碼功能而輸入新的使用者密碼PW31後，使用者密碼PW31會被傳送至記憶體儲存裝置100。記憶體控制器104接收到使用者密碼PW31後，記憶體管理電路202會將使用者密碼PW31轉換為資料串K31。
具體來說，在第三範例實施例中，轉換模組702與單向雜湊函數運算模組1002會被配置在記憶體儲存裝置100中以分別地作為上述之第一單元與第二單元。記憶體管理電路202會應用轉換模組702將輸入資料串轉換成固定長度的輸出資料串。
之後，記憶體管理電路202會合併預設資料串OD1與資料串K31以產生合併資料串，並且應用單向雜湊函數運算模組1002來依據此合併資料串產生預設密文CT31。
然後，記憶體管理電路202會將預設密文CT31儲存至第三分割區506中，以完成設定新的使用者密碼。
圖15是根據第三範例實施例所繪示設定使用者密碼的流程圖。
請參照圖15，在步驟S1501中，接收欲設定之使用者密碼。接著，在步驟S1503中，利用第一單元(例如，轉換模組702)轉換使用者密碼以輸出一資料串(以下稱為第一資料串)，並且在步驟S1505中，合併第一資料串與預設資料串以產生合併資料串(以下稱為第一合併資料串)。然後，在步驟S1507中，將第一合併資料串輸入至第二單元(例如，單向雜湊函數運算模組1002)以產生預設密文。最後，在步驟S1509中，將所產生的預設密文儲存至第三分割區506中。
圖16是根據第三範例實施例所繪示驗證使用者身份的示意圖。
請參照圖16，當使用者根據密碼驗證程式的要求輸入密碼PW32(以下稱為待驗證密碼)後，待驗證密碼PW32會被傳送至記憶體儲存裝置100。
記憶體控制器104接收到待驗證密碼PW32後，記憶體管理電路202會利用轉換模組702將待驗證密碼PW32轉換為資料串K32。
之後，記憶體管理電路202會合併預設資料串OD3與資料串K32以產生合併資料串，並且將此合併資料串輸入至單向雜湊函數運算模組1002以產生待驗證密文CT32。
然後，記憶體管理電路202會從第三分割區506中讀取預設密文CT31並且根據待驗證密文CT32與預設密文CT31來進行驗證程序800。具體來說，倘若待驗證密碼PW32與使用者密碼PW31相同時，所產生的待驗證密文CT32應該會相同於預設密文CT31。反之，倘若待驗證密碼PW32與使用者密碼PW31不相同時，所產生的待驗證密文CT32必然不同於預設密文CT31。特別是，在待驗證密碼通過驗證下，記憶體管理電路202會將原本被設定為隱藏分割區的第二分割區504設定為可被主機系統1000存取的儲存分割區。
圖17是根據第三範例實施例所繪示驗證使用者身份的流程圖。
請參照圖17，在步驟S1701中，接收待驗證密碼。接著，在步驟S1703中，利用第一單元轉換待驗證密碼以輸出一資料串(以下稱為第二資料串)，並且在步驟S1705中，合併第二資料串與預設資料串以產生合併資料串(以下稱為第二合併資料串)。然後，在步驟S1707中，將第二合併資料串輸入至第二單元以產生待驗證密文，並且在步驟S1709中，從第三分割區506中讀取預設密文並且判斷待驗證密文是否相同於所讀取的預設密文。
倘若待驗證密文是否相同於所讀取的預設密文時，在步驟S1711中，識別待驗證密碼通過驗證並且將第二分割區504設定為儲存分割區。
倘若待驗證密文是否相同於所讀取的預設密文時，在步驟S1713中，識別待驗證密碼未通過驗證並且輸出密碼錯誤訊息。
[第四範例實施例]
第四範例實施例本質上是相同於第一範例實施例，其差異之處在於僅在於第四範例實施例的記憶體管理電路使用不同的方法來進行身份驗證。以下將使用第一範例實施例的圖2A、3A、3B、4A、4B、5來說明第四範例實施例的差異之處。
圖18是根據第一範例實施例所繪示設定使用者密碼的示意圖。
請參照圖18，當使用者於運轉於主機系統1000的密碼驗證程式中執行設定密碼功能而輸入新的使用者密碼PW41後，使用者密碼PW41會被傳送至記憶體儲存裝置100。記憶體控制器104接收到使用者密碼PW41後，記憶體管理電路202會計算使用者密碼PW41的總和S1。
具體來說，在第四範例實施例中，加總模組1802與檢查總和計算模組1804會被配置在記憶體儲存裝置100中。記憶體管理電路202會應用加總模組1802來加總使用者密碼PW41的每個位元組的值來產生總和S1。必須瞭解的是，儘管在本範例實施例中，加總模組1802是以實體電路來實作，然而，本發明不限於此。例如，在本發明另一範例實施例中，加總模組1802亦可以程式碼來實作。
之後，記憶體管理電路202會計算對應總和S1的檢查總和(checksum)C1。例如，記憶體管理電路202會應用檢查總和計算模組1804來計算對應總和S1的檢查總和C。具體來說，檢查總和C為總和S1的一個補數，其中總和S1和檢查總和C的加總回等於預設總和。例如，此預設總和為每個位元皆為1的值。檢查總和的計算方式為此領域所熟知的技術，在此省略其詳細描述。必須瞭解的是，儘管在本範例實施例中，檢查總和計算模組1804是以實體電路來實作，然而，本發明不限於此。例如，在本發明另一範例實施例中，檢查總和計算模組1804亦可以程式碼來實作。
最後，記憶體管理電路202會將檢查總和C儲存至第三分割區506中，以完成設定新的使用者密碼。
圖19是根據第四範例實施例所繪示設定使用者密碼的流程圖。
請參照圖19，在步驟S1901中，接收欲設定之使用者密碼。接著，在步驟S1903中，加總使用者密碼的每一位元組以獲得一總和(以下稱為第一總和)，並且在步驟S1905中，計算對應第一總和的檢查總和。最後，在步驟S1907中，將所計算出的檢查總和儲存至第三分割區506中。
圖20是根據第四範例實施例所繪示驗證使用者身份的示意圖。
請參照圖20，當使用者根據密碼驗證程式的要求輸入密碼PW42(以下稱為待驗證密碼)後，待驗證密碼PW42會被傳送至記憶體儲存裝置100。
在記憶體控制器104接收到待驗證密碼PW42後，會計算待驗證密碼PW42的總和S2。之後，記憶體管理電路202會從第三分割區506中讀取檢核總和C。然後，記憶體管理電路202會加總所計算的總和S2和所讀取的檢查總和C以獲得待驗證總和，並且進行驗證程序2000以判斷待驗證總和是否相同於預設總和。例如，記憶體管理電路202會判斷待驗證總和的每個位元的值是否為1。具體來說，倘若待驗證密碼PW42與使用者密碼PW41相同時，所計算的待驗證總和應該會相同於預設總和，例如，待驗證總和的每個位元的值皆為1。反之，倘若待驗證密碼PW42與使用者密碼PW41不相同時，所計算的待驗證總和必然不同於預設總和。特別是，在待驗證密碼通過驗證下，記憶體管理電路202會將原本被設定為隱藏分割區的第二分割區504設定為可被主機系統1000存取的儲存分割區。
圖21是根據第四範例實施例所繪示驗證使用者身份的流程圖。
請參照圖21，在步驟S2101中，接收待驗證密碼。接著，在步驟S2103中，加總待驗證密碼的每一位元組以獲得一總和(以下稱為第二總和)。並且，在步驟S1205中，從第三分割區506中讀取檢核總和。之後，在步驟S1207中，加總所計算的第二總和和所讀取的檢核總和，並且在步驟S1209中判斷所計算的第二總和和所讀取的檢核總和的加總是否相同於預設總和。
倘若所計算的第二總和和所讀取的檢核總和的加總相同於預設總和時，在步驟S1211中，識別待驗證密碼通過驗證並且將第二分割區504設定為儲存分割區。
倘若所計算的第二總和和所讀取的檢核總和的加總不相同於預設總和時，在步驟S1213中，識別待驗證密碼未通過驗證並且輸出密碼錯誤訊息。
綜上所述，上述範例實施例的記憶體儲存系統及其記憶體控制器與密碼驗證方法是藉由比對編碼後的預設密碼與對編碼後之待驗證密碼來進行身份驗證，由此可有效地避免未經授權者存取記憶體儲存裝置。此外，另一範例實施例的記憶體儲存系統及其記憶體控制器與密碼驗證方法是藉由計算密碼的總和與檢核總和來進行身份驗證，由此可有效地避免未經授權者存取記憶體儲存裝置。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S101、S103、S105、S107．．．設定密碼的步驟
S109、S111、S113、S115、S117、S119、S121．．．身份驗證的步驟
1000．．．主機系統
1100．．．電腦
1102．．．微處理器
1104．．．隨機存取記憶體
1106．．．輸入/輸出裝置
1108．．．系統匯流排
1110．．．資料傳輸介面
1202．．．滑鼠
1204．．．鍵盤
1206．．．顯示器
1208．．．印表機
1212．．．隨身碟
1214．．．記憶卡
1216．．．固態硬碟
1310．．．數位相機
1312．．．SD卡
1314．．．MMC卡
1316．．．記憶棒
1318．．．CF卡
1320．．．嵌入式儲存裝置
100．．．記憶體儲存裝置
102．．．連接器
104．．．記憶體控制器
106．．．可複寫式非揮發性記憶體模組
202．．．記憶體管理電路
204．．．主機介面
206．．．記憶體介面
252．．．緩衝記憶體
254．．．電源管理電路
256．．．錯誤檢查與校正電路
502．．．資料區
504．．．閒置區
506．．．系統區
508．．．取代區
410(0)~410(N)．．．實體區塊
610(0)~610(H)．．．邏輯區塊
502．．．第一分割區
504．．．第二分割區
506．．．第三分割區
PW11、PW21、PW31、PW41．．．使用者密碼
PW12、PW22、PW32、PW42．．．待驗證密碼
702．．．轉換模組
704‧‧‧加密模組
1002‧‧‧單向雜湊函數運算模組
1004‧‧‧加密模組
800、2000‧‧‧驗證程序
K11、K12、K21、K22、K31、K32‧‧‧資料串
OD1、OD2、OD3‧‧‧預設資料串
CT11、CT12、CT21、CT22、CT31、CT32‧‧‧待驗證密文
S701、S703、S705、S707‧‧‧設定密碼的步驟
S901、S903、S905、S907、S909、S911‧‧‧身份驗證的步驟
S1101、S1103、S1105、S1107‧‧‧設定密碼的步驟
S1301、S1303、S1305、S1307、S1309、S1311‧‧‧身份驗證的步驟
S1501、S1503、S1505、S1507、S1509‧‧‧設定密碼的步驟
S1701、S1703、S1705、S1707、S1709、S1711、S1713‧‧‧身份驗證的步驟
1802‧‧‧加總模組
1804‧‧‧檢查總和計算模組
S1、S2‧‧‧總和
C‧‧‧檢核總和
S1901、S1903、S1905、S1907‧‧‧設定密碼的步驟
S1201、S1203、S1205、S1207、S1209、S1211、S1213‧‧‧身份驗證的步驟
圖1A是根據本發明所繪示設定使用者密碼的概要流程圖。
圖1B是根據本發明所繪示之驗證使用者身份的概要流程圖。
圖2A是根據本發明第一範例實施例繪示主機系統與記憶體儲存裝置。
圖2B是根據本發明第一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖2C是根據本發明另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖3A是繪示圖2A所示的記憶體儲存裝置的概要方塊圖。
圖3B是根據本發明第一範例實施例所繪示之記憶體控制器的概要方塊圖。
圖4A與圖4B是根據本發明第一範例實施例所繪示管理可複寫式非揮發性記憶體模組之實體區塊的示意圖。
圖5是根據第一範例實施例所繪示之管理邏輯區塊的範例示意圖。
圖6是根據第一範例實施例所繪示設定使用者密碼的示意圖。
圖7是根據第一範例實施例所繪示設定使用者密碼的流程圖。
圖8是根據第一範例實施例所繪示驗證使用者身份的示意圖。
圖9是根據第一範例實施例所繪示驗證使用者身份的流程圖。
圖10是根據第二範例實施例所繪示設定使用者密碼的示意圖。
圖11是根據第二範例實施例所繪示設定使用者密碼的流程圖。
圖12是根據第二範例實施例所繪示驗證使用者身份的示意圖。
圖13是根據第二範例實施例所繪示驗證使用者身份的流程圖。
圖14是根據第三範例實施例所繪示設定使用者密碼的示意圖。
圖15是根據第三範例實施例所繪示設定使用者密碼的流程圖。
圖16是根據第三範例實施例所繪示驗證使用者身份的示意圖。
圖17是根據第三範例實施例所繪示驗證使用者身份的流程圖。
圖18是根據第一範例實施例所繪示設定使用者密碼的示意圖。
圖19是根據第四範例實施例所繪示設定使用者密碼的流程圖。
圖20是根據第四範例實施例所繪示驗證使用者身份的示意圖。
圖21是根據第四範例實施例所繪示驗證使用者身份的流程圖。
S109、S111、S113、S115、S117、S119、S121．．．身份驗證的步驟

Claims (17)

  1. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組；以及一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，其中該記憶體控制器從該主機系統接收一使用者密碼，判斷該使用者密碼的長度是否等於一固定長度，倘若該使用者密碼的該長度不等於該固定長度時，應用該第一單元來將該使用者密碼轉換成具有該固定長度的一第一資料串，並且應用該第二單元來依據一預設資料串與該第一資料串產生一預設密文。其中該記憶體控制器將該預設密文儲存至該可複寫式非揮發性記憶體模組中，其中該記憶體控制器從該主機系統接收一待驗證密碼，判斷該待驗證密碼的長度是否等於該固定長度，倘若該待驗證密碼的該長度不等於該固定長度時，應用該第一單元將該待驗證密碼轉換為具有該固定長度的一第二資料串，並且應用該第二單元來依據該預設資料串與該二資料串產生一待驗證密文，其中該記憶體控制器會從該可複寫式非揮發性記憶體模組中讀取該預設密文並且判斷該待驗證密文與所讀取的該預設密文是否相同，其中當該驗證密文相同於該預設密文時，該記憶體控 制器識別該待驗證密碼通過驗證。
  2. 如申請專利範圍第1項所述之記憶體儲存裝置，其中該可複寫式非揮發性記憶體模組具有多個實體區塊以及映射部分該些實體區塊的多個邏輯區塊，其中該記憶體控制器初始地將該些邏輯區塊的其中一部份劃分為一隱藏分割區，其中該主機系統無法識別(recognize)該隱藏分割區，其中在識別該待驗證密碼通過驗證之後，該記憶體控制器會將該隱藏分割區切換成可被該主機系統存取的一儲存分割區。
  3. 如申請專利範圍第1項所述之記憶體儲存裝置，其中該可複寫式非揮發性記憶體模組具有多個實體區塊，其中該記憶體控制器將該些邏輯區塊的其中一部份劃分為一儲存分割區與一保密分割區，其中該主機系統無法識別該保密分割區並且該保密分割區儲存一分割區密鑰，其中該記憶體控制器使用該分割區密鑰加密儲存於該儲存分割區中的資料，其中當該待驗證密碼通過驗證時，該記憶體控制器會使用該分割區密鑰解密儲存於該儲存分割區中的該資料。
  4. 如申請專利範圍第1項所述之記憶體儲存裝置，其中該第二單元為一先進加密標準加密模組，其中該記憶體控制器應用該第二單元以該第一資料串加密該預設資料串來產生該預設密文， 其中該記憶體控制器應用該第二單元以該第二資料串加密該預設資料串來產生該待驗證密文。
  5. 如申請專利範圍第1項所述之記憶體儲存裝置，其中該第一單元為一單向雜湊函數運算模組，該第二單元為一先進加密標準加密模組，其中該記憶體控制器應用該第二單元以該預設資料串加密該第一資料串來產生該預設密文，其中該記憶體控制器應用該第二單元以該預設資料串加密該第二資料串來產生該待驗證密文。
  6. 如申請專利範圍第1項所述之記憶體儲存裝置，其中該第二單元為一單向雜湊函數運算模組，其中該記憶體控制器合併該第一資料串與該預設資料串以產生一第一合併資料串並且應用該第二單元來依據該第一合併資料串產生該預設密文，其中該記憶體控制器合併該第二資料串與該預設資料串以產生一第二合併資料串並且應用該第二單元依據該第二合併資料串產生該待驗證密文。
  7. 一種記憶體控制器，包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至一可複寫式非揮發性記憶體模組；以及一記憶體管理電路，耦接至該連接器與該可複寫式非揮發性記憶體模組，其中該記憶體管理電路從該主機系統接收一使用者 密碼，判斷該使用者密碼的長度是否等於一固定長度，倘若該使用者密碼的該長度不等於該固定長度時，該記憶體管理電路應用一第一單元將該使用者密碼轉換成具有該固定長度的一第一資料串，並且該記憶體管理電路應用一第二單元來依據一預設資料串與該第一資料串產生一預設密文，其中該記憶體管理電路將該預設密文儲存至該可複寫式非揮發性記憶體模組中，其中該記憶體管理電路從該主機系統接收一待驗證密碼，判斷該待驗證密碼的長度是否等於該固定長度，倘若該待驗證密碼的該長度不等於該固定長度時，該記憶體管理電路應用該第一單元將該待驗證密碼轉換為有該固定長度的一第二資料串，並且該記憶體管理電路應用該第二單元來依據該預設資料串與該二資料串產生一待驗證密文，其中該記憶體管理電路從該可複寫式非揮發性記憶體模組中讀取該預設密文並且判斷該待驗證密文與所讀取的該預設密文是否相同，其中當該驗證密文相同於該預設密文時，該記憶體管理電路識別該待驗證密碼通過驗證。
  8. 如申請專利範圍第7項所述之記憶體控制器，其中該可複寫式非揮發性記憶體模組具有多個實體區塊以及映射部分該些實體區塊的多個邏輯區塊，其中該記憶體管理電路初始地將該些邏輯區塊的其 中一部份劃分為一隱藏分割區，其中該主機系統無法識別(recognize)該隱藏分割區，其中在識別該待驗證密碼通過驗證之後，該記憶體管理電路會將該隱藏分割區切換成可被該主機系統存取的一儲存分割區。
  9. 如申請專利範圍第7項所述之記憶體控制器，其中該可複寫式非揮發性記憶體模組具有多個實體區塊，其中該記憶體管理電路將該些邏輯區塊的其中一部份劃分為一儲存分割區與一保密分割區，其中該主機系統無法識別該保密分割區並且該保密分割區儲存一分割區密鑰，其中該記憶體管理電路使用該分割區密鑰加密儲存於該儲存分割區中的資料，其中當該待驗證密碼通過驗證時，該記憶體管理電路會使用該分割區密鑰解密儲存於該儲存分割區中的該資料。
  10. 如申請專利範圍第7項所述之記憶體控制器，其中該第二單元為一先進加密標準加密模組，其中該記憶體管理電路應用該第二單元以該第一資料串加密該預設資料串來產生該預設密文，其中該記憶體管理電路使應用該第二單元以該第二資料串加密該預設資料串來產生該待驗證密文。
  11. 如申請專利範圍第7項所述之記憶體控制器，其中該第一單元為一單向雜湊函數運算模組，該第二單元為 一先進加密標準加密模組，其中該記憶體管理電路應用該第二單元以該預設資料串加密該第一資料串來產生該預設密文，其中該記憶體管理電路應用該第二單元以該預設資料串加密該第二資料串來產生該待驗證密文。
  12. 如申請專利範圍第7項所述之記憶體控制器，其中該第二單元為一單向雜湊函數運算模組，其中該記憶體管理電路合併該第一資料串與該預設資料串以產生一第一合併資料串並且應用該第二單元來依據該第一合併資料串產生該預設密文，其中該記憶體管理電路合併該第二資料串與該預設資料串以產生一第二合併資料串並且應用該第二單元來依據該第二合併資料串產生該待驗證密文。
  13. 一種密碼驗證方法，用於一記憶體儲存裝置，其中該記憶體儲存裝置具有一可複寫式非揮發性記憶體模組，該密碼驗證方法包括：接收一使用者密碼，判斷該使用者密碼的長度是否等於一固定長度，倘若該使用者密碼的該長度不等於該固定長度時，使用一第一單元將該使用者密碼轉換成具有該固定長度的一第一資料串，並且輸入一預設資料串與該第一資料串至一第二單元以產生一預設密文；將該預設密文儲存至該可複寫式非揮發性記憶體模組中；接收一待驗證密碼，判斷該待驗證密碼的長度是否等 於該固定長度，倘若該待驗證密碼的該長度不等於該固定長度時，使用該第一單元將該待驗證密碼轉換為具有該固定長度的一第二資料串，並且輸入該預設資料串與該二資料串至該第二單元以產生一待驗證密文；從該可複寫式非揮發性記憶體模組中讀取該預設密文並且判斷該待驗證密文與所讀取的該預設密文是否相同；以及當該待驗證密文相同於該預設密文時，識別該待驗證密碼通過驗證。
  14. 如申請專利範圍第13項所述之密碼驗證方法，其中該第二單元為一先進加密標準加密模組，其中使用該第一單元將該待驗證密碼轉換成該第二資料串的步驟包括：利用該第一單元將該待驗證密碼轉換成具有該固定長度的該第二資料串，其中輸入該預設資料串與該第一資料串至該第二單元以產生該預設密文的步驟包括：使用該第二單元以該第一資料串加密該預設資料串來產生該預設密文，其中輸入該預設資料串與該二資料串至該第二單元以產生該待驗證密文的步驟包括使用該第二單元以該第二資料串加密該預設資料串來產生該待驗證密文。
  15. 如申請專利範圍第13項所述之密碼驗證方法，其中該第一單元為一單向雜湊函數運算模組，該第二單元為一先進加密標準加密模組，其中輸入該預設資料串與該第一資料串至該第二單 元以產生該預設密文的步驟包括：使用該第二單元以該預設資料串加密該第一資料串來產生該預設密文，其中輸入該預設資料串與該二資料串至該第二單元以產生該待驗證密文的步驟包括：使用該第二單元以該預設資料串加密該第二資料串來產生該待驗證密文。
  16. 如申請專利範圍第13項所述之密碼驗證方法，其中該第二單元為一單向雜湊函數運算模組，其中使用該第一單元將該待驗證密碼轉換成該第二資料串的步驟包括：利用該第一單元將該待驗證密碼轉換成具有該固定長度的該第二資料串，其中輸入該預設資料串與該第一資料串至該第二單元以產生該預設密文的步驟包括：合併該第一資料串與該預設資料串以產生一第一合併資料串並且輸入該第一合併資料串至該第二單元以產生該預設密文，其中輸入該預設資料串與該二資料串至該第二單元以產生該待驗證密文的步驟包括：合併該第二資料串與該預設資料串以產生一第二合併資料串並且輸入該第二合併資料串至該第二單元以產生該待驗證密文。
  17. 一種密碼驗證方法，用於一記憶體儲存裝置，其中該記憶體儲存裝置具有一可複寫式非揮發性記憶體模組，該密碼驗證方法包括：接收一使用者密碼，判斷該使用者密碼的長度是否等於一固定長度，倘若該使用者密碼的該長度不等於該固定長度時，並且使用一第一單元將該使用者密碼轉換成具有 該固定長度的一第一資料串；使用一第二單元將該第一資料串轉換為不同於該第一資料串之一認證資料；將該認證資料儲存至該可複寫式非揮發性記憶體模組中；接收一待驗證密碼，判斷該待驗證密碼的長度是否等於該固定長度，倘若該待驗證密碼的該長度不等於該固定長度時，使用該第一單元將該待驗證密碼轉換為具有該固定長度的一第二資料串，並且經由該第二單元以產生一待驗證資料；從該可複寫式非揮發性記憶體模組中讀取該認證資料並且判斷該待驗證資料與所讀取的該認證資料是否符合一預定規則；以及當該待驗證資料與該認證資料符合該預定規則時，識別該待驗證密碼通過驗證。
TW100134595A 2011-09-26 2011-09-26 記憶體儲存裝置及其記憶體控制器與密碼驗證方法 TWI443517B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100134595A TWI443517B (zh) 2011-09-26 2011-09-26 記憶體儲存裝置及其記憶體控制器與密碼驗證方法
US13/330,607 US20130080787A1 (en) 2011-09-26 2011-12-19 Memory storage apparatus, memory controller and password verification method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100134595A TWI443517B (zh) 2011-09-26 2011-09-26 記憶體儲存裝置及其記憶體控制器與密碼驗證方法

Publications (2)

Publication Number Publication Date
TW201314454A TW201314454A (zh) 2013-04-01
TWI443517B true TWI443517B (zh) 2014-07-01

Family

ID=47912585

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100134595A TWI443517B (zh) 2011-09-26 2011-09-26 記憶體儲存裝置及其記憶體控制器與密碼驗證方法

Country Status (2)

Country Link
US (1) US20130080787A1 (zh)
TW (1) TWI443517B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150032970A (ko) * 2013-09-23 2015-04-01 삼성전자주식회사 보안 기능을 제공하는 저장 매체 및 그 보안 방법
GB2526367A (en) 2014-05-23 2015-11-25 Ibm Password-based authentication
US9298647B2 (en) * 2014-08-25 2016-03-29 HGST Netherlands B.V. Method and apparatus to generate zero content over garbage data when encryption parameters are changed
KR102381343B1 (ko) 2015-07-27 2022-03-31 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US10250591B2 (en) * 2016-02-12 2019-04-02 International Business Machines Corporation Password-based authentication
US10389693B2 (en) * 2016-08-23 2019-08-20 Hewlett Packard Enterprise Development Lp Keys for encrypted disk partitions
US10250576B2 (en) 2017-02-08 2019-04-02 International Business Machines Corporation Communication of messages over networks
US10904003B2 (en) * 2018-04-21 2021-01-26 Microsoft Technology Licensing, Llc Validation of short authentication data with a zero knowledge proof
US11221778B1 (en) * 2019-04-02 2022-01-11 Pure Storage, Inc. Preparing data for deduplication
CN111191298A (zh) * 2019-12-30 2020-05-22 山东方寸微电子科技有限公司 一种多个分区实时切换的存储装置及移动存储设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7565702B2 (en) * 2003-11-03 2009-07-21 Microsoft Corporation Password-based key management
US7694147B2 (en) * 2006-01-03 2010-04-06 International Business Machines Corporation Hashing method and system
US20100031321A1 (en) * 2007-06-11 2010-02-04 Protegrity Corporation Method and system for preventing impersonation of computer system user
US8494169B2 (en) * 2008-08-29 2013-07-23 Red Hat, Inc. Validating encrypted archive keys
US8286004B2 (en) * 2009-10-09 2012-10-09 Lsi Corporation Saving encryption keys in one-time programmable memory

Also Published As

Publication number Publication date
TW201314454A (zh) 2013-04-01
US20130080787A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
TWI443517B (zh) 記憶體儲存裝置及其記憶體控制器與密碼驗證方法
TWI447583B (zh) 資料保護方法、記憶體控制器與記憶體儲存裝置
TWI496161B (zh) 記憶體識別碼產生方法、管理方法、控制器與儲存系統
KR102154187B1 (ko) 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작 방법
TWI641966B (zh) 記憶體儲存系統、主機系統驗證方法及記憶體儲存裝置
US8831229B2 (en) Key transport method, memory controller and memory storage apparatus
TW201506674A (zh) 指令執行方法、記憶體控制器與記憶體儲存裝置
TWI688965B (zh) 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置
TWI738097B (zh) 具有密碼學組件的記憶體裝置
US11683155B2 (en) Validating data stored in memory using cryptographic hashes
CN103257938B (zh) 数据保护方法、存储器控制器与存储器储存装置
CN113632066A (zh) 所执行代码中的错误识别
CN113841129A (zh) 存储器中的数据证明
TWI640997B (zh) 資料保護方法、記憶體控制電路單元與記憶體儲存裝置
CN115576483A (zh) 可信计算基础的组件之间的安全身份链接
JP7150195B2 (ja) ブロックチェーンを基にしたメモリコマンドの正当性確認
CN103034594A (zh) 存储器储存装置及其存储器控制器与密码验证方法
CN109598119B (zh) 一种可信加解密方法
US20210243035A1 (en) Multi-factor authentication enabled memory sub-system
CN102375943B (zh) 识别码产生方法与存储器管理方法、控制器及储存系统
CN112416240B (zh) 数据写入方法、存储器控制电路单元及存储器存储装置
CN115599407B (zh) 固件烧录方法、固件烧录系统及存储器存储装置
CN102955747B (zh) 金钥传送方法、存储器控制器与存储器储存装置
CN109598154B (zh) 一种可信全盘加解密方法
CN103778073A (zh) 数据保护方法、移动通讯装置与存储器储存装置