TWI441774B

TWI441774B - 插槽形態的微機電系統接合方法

Info

Publication number: TWI441774B
Application number: TW098144844A
Authority: TW
Inventors: Tinghau Wu
Original assignee: Taiwan Semiconductor Mfg
Priority date: 2009-07-15
Filing date: 2009-12-24
Publication date: 2014-06-21
Also published as: US8710638B2; US20110012247A1; US9321632B2; TW201102341A; US20140193949A1

Description

插槽形態的微機電系統接合方法

本發明是有關於一種積體電路元件的製造方法，且特別是有關於一種具有微機電系統(microelectromechanical system,MEMS)的積體電路元件的封裝方法。

半導體積體電路(integrated circuit,IC)產業正快速發展中，先進的IC材料和設計技術使IC產生世代變化，每一新世代的電路比之前一代的電路更小且更複雜。在IC演化的進程中，功能性密度(即，每顆晶片單位面積中的內連接裝置數量)逐漸增加，同時其幾何體積(即，使用單一製程所能製造之最小元件)逐漸縮小。這種先進技術增加了ICs處理和製造的複雜度，為了使這些先進技術得以實行，在IC處理和製造方面需要相對應的發展。

MEMS元件是一種可將非常小的電動機械系統整合至ICs中的元件。這些MEMS元件一般具有一頂蓋(或稱覆蓋結構(capping structure))，安裝在MEMS元件上，用來封裝、固定、和/或保護該MEMS元件。傳統的接合製程會將覆蓋結構直接固定於MEMS元件之上。但這種處理方式可能會在直接接合的製程中，對MEMS元件造成機械性損傷，因而降低MEMS元件的可靠度(reliability)。另外，這種製程可能需要進行多次圖形化程序，也增加了製造成本和所需時間。因此，需要一種改進方法和IC晶片，其可用於保護和固定MEMS元件，同時減少處理時間和所需成本。

本發明提供了多種不同的具體實施方式。在一具體實施方式中，本發明敘述了一種用以製造積體電路裝置的方法。此方法包含提供一第一基板；將包含一MEMS元件的一第二基板接合至該第一基板；及將一第三基板接合至該第一基板。

一種用此方法所製造的裝置可包含：一基板；一或多個接合至該基板的MEMS結構；及一覆蓋在該一或多個MEMS結構上的覆蓋結構，其中此覆蓋結構是接合至該基板上，並將一或多個MEMS結構封裝於該覆蓋結構和該基板之間。

本發明有關於積體電路裝置和一種製造此裝置的方法。需要瞭解的是，本文中揭露了許多不同的具體實施方式，例如，用以表明本發明的不同特徵。下文中僅敘述特定的實例、組件和態樣是為了簡單扼要地描述本發明。當然，這些只是舉例說明而不應作為限制。例如，描述一第一特徵在一第二特徵的「上方(on)」或是「上面(over)」(或類似的描述)，可包含第一和第二特徵是直接連接的具體實施態樣，也可包含第一和第二特徵之間有插入另外的特徵的具體實施態樣。另外，本說明書中可能會在不同的例子中重覆使用相同的元件符號和/或字母。這種作法是為了使說明書內容簡潔，而不是為了表示所述之各種具體實施方式和/或態樣之間具有某種關連。

本發明有關於微機電系統(MicroElectroMechanical Systems,MEMS)裝置；然而，在本技術領域中具有通常知識之人可發現，本發明也可應用於其它技術，例如奈米機電系統(NanoElectroMechanical Systems,NEMS)裝置。第1圖為製造包含有MEMS元件的積體電路(IC)裝置之方法100的流程圖。第2圖和第3A-3C圖為以方法100所製造之包含有MEMS元件的IC裝置200和300的剖面圖。此方法100可提供插座型MEMS接合製程。需知在方法100之前、之中、或之後還可包括有額外的步驟，且在此方法的其它具體實施方中可替換或移除下文中所述之某些步驟。更應瞭解的是，在IC裝置200、300中可加入其它的特徵元件，且下文中所述之某些特徵元件在IC裝置200、300的其它具體實施方式中可被替換或移除。方法100和所對應之IC裝置200、300僅為例示，不應視為限制。例如，在第2圖和第3A-3C圖所示之IC裝置的結構僅為例示，且可使用相似的方法製造任何相似的裝置。

請參考方法100。在方塊102中提供了一第一基板，例如在第2圖中所繪示之基板210。第一基板210可為半導體基板，其包含基本的半導體(例如，矽和/或鍺)、複合半導體基板(例如，碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、和/或銻化銦)、合金半導體(例如，SiGe、GaAsP、AlInAs、AlGaAs、GaInP、和/或GaInAsP)或其組合。合金半導體基板可具有SiGe梯度之特徵(即，Si與Ge組成比例會因位置不同而有所變動)。SiGe合金可形成於矽基板上。SiGe基板可含內應力(strained)。另外，基板可為絕緣層上覆半導體層(semiconductor on insulator,SOI)基板。在一些例子中，基板可包含摻雜之磊晶層(doped epi layer)。在其它的例子中，矽基板可包含多層複合式半導體結構。另外，第一基板210可包含非半導體材料，例如玻璃、熔融石英、或是氟化鈣。在本實例中，第一基板210包含矽。

第一基板210可為(或部份為)積體電路，可包含記憶胞(memory cell)和/或邏輯電路(logic circuits)。第一基板210可包含被動元件(例如，電阻、電容、電感、和/或保險絲)、主動元件(例如，P通道場效電晶體(p-channel field effect transistors,PFETs)、N通道場效電晶體(N-channel field effect transistors,NFETs)、金屬氧化物場效電晶體(metal-oxide-semiconductor transistors,MOSFETs)、互補式金屬氧化物場效電晶體(complementary metal-oxide-semiconductor transistors,CMOSs)、高壓電晶體、和/或高頻電晶體)、其它合適的組件、和/或其組合。在一實例中，第一基板210包含一或多個CMOS元件，例如，電晶體(即，NMOS和/或PMOS電晶體)。第一基板210也可包含與電晶體相關的電路，例如內連接層(即，金屬線和通孔(vias))和層間介電層(Interlayer dielectric layer,ILD)。第一基板210可能也包含隔離結構(isolation structure)和/或任何其它與積體電路相關之元件。

在方塊104中，一第二基板被接合(bond)至該第一基板。舉例來說，第二基板212與第一基板210接合在一起，如第2圖所示。第二基板212可與第一基板210相似。第二基板212也可包含上述之材料和電路。第二基板212包含MEMS元件(全部或部份)。需要瞭解的是，MEMS元件可形成於第二基板212與第一基板210接合之前或之後。MEMS元件可包含複數個以金屬、多晶矽、介電材料、和/或其它在本技術中已知的材料所形成之元件。MEMS元件可包含習知用於一般CMOS製程中的材料。依據所需之功能，MEMS元件可為任意形態。所示之一或多種元件可被設計成MEMS機械結構所需之元件。MEMS機械結構可包含進行機械式移動所需之結構或元件。MEMS元件可用一般CMOS製程製作，例如，微影(photolithography)、蝕刻製程(即，濕蝕刻、乾蝕刻、電漿蝕刻)、沉積製程、電鍍製程、和/或其它合適的製程。在一個具體實施方式中，MEMS元件可為運動感測器(motion sensor)(即，陀螺儀、加速度計等)、射頻MEMS元件(即，RF切換器、濾波器等)、振盪器、MEMS麥克風、或任何其它MEMS形態裝置。

在一般的製程中，第三基板(或覆蓋結構(capping structure))被接合至具有MEMS元件的第二基板212(也可視為另外一個MEMS結構)。這種直接將第三基板接合在MEMS結構上(或第二基板)的方法，可能會降低MEMS元件的可靠度(reliability)。原因在於接合製程時，可能造成MEMS元件出現機械性損傷。因此，在方法100的方塊106中，第三基板214(也視為一覆蓋結構)被接合至第一基板210。第三基板214與第一基板210類似，在這個實例中，第三基板214包含矽。如第2圖所示，例示的接合製程包含在第三基板214上形成一支座(stand-off)結構216，其延伸穿過第二基板212，並與第一基板210接觸。已接合之第一和第三基板210、214可保護(或封裝(encase))第二基板/MEMS結構212，並形成一高度密封的腔室。因為第一和第三基板(覆蓋結構)210、214之間的接合製程可被控制，故方法100可減少或消除任何機械式損傷直接對第二基板/MEMS結構所造成的衝擊。

將第一基板210與第二和第三基板212、214接合的製程可為任何合適的接合製程，例如熔合接合(fusion bonding)或共金接合(eutectic bond)製程。熔合接合製程是將基板緊密的擠壓，使基板藉由原子間的引力(即，凡德瓦力)接合在一起。之後可對基板進行退火製程，即可於基板之間形成固態連結。退火製程的溫度可為任何合適的溫度，例如介於約200℃和350℃之間。熔合接合製程可形成SiO₂ (氧化物)/Si鍵結、Si/Si鍵結，和/或其它合適的鍵結之間。氧化物可包含高電漿密度(high density plasma,HDP)氧化物、四乙氧基矽(tetraethylorthosilicate,TEOS)氧化物、或電漿增強型TEOS(plasma enhanced TEOS,PETEOS)氧化物。共金接合製程可應用於任何具有合適之接合溫度邊界條件的合金中。在一實例中，共金接合製程可包含金屬與金屬之間接合和/或金屬與半導體之間接合，例如Ge/Al接合、Ge/Au接合、Si/Au接合、Si/Al接合、和/或其它合適的接合。若接合製程採用包含CMOS元件的基板，則接合溫度應控制在接近或低於CMOS元件溫度容忍下限。共金接合製程可在高壓下進行，並使用任何合適的溫度，例如介於約400℃和450℃之間。

第3A-3C圖為依據本發明一具體實施方式所繪示之裝置300的各式剖面圖。第3A圖為接合在一起的第一基板310和第二基板320；第3B圖為第三基板330；及第3C圖為第一基板310接合至第二和第三基板320、330。裝置300可參考第1圖所述之方法100進行製造。因此，可提供一第一基板310，之後將一第二基板320接合至第一基板310，並將一第三基板330接合至第一基板310。

第一、第二和第三基板310、320、330與第2圖中之第一、第二和第三基板210、212、214類似。可瞭解的是，第一、第二和第三基板310、320、330可包含相同或不同的材料，並可包含任何合適的材料組合。例如，第一、第二和第三基板310、320、330可為半導體基板，包含基本的半導體(例如，矽和/或鍺)、複合半導體(例如，碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、和/或銻化銦)、合金半導體(例如，SiGe、GaAsP、AlInAs、AlGaAs、GaInP、和/或GaInAsP)或其組合。合金半導體基板可具有SiGe梯度之特徵(即，Si與Ge組成比例會因位置不同而有所變動)。SiGe合金可形成於矽基板上。SiGe基板可含內應力(strained)。另外，基板可為絕緣層上覆半導體層(semiconductor on insulator,SOI)基板。在一些例子中，基板可包含摻雜之磊晶層(doped epi layer)。在其它的例子中，矽基板可包含多層的複合半導體結構。另外，基板可包含非半導體材料，例如玻璃、熔融石英、或是氟化鈣。

請參考第3A圖，第一基板310包含一或多種材料層和/或元件(包含任何合適的材料)。此一或多種材料層可包含一或多種高介電常數(high-k)介電層、閘層(gate layer)、硬光罩層(hard mask layer)、界面層、覆蓋層(capping layer)、擴散/邊界層、介電層、導電層、其它合適的層、和/或其組合。在一實例中，第一基板310包含材料層312、314、316、318。材料層312可包含矽層；材料層314可包含氧化層，例如HDP氧化層或TEOS氧化層；及材料層316、318可包含導電材料，例如鋁、銅、鎢、鈦、鉭、氮化鈦、氮化鉭、矽化鎳、矽化鈷、TaC、TaSiN、TaCN、其它合適的導電材料，和/或其組合。材料層316、318可為一或多種材料層，形成通孔(vias)、栓塞(plugs)，和各種內連接。為了簡潔之故，僅繪示了頂端的導電材料層316。應瞭解的是，頂端導電材料層316和材料層312之間可具有數種材料層。導電材料層318可形成各種栓塞，可全部或部份延伸穿過第一、第二和第三基板310、320、330的各個部份。更應瞭解的是，可由任何合適的製程形成任何合適厚度的材料層。

第二基板320也包含一或多種材料層和/或元件(任何合適的材料)。此一或多種材料層可包含一或多種高介電常數(high-k)介電層、閘層(gate layer)、硬光罩層(hard mask layer)、界面層、覆蓋層(capping layer)、擴散/邊界層、介電層、導電層、其它合適的層、和/或其組合。在一實例中，第二基板320包含一材料層322。材料層322可包含矽。第二基板320也包含部份的材料層318。可用任何合適的製程形成任何合適厚度的材料層。第二基板320的厚度可介於約10μm和約40μm之間，在一實例中其厚度為30μm。

第一和第二基板310、320可由任何合適的方法接合在一起，例如上述之熔合或共金接合製程。在一實例中，因第二基板320包含一矽材料層322，且第一基板310包含一氧化材料層314，故當材料層322、314壓合時即可產生熔合接合。第一和第二基板310、320可進行一或多次退火製程，以進一步固化氧化物/Si接合。在基板310、320被接合的前後可進行一或多種圖形化製程，用以形成MEMS元件324。MEMS元件324可包含複數個以金屬、多晶矽、介電材料和/或其它在此技術中已知的材料所形成之元件。MEMS元件可包含習知之一般用於CMOS製程中的材料。依據所需之功能，可將MEMS元件設計成任意形態。所示之一或多種元件可被設計成MEMS機械結構所需之元件。MEMS機械結構可包含進行機械式移動所需之結構或元件。MEMS元件324可用一般CMOS製程製作，例如，微影(photolithography)、蝕刻製程(即，濕蝕刻、乾蝕刻、電漿蝕刻)、沉積製程、電鍍製程、和/或其它合適的製程。在一個具體實施方式中，MEMS元件可為運動感測器(motion sensor)(即，陀螺儀、加速度計等)、射頻MEMS元件(即，RF切換器、濾波器等)、振盪器、MEMS麥克風、或任何其它MEMS形態裝置。

如上所述，可用一般的製程將第三基板330接合至具有MEMS元件的第二基板320。在一實例中，可形成一插槽(socket)(或稱空腔(cavity))/支座(stand-off)結構，以接合第二和第三基板。此方法是在第二基板上形成一支座結構部份，在第三基板中形成一空腔，並將第二基板上的支座結構部份延伸進入第三基板的空腔，直到支座部份與空腔部份接觸並形成接合結構。當支座部份和空腔部份接觸時，支座和空腔的設計可容納因高壓力接合製程(high force bonding process)所擠壓出的材料(即，合金材料)。這種習知的製程可能會造成第二基板的MEMS元件機械性損傷。另外，形成支座結構部份和空腔部份需要進行多次圖形化處理，例如使用一光罩形成支座部份連結，另一光罩形成空腔部份，以及又以另一光罩形成材料層以連結支座接觸部份。這會造成製程成本和時間的增加。

本發明將第三基板直接與第一基板接合以形成一高度緊密的腔室，可裝入(或保護)具有MEMS元件(即，MEMS結構)的第二基板而不會對MEMS元件造成衝擊。直接將第三基板與第一基板接合可增加MEMS元件的可靠度。同時，因第三/第一基板接合製程所需之光罩和圖形化製程較少，故可減少製造成本和時間。需要瞭解的是，不同的具體實施方式可具有不同的優點，且任何的具體實施方式不需有特定的優點。

也可使用插槽(空腔)/支座結構來接合第一/第三基板。在一實例中，第一基板310與第三基板330的接合方式是在第三基板上形成一支座結構，並在第一和/或第二基板310、320上形成一插槽。更重要的是，在第二基板320上形成一插槽326(也可視為一開口、溝槽、或空腔)，此插槽326貫通第二基板320使部份第一基板310露出。插槽326包含任何合適的維度(dimension)，例如長度(L₁ )和寬度(W₁ )，並為第三基板330的支座結構提供一貫通結構以接合第一基板310，下文中將進一步討論。插槽326可具有一與支座結構實質相似的維度。可在形成MEMS元件的圖形化製程中同時形成插槽326，或可單獨形成插槽326。較佳的方式為在MEMS元件圖形化製程時(即，使用相同光罩)同時形成插槽326。

請參考第3B圖，於第三基板330上形成一支座結構。第三基板330包含一或多種材料層(與前述相似)。在一實例中，第三基板330包含材料層332、334(可為任何合適的材料)。材料層332可包含矽，材料層334可包含鍺。需要瞭解的是，可由任何合適的製程形成任何合適厚度的材料層。支座結構336包含部份的材料層332、334。結構336可用一般CMOS製程製作，例如，微影(photolithography)、蝕刻製程(即，濕蝕刻、乾蝕刻、電漿蝕刻)、沉積製程、電鍍製程、和/或其它合適的製程。較佳的方法是僅使用單一光罩在第三基板330上形成支座結構336，如此可節省製造所需之成本和時間。

支座結構336包含任何合適的維度，例如長度(L₂ )和寬度(W₂ )，且實質相似於插槽326的維度。支座結構336和插槽326的維度可使支座結構336完全裝進空腔/插槽326中，接合第一和第三基板310、330(即，L₁ <L₂ 且W₁ >W₂ )。例示的維度中，支座結構336長度L₂ 約為50μm，寬度W₂ 約為50μm，插槽326的長度L1小於50μm，寬度大於50μm，在一實例中約為80μm。第3C圖中為第三基板330與第一基板310的接合情況。可用任何合適的接合製程(例如，上述之熔合和共金接合製程)使部份的支座結構336與部份的第一基板310接觸而形成連結。在一實例中，使材枓層334(例如，鍺)與材料層316(例如，金屬鋁銅)接觸，並以共金接合製程使接觸部份鍵結。

第3D圖為第一和第三基板310、330接合在一起時的放大圖，包含支座結構336和插槽326。如圖所示，當第三基板330與第一基板310接合時(即，支座結構336與部份的插槽326接觸)，支座結構336和插槽326的維度使第三基板330和第一、第二基板310、320之間存有空隙。插槽326內的空隙可為接合製程時擠壓溢出的合金提供去處。因此，支座/空腔結構可有效地容納溢出物。

綜觀上述，一含有MEMS元件的第二基板可用一第一基板和一第三基板保護或封裝，其中第二和第三基板各自與第一基板接合。將第三基板直接與第一基板接合，而非與MEMS結構基板接合，如此可保護MEMS元件不受損傷，並因而增進MEMS元件的可靠度。應瞭解的是，第一和第三基板之間可設置多種MEMS結構。在一實例中，堆疊的(stacked)MEMS結構可與第一基接合。在一實例中，積體電路裝置可包含一第一基板、一下方的MEMS結構、一第三基板，和多種其它的MEMS結構。多種其它的MEMS結構可包含與第三基板相似之，延伸穿過下方的MEMS結構與第一基板接合的支座結構。也可能有其它的具體實施方式和實例。

本文中描述了數種具體實施方式的特徵，使在此技術中具有通常知識者可更加瞭解本發明的態樣。在此技術中具有通常知識者可瞭解到，他們可立即使用本發明作為設計或改良其它的程序和結構的基礎，用以達到與上述之具體實施方式相同的目的和/或達到相同的效果。在此技術中具有通常知識者也應瞭解到，這種等效結構沒有偏離本發明的精神和範圍。且在偏離本發明的精神和範圍的情況下，他們進行各種改良，替換，和變更。

100．．．方法

102．．．方塊

104．．．方塊

106．．．方塊

200．．．裝置

210．．．基板

212．．．基板

214．．．基板

216．．．支座結構

300．．．裝置

310．．．基板

312．．．材料層

314．．．材料層

316．．．材料層

318．．．材料層

320．．．基板

322．．．材料層

324．．．MEMS元件

326．．．插槽

330．．．基板

332．．．材料層

334．．．材料層

336．．．支座結構

可從上述內容和附圖中詳細瞭解本發明所揭露的技術特徵。需要強調的是，各種技術特徵並未依照工業中的標準操作尺寸繪示，附圖的目的僅為了使圖示易於瞭解。事實上，為了便於說明，各種技術特徵的維度可進行任意的增減。

第1圖為依據本發明之一態樣所繪示之用以製造一積體電路裝置的方法流程圖。

第2圖為依據第1圖的方法所製造之裝置具體實施態樣的剖面圖。

第3A-3C圖為依據第1圖的方法，此裝置的具體實施態樣在各種製造階段的各式剖面圖。

第3D圖為第3C圖中虛線所示部分的放大圖。