TWI439941B - 多處理器系統內之自動工作量分布的方法、裝置，及多核心處理器系統 - Google Patents

多處理器系統內之自動工作量分布的方法、裝置，及多核心處理器系統 Download PDF

Info

Publication number
TWI439941B
TWI439941B TW097148118A TW97148118A TWI439941B TW I439941 B TWI439941 B TW I439941B TW 097148118 A TW097148118 A TW 097148118A TW 97148118 A TW97148118 A TW 97148118A TW I439941 B TWI439941 B TW I439941B
Authority
TW
Taiwan
Prior art keywords
application
processor
performance
core
multiprocessor system
Prior art date
Application number
TW097148118A
Other languages
English (en)
Other versions
TW200945206A (en
Inventor
Bell, Jr
Capps, Jr
Thomas Edward Cook
Thomas J Dewkett
Naresh Nayar
Ronald Edward Newhart
Bernadette Ann Pierson
Michael Jay Shapiro
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200945206A publication Critical patent/TW200945206A/zh
Application granted granted Critical
Publication of TWI439941B publication Critical patent/TWI439941B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5083—Techniques for rebalancing the load in a distributed system

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Microcomputers (AREA)

Description

多處理器系統內之自動工作量分布的方法、裝置，及多核心處理器系統
本發明係關於一種多核心處理器的自動(automatic)工作量分布方法，具體而言，係關於多核心處理器自動化工作量分布。
在多核心電腦系統中，每個不同的系統資源(如中央處理單元、記憶體、I/O頻寬、磁碟儲存等)，皆係用以操作多指令執行緒。有效運作此等多核心電腦系統的困難度，隨著多處理器電腦中核心數量及複雜性的增加而提升。
使用多核心積體電路的其中一個問題，係很難編寫得以利用多核心之優勢的軟體。為了運用多核心處理器的優勢，許多任務通常需要被分成執行緒，而執行緒通常需要分布於可用的核心。分布執行緒的問題之一，係如何有效指引此等執行緒。在習知系統中，工作量係根據可用性及同類性(availability and affinity)而被送到核心。在其他系統中，軟體的撰寫會將特定任務執行於特定類型的核心。隨著核心數量及種類的增加，即可能更有智慧的分布工作量。
根據本發明，多核心系統係包含自動工作量分布。具體而言，當執行緒執行於多核心系統時，作業系統/超管理器持續得知執行緒的執行特徵，並將資訊儲存於執行緒特定的控制塊。此等執行特徵係用以產生執行緒效能資料。當執行緒執行時，作業系統/超管理器持續使用此效能資料，以將執行緒指引到執行此工作量效率最高的核心。
具體而言，在一實施例中，本發明係關於多處理器系統內自動工作量分布的方法。此方法包含測量執行於多處理器系統的複數個處理器中之應用程式的效能；儲存與多處理器系統之此複數個處理器上的應用程式之效能相關的資料；以及指定應用程式的執行給具有對應應用程式之處理消耗屬性之特徵的處理器。
在另一實施例中，本發明係關於多處理器系統內自動工作量分布的裝置。本裝置包含測量執行於多處理器系統的複數個處理器中之應用程式的效能之裝置；儲存與多處理器系統之此複數個處理器上的應用程式之效能相關的資料之裝置；以及指定應用程式的執行給具有對應應用程式之處理消耗屬性之特徵的處理器之裝置。
在另一實施例中，本發明係關於包含複數個處理器核心與一記憶體的多核心處理器系統。此記憶體儲存一自動工作量分布系統。此自動工作量分布系統包含可由多核心處理器執行，以運作測量執行於多核心處理系統的複數個處理器中之應用程式的效能；儲存與多核心處理系統之此複數個處理器上的應用程式之效能相關的資料；以及指定應用程式的執行給具有對應應用程式之處理消耗屬性之特徵的處理器等指令。
參照圖1，其繪示多處理器(MP)資料處理系統100的高階方塊圖，此系統提供本發明所選實施例中單一執行緒程式的改良式執行。資料處理系統100具有一或多個處理單元，安排在一或多個處理器群組中，且如圖示，包含四個處理單元111、121、131、141於處理器群組110。在一對稱型多處理器(SMP)實施例中，所有的處理單元111、121、131、141一般係相同的單元，即此等單元皆使用一組共同的指令及協定集或子集進行操作，且一般具有相同的架構。如處理單元111所示，每個處理單元可包含一或多個處理器核心116a、116b、146a、146b，負責執行程式指令，以操作此電腦。一範例處理單元可為IBM公司所提供的POWER5TM 處理器，其包含一單一積體電路超純量微處理器，係具有許多執行單元、暫存器、緩衝器、記憶體及其他功能性單元，皆係以積體電路組合而成。處理器核心可根據精簡指令集運算(RISC)技術運作，並可實施管線式及亂序指令執行，以進一步改進超純量(superscalar)架構的效能。
如圖1所示，每個處理器核心116a、116b、146a、146b包含由高速記憶體裝置所建構的板上(On-board)(第一階L1)快取記憶體119a、119b、149a,149b(一般係分離指令與資料快取)。快取一般係用來暫時儲存處理器所重複存取的數值，避免自系統記憶體161載入數值的較費時步驟，進而加快處理的速度。處理器單元可包含另一快取，例如第二階(L2)快取112，係與快取記憶體控制器(未圖示)一同支援分屬核心116a及116b的一部份的第一階(L1)快取119a、119b。第二階(L2)快取142，係與快取記憶體控制器(未圖示)一同支援分屬核心146a及146b的一部份的第一階(L1)快取149a、149b。本發明亦可包含其他快取階層，如可由纖網匯流排(fabric bus)150存取的第三階快取166。從最高(L1)到最低(L3)的每個快取階層可依次儲存更多資訊，但需要較長的存取時間。舉例而言，處理器核心(如116a)中的板上L1快取(如119a)可具有128千位元組的記憶體儲存量，L2快取112可具有4百萬位元組的儲存量，而L3快取116可具有132百萬位元組的儲存量。為了促進修復/替換受損處理單元構件，每個處理單元111、121、131、141可用可替換式電路板、可插式模組或類似現場可替換元件(FRU)的形式建置，以模組的方式，輕易地替換、安裝或拿出系統100。
處理單元係透過系統互連或纖網匯流排150，與系統100的其他元件通訊。纖網匯流排150連接一或多個服務處理器160、系統記憶體元件161、記憶體控制器162、分享或L3系統快取166及/或許多週邊裝置169。處理器橋接器170可選擇性地用以連接其他處理器群組。雖未圖示，需要知道的是，資料處理系統100亦可包含儲存系統的基本輸入/輸出邏輯，以及每當開啟電腦系統(開機)時，即自其中一週邊元件中找出並載入作業系統的韌體。
如圖1所示，資料處理系統100包含多個系統資源(如快取記憶體、記憶體控制器、互連、I/O控制器等)，係由多個執行緒所分享。
系統記憶體裝置161(隨機存取記憶體或RAM)係以揮發(暫時)狀態的形態，儲存處理單元所使用的程式指令及運作元資料，其包含作業系統161A與應用程式161B。自動工作量分布模組161C可以任何形態(如作業系統模組、超管理器構件等)儲存於系統記憶體，並用以最佳化處理器單元之多核心中單一執行緒程式的執行。雖然自動工作量分布模組161C係以一設備的方式顯示於系統記憶體內，熟此技藝者當知，此模組可實施於資料處理系統100的其他構件中、或者自動工作量分布單元可單獨存在(位於處理器內或處理器外)。自動工作量分布模組161C係以可執行指令、代碼及/或控制單元(包含可程式化暫存器)實施，其可用以檢測執行於系統100中之代碼的效能監控資訊、分配優先順序值給使用預定規則的代碼、以及標籤每個具有分配優先順序值的指令，使優先順序值會與指令一同分布到系統100，如下詳述。
本系統100亦包含一效能監控器180。此效能監控器180可提供自動工作量分布模組161C所使用的效能資訊，以運作一自動工作量分布功能。具體而言，當執行緒執行於多核心系統時，作業系統/超管理器持續得知執行緒的執行特徵，並將資訊儲存於執行緒特定的控制塊。此執行特徵係用以產生執行緒效能資料。當執行緒進行執行時，作業系統/超管理器持續使用效能資料，以指引執行緒到最有效率執行工作量的核心。
參照圖2，其繪示多核心處理器中自動工作量分布作業的流程圖。自動工作量分布功能得知多核心系統內工作量如何運作，並將工作量指引到最佳核心。具體而言，自動工作量分布程序始於測試多核心處理器的效能。多核心處理器可包含同質或異質核心。針對具有同質核心的處理器而言，每個處理器會因為半導體程序的不同，而以不同的方式運作。舉例而言，在相同的電壓下，一個核心可能會執行的比此核心之另一實例來的快。不同核心可在不同頻率下進行執行。效能的差異係於步驟210，在模組或卡測驗(card test)(例如透過效能監控器180)作測量。測量係在步驟220以執行目標應用程式集的方式進行。效能資料儲存於晶片、模組或卡ROM。針對具有異質核心的處理器而言，可由例如浮點或向量效能作測量。效能分配亦可由對處理器設計的認知而運作。
應用程式第一次執行於系統時，核心中的效能監控器測量系統使用量的特徵。舉例而言，監控器分析單或雙浮點作業、記憶體使用量(L1、L2或主記憶體存取)、使用單或多週期的指令及其他項目。於步驟230，效能監控器得知應用程式對系統所施加的資源載量。於步驟240，標籤應用程式或次例行程式或執行緒，以及儲存效能資料。效能監控資料係自效能監控器180粹取出。硬體效能資料係儲存於執行緒的核心資料架構，供作業系統/超管理器(hypervisor)/叢集排程器使用。(硬體效能資料亦可用於取得處理器核心的效能的特徵，而特徵資訊可儲存於處理器)。於步驟250，排程器比對儲存於執行緒之控制資料架構中的硬體利用統計值以及系統中處理器的特徵。於步驟260，作業系統或超管理器分配執行緒到適合的核心，此適合的核心其硬體能力匹配所測量到的軟體工作量的處理消耗屬性。
排程器亦可利用資料，智慧型結合處理器或核心中的工作量。舉例而言，自動工作量分布170可決定以存取位於相同核心或處理器之快取的資料的執行緒，執行經常存取記憶體的執行緒較為有效率。資料亦可用以將快取延遲效能匹配給具有許多延遲及不同大小的快取。
結合具有不同處理特徵的處理器(皆係單一系統、叢集、或超管理器執行綜合體、低階非侵入處理器或核心監控能力的一部份)，以及根據所測量到的單元，利用特徵遞送決定，將工作路由給適當的處理器或核心的排程演算法，係提供優勢的自動工作分布系統。再者，因為此程序係持續性的，且效能利用資料係在每個時段作收集，若執行緒或工作量具有工作量變化，則執行緒或工作量可自動自處理器或綜合體中的處理器移除。
熟此技藝者將知，資料處理系統100可包含其他更多或更少的構件，例如I/O配接器、互連橋接器、非揮發儲存器、連接網路或依附元件的連接埠等。由於了解此等構件對本發明並非必須，所以圖1未顯示之，爾後亦不詳述。然而，需要知道的是，本發明所提供的改進適用於任何架構的多執行緒資料處理系統，且不受限於圖1所示之一般MP架構。
因此，本發明僅受限於以下專利請求項之精神與範疇，以及所有面向之均等者。
100．．．資料處理系統
110．．．處理器群組
111、121、131、141．．．處理單元
112．．．L2快取
116a、116b．．．處理器核心
119a、119b．．．板上(L1)快取記憶體
150．．．纖網匯流排
160．．．服務處理器
161．．．系統記憶體裝置
161A．．．作業系統
161B．．．應用程式
161C．．．效能最佳化
162．．．記憶體控制器
166．．．L3系統快取
169．．．週邊裝置
170．．．處理器橋接器
180．．．效能監控器
熟此技藝者可參照伴隨圖式，而更了解本發明之許多面向、特徵及優勢。說明書中，使用相同標號的元件代表相同或類似的元件。
圖1繪示本發明之實施例可實施於其中之多核心電腦架構；以及
圖2繪示多核心處理器中自動工作量分布系統之作業的流程圖。

Claims (16)

  1. 一種一多處理器系統內之自動工作量分布的方法，該方法包含：測量執行於該多處理器系統之複數個處理器中之一應用程式的效能；儲存與該多處理器系統之該複數個處理器中之該應用程式之效能相關的資料；以及將一應用程式的執行分配給具有對應該應用程式之處理消耗屬性之特徵的一處理器；其中，該儲存係在一對應應用程式之一控制資料架構內。
  2. 如請求項1所述之方法，更包含：比對儲存於該應用程式之該控制資料架構中的硬體利用統計值與該系統中處理器的特徵。
  3. 如請求項1所述之方法，其中：該多處理器系統包含一效能監控器；以及該測量步驟係由該多處理器系統之該效能監控器進行。
  4. 如請求項1所述之方法，其中：該多處理器系統之該複數個處理器中之至少一處理器包含複數個核心；以及該測量步驟包含測量執行於該至少一處理器之該複數個核心之一應用程式的效能；以及更包含 根據該測量步驟，取得該複數個核心的效能的特徵；以及儲存與該至少一處理器之該複數個核心之效能相關之特徵資訊。
  5. 一種一多處理器系統內之自動工作量分布的方法，該方法包含：測量執行於該多處理器系統之複數個處理器中之一應用程式的效能；儲存與該多處理器系統之該複數個處理器中之該應用程式之效能相關的資料；以及將一應用程式的執行分配給具有對應該應用程式之處理消耗屬性之特徵的一處理器；得知該應用程式對該多處理器系統所施加的一資源載量；以及當根據該資源載量分配該應用程式的執行，考慮該資源載量。
  6. 如請求項5所述之方法，其中：該資源載量包含決定單或雙浮點作業、記憶體使用量及利用單或多週期的指令中之至少一者。
  7. 一種一多處理器系統內自動工作量分布的裝置，該裝置包含：一測量執行於該多處理器系統之複數個處理器中之一應 用程式的效能之裝置；一儲存與該多處理器系統之該複數個處理器中之該應用程式之效能相關的資料之裝置；以及一將一應用程式的執行分配給具有對應該應用程式之處理消耗屬性之特徵的一處理器之裝置；其中，該儲存係在一對應應用程式之一控制資料架構內。
  8. 如請求項7所述之裝置，更包含：一比對儲存於該應用程式之該控制資料架構中的硬體利用統計值與該系統中處理器的特徵之裝置。
  9. 如請求項7所述之裝置，其中：該多處理器系統包含一效能監控器；以及該測量步驟係由該多處理器系統之該效能監控器運作。
  10. 一種一多處理器系統內自動工作量分布的裝置，該裝置包含：一測量執行於該多處理器系統之複數個處理器中之一應用程式的效能之裝置；一儲存與該多處理器系統之該複數個處理器中之該應用程式之效能相關的資料之裝置；以及一將一應用程式的執行分配給具有對應該應用程式之處理消耗屬性之特徵的一處理器之裝置；一得知該應用程式對該多處理器系統所施加的一資源載 量之裝置；以及當根據該資源載量分配該應用程式的執行，一考慮該資源載量之裝置。
  11. 如請求項10所述之裝置，其中：該資源載量包含決定單或雙浮點作業、記憶體使用量及利用單或多週期的指令中之至少一者。
  12. 一種多核心處理器系統，該系統包含：複數個處理器核心；一記憶體，該記憶體儲存一自動工作量分布系統，該自動工作量分布系統包含可供該多核心處理器執行以運作下列步驟之指令：測量執行於該多核心處理系統之複數個處理器中之一應用程式的效能；儲存與該多核心處理系統之該複數個處理器中之該應用程式之效能相關的資料；以及將一應用程式的執行分配給具有對應該應用程式之處理消耗屬性之特徵的一處理器；其中，該儲存係在一對應應用程式之一控制資料架構內。
  13. 如請求項12所述之多核心處理器系統，其中該自動工作量分布系統更包含以下指令：比對儲存於該應用程式之該控制資料架構中的硬體利用 統計值與該系統中處理器的特徵。
  14. 如請求項12所述之多核心處理器系統，更包含：一效能監控器；以及其中該測量指令導致該效能監控器測量該應用程式之效能。
  15. 一種多核心處理器系統，該系統包含：複數個處理器核心；一記憶體，該記憶體儲存一自動工作量分布系統，該自動工作量分布系統包含可供該多核心處理器執行以運作下列步驟之指令：測量執行於該多核心處理系統之複數個處理器中之一應用程式的效能；儲存與該多核心處理系統之該複數個處理器中之該應用程式之效能相關的資料；以及將一應用程式的執行分配給具有對應該應用程式之處理消耗屬性之特徵的一處理器；得知該應用程式對該多核心處理系統所施加的一資源載量；以及當根據該資源載量分配該應用程式的執行，考慮該資源載量。
  16. 如請求項15所述之多核心處理器系統，其中該自動工作量分布系統更包含以下指令： 該資源載量包含決定單或雙浮點作業、記憶體使用量及利用單或多週期的指令中之至少一者。
TW097148118A 2007-12-19 2008-12-10 多處理器系統內之自動工作量分布的方法、裝置，及多核心處理器系統 TWI439941B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/959,520 US7996346B2 (en) 2007-12-19 2007-12-19 Method for autonomic workload distribution on a multicore processor

Publications (2)

Publication Number Publication Date
TW200945206A TW200945206A (en) 2009-11-01
TWI439941B true TWI439941B (zh) 2014-06-01

Family

ID=40789785

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097148118A TWI439941B (zh) 2007-12-19 2008-12-10 多處理器系統內之自動工作量分布的方法、裝置，及多核心處理器系統

Country Status (3)

Country Link
US (1) US7996346B2 (zh)
JP (1) JP2009151774A (zh)
TW (1) TWI439941B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI550398B (zh) * 2015-12-28 2016-09-21 英業達股份有限公司 邏輯cpu的實體位置判斷系統及其方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8347301B2 (en) * 2008-06-30 2013-01-01 Intel Corporation Device, system, and method of scheduling tasks of a multithreaded application
US8359597B1 (en) * 2008-09-11 2013-01-22 John Lizy K Workload-guided application scheduling in multi-core system based at least on applicaton branch transition rates
US8332854B2 (en) * 2009-05-19 2012-12-11 Microsoft Corporation Virtualized thread scheduling for hardware thread optimization based on hardware resource parameter summaries of instruction blocks in execution groups
US8631415B1 (en) 2009-08-25 2014-01-14 Netapp, Inc. Adjustment of threads for execution based on over-utilization of a domain in a multi-processor system by sub-dividing parallizable group of threads to sub-domains
US20110055838A1 (en) * 2009-08-28 2011-03-03 Moyes William A Optimized thread scheduling via hardware performance monitoring
US8321362B2 (en) * 2009-12-22 2012-11-27 Intel Corporation Methods and apparatus to dynamically optimize platforms
KR101653204B1 (ko) 2010-03-16 2016-09-01 삼성전자주식회사 멀티 코어 시스템에서 데이터 병렬 처리를 위한 동적 태스크 관리 시스템 및 방법
JP5348315B2 (ja) 2010-03-19 2013-11-20 富士通株式会社 マルチコアプロセッサシステム、制御プログラム、および制御方法
JP2013524386A (ja) * 2010-04-13 2013-06-17 イーティー インターナショナル，インコーポレイティド ランスペース方法、システムおよび装置
CN102362256B (zh) * 2010-04-13 2014-07-30 华为技术有限公司 处理公共数据结构的方法及装置
US8448027B2 (en) 2010-05-27 2013-05-21 International Business Machines Corporation Energy-efficient failure detection and masking
US8510749B2 (en) * 2010-05-27 2013-08-13 International Business Machines Corporation Framework for scheduling multicore processors
TWI480738B (zh) * 2010-07-01 2015-04-11 Neodana Inc 藉由最佳化叢集特定組態之使用的處理種類來分割叢集間之處理
US10620988B2 (en) 2010-12-16 2020-04-14 Et International, Inc. Distributed computing architecture
US8789065B2 (en) 2012-06-08 2014-07-22 Throughputer, Inc. System and method for input data load adaptive parallel processing
US8843932B2 (en) 2011-01-12 2014-09-23 Wisconsin Alumni Research Foundation System and method for controlling excessive parallelism in multiprocessor systems
US9448847B2 (en) 2011-07-15 2016-09-20 Throughputer, Inc. Concurrent program execution optimization
US20150205614A1 (en) * 2012-03-21 2015-07-23 Mika Lähteenmäki Method in a processor, an apparatus and a computer program product
WO2013171362A1 (en) * 2012-05-16 2013-11-21 Nokia Corporation Method in a processor, an apparatus and a computer program product
US9632822B2 (en) 2012-09-21 2017-04-25 Htc Corporation Multi-core device and multi-thread scheduling method thereof
US20140208072A1 (en) * 2013-01-18 2014-07-24 Nec Laboratories America, Inc. User-level manager to handle multi-processing on many-core coprocessor-based systems
KR20140121705A (ko) * 2013-04-08 2014-10-16 삼성전자주식회사 타스크를 운용하는 전자 장치 방법 및 그 전자 장치
US9268609B2 (en) * 2013-04-30 2016-02-23 Hewlett Packard Enterprise Development Lp Application thread to cache assignment
US9606842B2 (en) * 2013-05-08 2017-03-28 National Science Foundation Resource and core scaling for improving performance of power-constrained multi-core processors
KR101694310B1 (ko) * 2013-06-14 2017-01-10 한국전자통신연구원 멀티코어 프로세서 기반의 모니터링 장치 및 그 방법
KR20140145748A (ko) * 2013-06-14 2014-12-24 한국전자통신연구원 다중 코어 환경에서 프로세스의 할당 방법 및 장치
JP6447217B2 (ja) 2015-02-17 2019-01-09 富士通株式会社 実行情報通知プログラム、情報処理装置および情報処理システム
TWI554945B (zh) * 2015-08-31 2016-10-21 晨星半導體股份有限公司 例行工作的分配方法及應用其之多核心電腦
US10073718B2 (en) 2016-01-15 2018-09-11 Intel Corporation Systems, methods and devices for determining work placement on processor cores
US10621008B2 (en) * 2016-01-25 2020-04-14 Htc Corporation Electronic device with multi-core processor and management method for multi-core processor
US10599479B2 (en) 2016-09-21 2020-03-24 International Business Machines Corporation Resource sharing management of a field programmable device
US10248466B2 (en) 2016-09-21 2019-04-02 International Business Machines Corporation Managing workload distribution among processing systems based on field programmable devices
US10417012B2 (en) 2016-09-21 2019-09-17 International Business Machines Corporation Reprogramming a field programmable device on-demand
US10355945B2 (en) 2016-09-21 2019-07-16 International Business Machines Corporation Service level management of a workload defined environment
US10572310B2 (en) 2016-09-21 2020-02-25 International Business Machines Corporation Deploying and utilizing a software library and corresponding field programmable device binary
US10416897B2 (en) * 2017-03-27 2019-09-17 SK Hynix Inc. Memory system with latency distribution optimization and an operating method thereof
US10909738B2 (en) * 2018-01-05 2021-02-02 Nvidia Corporation Real-time hardware-assisted GPU tuning using machine learning
KR102563648B1 (ko) 2018-06-05 2023-08-04 삼성전자주식회사 멀티 프로세서 시스템 및 그 구동 방법
US11429500B2 (en) * 2020-09-30 2022-08-30 EMC IP Holding Company LLC Selective utilization of processor cores while rebuilding data previously stored on a failed data storage drive

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003006175A (ja) * 2001-06-26 2003-01-10 Hitachi Ltd プロセス実行時のプログラム動作特性に基づくプロセススケジューリング方法及びこれを用いたプログラム及びデータ処理装置
US20050132239A1 (en) 2003-12-16 2005-06-16 Athas William C. Almost-symmetric multiprocessor that supports high-performance and energy-efficient execution
US7437581B2 (en) 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
US7412353B2 (en) * 2005-09-28 2008-08-12 Intel Corporation Reliable computing with a many-core processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI550398B (zh) * 2015-12-28 2016-09-21 英業達股份有限公司 邏輯cpu的實體位置判斷系統及其方法

Also Published As

Publication number Publication date
TW200945206A (en) 2009-11-01
US7996346B2 (en) 2011-08-09
US20090164399A1 (en) 2009-06-25
JP2009151774A (ja) 2009-07-09

Similar Documents

Publication Publication Date Title
TWI439941B (zh) 多處理器系統內之自動工作量分布的方法、裝置，及多核心處理器系統
US10025590B2 (en) Multicore processor and method of use that configures core functions based on executing instructions
US8495342B2 (en) Configuring plural cores to perform an instruction having a multi-core characteristic
US8489904B2 (en) Allocating computing system power levels responsive to service level agreements
US8886918B2 (en) Dynamic instruction execution based on transaction priority tagging
Dwyer et al. A practical method for estimating performance degradation on multicore processors, and its application to hpc workloads
US8190863B2 (en) Apparatus and method for heterogeneous chip multiprocessors via resource allocation and restriction
US8302098B2 (en) Hardware utilization-aware thread management in multithreaded computer systems
US8495636B2 (en) Parallelizing single threaded programs by performing look ahead operation on the single threaded program to identify plurality of instruction threads prior to execution
EP2707797B1 (en) Automatic load balancing for heterogeneous cores
US20110055838A1 (en) Optimized thread scheduling via hardware performance monitoring
US8544006B2 (en) Resolving conflicts by restarting execution of failed discretely executable subcomponent using register and memory values generated by main component after the occurrence of a conflict
US20090138683A1 (en) Dynamic instruction execution using distributed transaction priority registers
JP2004030574A (ja) 動的にキャッシュ・メモリの割り当てを行うプロセッサ集積回路
CN111177984B (zh) 电子设计自动化中异构计算单元的资源利用
KR20120066189A (ko) 매니코어 시스템에서 응용 프로그램의 상태를 동적으로 재구성하는 장치 및 방법
CN101464813A (zh) 用于多核处理器上的自动工作量分配的系统和方法
US11169834B2 (en) Dynamic platform feature tuning based on virtual machine runtime requirements
US8862786B2 (en) Program execution with improved power efficiency
Markovic Hardware thread scheduling algorithms for single-ISA asymmetric CMPs
Marcu et al. Low-cost hardware infrastructure for runtime thread level energy accounting
WO2016114771A1 (en) Reduced core count system configuration
Werling Saving Power Without Sacrificing Performance on Asymmetric Multicore Processors
Huangfu Improving the Performance and Time-Predictability of GPUs
Panangadan Introduction to ParLearning Workshop