TWI432029B - 具有比例化及非比例化介面之變換設計 - Google Patents

Description

具有比例化及非比例化介面之變換設計

本揭示案大體係關於處理，且特定言之，係關於對資料執行變換之技術。

變換通常用於將資料自一個域轉換至另一域。舉例而言，離散餘弦變換(DCT)通常用於將資料自空間域變換成頻率域，及反離散餘弦變換(IDCT)通常用於將資料自頻率域變換至空間域。DCT廣泛用於影像/視訊壓縮以空間上解相關影像或視訊訊框中之圖像元素(像素)之區塊。所產生之變換係數通常不太相互依賴，此使得此等係數更適用於量化(quantization)及編碼。DCT亦展現能量緊密性質，其能夠將像素區塊之能量的大多數映射至僅少數(通常低階)變換係數上。此能量緊密性質可簡化編碼演算法之設計。

諸如DCT及IDCT之變換可用於可支援不同影像及視訊編碼標準之各種應用。因此，需要提供可接收及提供採用適用於此等應用之格式的資料之介面。此外，由於可對大量資料執行變換，因此需要盡可能有效地執行變換。

本文分別描述用於對經由全介面及比例化介面所接收之資料有效地執行全變換及比例化變換之技術。全變換為實施變換之完整數學描述的變換。全變換對全變換係數進行運算或提供全變換係數(或簡單稱為變換係數)。全變換亦可被稱為非比例化變換、完整變換等。比例化變換為對比例化變換係數進行運算或提供比例化變換係數的變換，比例化變換係數為全變換係數之比例化版本。比例化變化可具有較低計算複雜度且可由可接收比例化變換係數之應用使用。全變換可由期望交換全變換係數之應用使用。全變換及比例化變換可關於二維(2D)IDCT，其可以使用一維(1D)IDCT之可分離方式實施。全變換及比例化變換亦可關於2D DCT，其可以使用1D DCT之可分離方式實施。如下文所描述，1D IDCT及1D DCT可以計算有效方式實施。

在下文進一步詳細描述本揭示案之各種態樣及特徵。

本文所描述之技術可用於各種類型之變換，例如，DCT、IDCT、離散傅立葉變換(DFT)、反DFT(IDFT)、調變重疊變換(MLT)、反MLT、調變複合重疊變換(MCLT)、反MCLT等。該等技術亦可用於各種應用，例如，影像、視訊及音訊處理、通信、計算、資料網路、資料儲存、圖形等。通常，該等技術可用於使用變換的任何應用。為清楚起見，下文所描述之技術係關於通常用於影像及視訊處理的DCT及IDCT。

可將類型II之N點1D DCT及N點1D IDCT定義如下： 其中x[n]為1D空間域函數，及X[k]為1D頻率域函數。

方程式(1)中之1D DCT對N個輸入樣本或空間域值x[0]至x[N－1]進行運算且產生N個變換係數X[0]至X[N－1]。方程式(2)中之1D IDCT對N個變換係數進行運算且產生N個輸出樣本。類型II DCT為一種類型的變換且通常被認為係常常被提議用於影像/視訊壓縮之各種能量緊密變換中的最有效的變換之一。

1D DCT及1D IDCT可分別以方程式(1)及(2)中所展示之其原始形式來實施。然而，計算複雜度之大體減少可藉由尋找可盡可能少地導致乘法及加法之因子分解來實現，如下文所描述。

方程式(1)中之1D DCT可表達為矩陣形式，如下： x ＝ Ty , 方程式(3)其中 y 為輸入樣本之N×1向量， T 為全1D DCT之N×N矩陣，及 x 為變換係數之N×1向量。

y 含有輸入樣本x [0]至x [N－1]，及 x 含有變換係數X[0]至X [N－1]。可基於方程式(1)獲得 T 之元素。

可將1D DCT因子分解為矩陣乘積，如下： T ＝ ST _S , 方程式(4)其中 S ＝diag(A 0,...,A _N－1 )為比例因子之對角矩陣，及 T _S 為比例化1D DCT之N×N矩陣。

方程式(3)及(4)指示可藉由首先對y執行一比例化1D DCT及隨後用S比例化結果來對y執行全1D DCT。

將全變換分解為比例化變換及比例化運算(例如，如方程式(4)中所示)之優勢在於藉由適當選擇比例因子，可減小比例化變換之乘法複雜度。舉例而言，熟知的Arai、Agui及Nakajima(AAN)在"A Fast DCT－SQ Scheme for Images"(Transactions of the IEICE，1988年11月)中之變換產生一可僅由與無理因子之五次乘法實施的比例化8點DCT。相反，最熟知之全8點DCT需要11次此等乘法。

可將N×N 2D DCT定義如下： 其中 T T 為 T 與自身之Kroneker乘積且為全2D DCT之矩陣， T _S T _S 為比例化2D DCT之矩陣，及 S S 為該比例化2D DCT之比例因子矩陣。

方程式(5)中之運算結果為N×N 2D DCT矩陣。

可以一可分離方式對輸入樣本 Y 之N×N矩陣執行一2D DCT，一次一個維度。舉例而言，可對 Y 之每一列執行1D DCT以獲取中間矩陣，隨後可對中間矩陣之每一行執行1D DCT。或者，可對 Y 之每一行執行1D DCT，然後對中間矩陣之每一列執行1D DCT。

方程式(5)指示可藉由首先對 Y 執行2D DCT隨後比例化結果來對 Y 執行2D DCT。方程式(5)亦指示可將對列及行1D DCT之比例化併入至應用至比例化2D DCT之結果的單一步驟(其為 S S 之矩陣乘積)中。

可以矩陣形式表達方程式(2)中之1D IDCT，如下： 其中， T ^t 為全1D IDCT之N×N矩陣及" ^t "表示轉置矩陣。

可將2D IDCT表達為：

方程式(7)指示可藉由首先比例化變換係數隨後對比例化變換係數執行比例化2D IDCT來對變換係數 X 之N×N矩陣執行2D IDCT。方程式(7)亦指示可在比例化2D IDCT之前將列及行1D IDCT之比例化併入一單一步驟中。

比例化架構為一使用比例化變換之設計，全架構則為一使用全變換之架構。比例化架構可具有比全架構低的乘法複雜度。舉例而言，比例化架構可以可分離之列行方式執行比例化2D IDCT()且可為每一列及每一行使用來自AAN分解之8點比例化1D IDCT T _S 。此比例化架構之乘法複雜度可為8*8＋16*5＝64＋80＝144，或比例化為64次乘法及8列及8行各為5次乘法。在某些情況下，比例化可與量化組合，其中比例化架構之乘法複雜度可減小為約80次乘法。全架構可以一列行方式執行2D IDCT( T T )且可對每一列及每一行使用最熟知之全8點1D IDCTT。此全架構之乘法複雜度可為16*11＝176，或8列及8行各為11次乘法。對於可分離實施，比例化架構可具有比全架構更低的乘法複雜度。

比例化架構可用於偏愛低複雜度之設計中。當僅有極少非零變換係數來比例化(影像/視訊解碼器中之2D IDCT之情況常常如此)時，比例化架構可為有利的。比例化架構亦可在一影像/視訊編碼器/解碼器(編解碼器)中允許比例化變換係數與量化及/或反量化組合之設計中有利，例如，如圖8中所展示。

可在偏愛易於使用之設計中需要全架構。舉例而言，許多計算環境及應用可支援多種影像及視訊編碼標準。在此等情況下，具有一實施全變換之變換引擎並提供彈性輸入/輸出介面以允許變換引擎用於各種量化器及編解碼器可能更方便。全架構可提供簡單介面且可能在此等環境中更適用。

本文描述能夠經由比例化介面及全介面彈性支援不同應用之變換設計。該變換設計可類似於全架構經由全介面接收全輸入值、對此等輸入值執行全變換，及提供全輸出值。該變換設計亦可類似於比例化架構經由比例化介面接收比例化輸入值、對此等輸入值執行比例化變換，及提供比例化輸出值。該變換設計可在內部實施一可分離比例化變換以潛在地達成較低複雜度及/或改良的精度。該變換設計因此能夠達成針對某些應用之較低複雜度、提供針對其他應用之使用簡易性，或在某些情況下提供較低複雜度與使用簡易性兩種優勢。該變換設計可用於正向變換(例如，DCT)及反向變換(例如，IDCT)。為清楚起見，下文特定描述用於IDCT之變換設計。

比例化及非比例化/全2D IDCT架構可表達為如下：比例化2D IDCT： T ^－1 T ^－1 ＝()( S S )，及方程式(8)非比例化2D IDCT： T ^－1 T ^－1 ＝( S )( S )。方程式(9)

全/非比例化介面可接收變換係數。可對此等變換係數執行全2D IDCT，如下： 其中， X 為變換係數之矩陣，Θ(.)為全2D IDCT之近似值，及 Y 為輸出樣本之矩陣。

方程式(10)中之算符(.)用於指示定點近似值可能不僅基於線性運算。

全2D IDCT可藉由對 X 之每一列及每一行執行全1D IDCT來達成，如下： 其中， x _i 為 X 之第i 列或行，及θ (.)為全1D IDCT之近似值。

θ (.)可用於2D運算子Θ(.)之列行實施。

比例化介面可接收比例化變換係數，其可由如下獲得： 其中，Σ(.)為2D比例化運算之近似值，及 X _S 為比例化變換係數之矩陣。

可對比例化變換係數執行比例化2D IDCT，如下： 其中，Ξ(.)為比例化2D IDCT之近似值。

比例化2D IDCT可藉由對X_S 之每一列及每一行執行比例化1D IDCT來達成，如下： 其中， x _S,i 為 X _S 之第i 列或行，及ξ (.)為比例化1D IDCT之近似值。

ξ (.)可用於2D運算子Ξ(.)之列行實施。

如在方程式(13)中所示，比例化介面可藉由實施2D運算子Ξ(.)來實現。如在方程式(12)及(13)中所示，全介面可藉由除實施2D運算子Ξ(.)之外實施2D比例化運算子Σ (.)來實現。隨後可實施全2D IDCT如下： Y ＝Ξ(Σ( X ))＝：Θ( X )。 方程式(15)

方程式(15)指示可藉由首先用2D比例化運算子Σ(.)比例化此等變換係數及隨後用2D運算子Ξ(.)對比例化變換係數執行比例化2D IDCT來對全變換係數 X 執行一全2D IDCT。2D運算子Ξ(.)可又由1D運算子ξ (.)之列行串級來實施。

因此可用可分離比例化2D IDCT之2D運算子Ξ(.)及2D比例化運算子Σ(.)來實施可分離全2D IDCT的2D運算子Θ(.)。如下文所描述，可以各種方式實施2D比例化。以可分離比例化2D IDCT及2D比例化所實施之可分離全2D IDCT的複雜度及效能可比得上原先實施之全2D IDCT。

圖1A展示利用2D比例化之可分離全2D IDCT 100的設計。2D IDCT 100包含2D比例化階段112，然後為對列(或行)之比例化1D IDCT階段114，然後為低於行(或列)之比例化1D IDCT階段116，及最後為輸出格式化階段118。2D比例化階段112接收變換係數 X 之N×N區塊且可將每一變換係數X _ij 與比例因子A _ij 相乘且進一步向左移位每一比例化變化係數P 個位元，其中P 表示保留"尾數"位元之數目。在比例化之後，可將C ＝2 ^{P －1} 之量加至DC變換係數以達成輸出樣本中之適當捨入。為改良比例化之精度，S ＝P ＋R 位元可用於比例因子至整數之轉換，及可在相乘之後執行向右移位R 個位元。S 可為能夠有助於在硬體平臺上實施的任何適當值，例如，對於具有帶正負號/無正負號之16位元乘法器的平臺，S可為15或16。

IDCT階段114對2D比例化階段112之比例化變換係數之區塊的每一列執行N點比例化1D IDCT。IDCT階段116對由IDCT階段114所產生之中間區塊的每一行執行N點比例化1D IDCT。階段114及116之比例化1D IDCT可直接對其輸入資料進行運算而無需進行任何內部預比例化或後比例化。在處理所有列及行之後，輸出格式化階段118可向右移位自IDCT階段116所得之量P個位元以產生全2D IDCT之輸出樣本 Y 的N×N區塊。可選擇比例因子及精度常數P使得可使用所要寬度之暫存器實施整個2D IDCT。

在階段112中之2D比例化可表達為：X _S,ij ＝(X _ij ．A _i ．A _j )>>R , 方程式(16)其中，X _ij 為 X 之的第i 列及第j 行中之變換係數，A _i 及A _j 分別為 S 之第i 個及第j 個對角元素，X _S,ij 為 X _S 之第i 列及第j 行中之比例化變換係數，及">>R "表示帶正負號之右移運算R 個位元。

R 為確保添加之定點精度之P 個位元在比例化變換係數X _S,ij 中的常數。

表可儲存比例因子A _ij ＝A _i ．A _j ，其中i ＝0,...,N－1及j ＝0,...,N－1。 X 之每一元素可與表中對應之比例因子相乘。可為 X 之N．N個元素執行高達N．N次乘法。

圖1B展示利用可分離列行比例化之可分離全2D IDCT 102之設計。2D IDCT 102包含一可分離列行比例化階段122，然後為對列(或行)之比例化1D IDCT階段124，然後為對行(或列)之比例化1D IDCT階段126，最後為輸出格式化階段128。比例化階段122接收變換係數 X 之N×N區塊且可將每一列i 中之每一變換係數X _ij 與比例因子A _i 相乘且隨後將每一行j 中的每一所得係數與比例因子A _j 相乘以獲得比例化變換係數，如下：

比例化階段122隨後可以一可分離方式對列執行2D比例化然後對行執行2D比例化(先或對行執行2D比例化然後對列執行2D比例化)。可分離列行比例化可允許相同硬體用於列之比例化及行之比例化，此可減小實施複雜度。可為X之N．N個元素執行高達2．N．N次乘法。然而，乘法之實際數目可遠少於2．N．N，因為比例因子A ₀ 至A _N－1 中一些因子可具有無用值(例如，256)，且與此等無用比例因子之乘法可用簡單移位運算來實施。階段124、126及128可以分別與圖1A中之階段114、116及118相同之方式運算。

圖1C展示一利用先於每一比例化1D IDCT之比例化之可分離全2D IDCT 104的設計。2D IDCT 104包含利用對列(或行)之比例化的比例化1D IDCT階段134，然後為利用對行(或列)比例化之比例化1D IDCT階段136，最後為輸出格式化階段138。IDCT階段134在對變換係數之區塊之每一列執行N點比例化1D IDCT之前執行比例化。IDCT階段136在對由IDCT階段134所產生之中間區塊之每一行執行N點比例化1D IDCT之前執行比例化。階段134及136本質上使用比例化1D IDCT執行全1D IDCT。比例化1D IDCT內之比例因子A ₀ 至A _N－1 及常數因子可經選擇以為全1D IDCT減小複雜度及/或改良精度，如下文所述。階段138可以與圖1A中之階段118相同之方式運算。

圖1D展示一可分離比例化2D IDCT 106之設計。2D IDCT 106包含列(或行)之比例化1D IDCT階段144，然後為行(或列)之比例化1D IDCT階段146，最後為輸出格式化階段148。IDCT階段144對比例化變換係數 X _S 之N×N區塊之每一列執行N點比例化1D IDCT。IDCT階段146對由IDCT階段144所產生之中間區塊之每一行執行N點比例化1D IDCT。階段148可以與圖1A中之階段118相同之方式運算。

如圖1A至1C中所展示，可以各種方式達成全2D IDCT之比例化，例如，利用圖1A中先於列行1D IDCT之比例化、利用圖1B中先於列行1D IDCT之可分離列行比例化，或利用圖1C中先於每一1D IDCT之比例化。亦可以其他方式執行比例化。如圖1D中所示，可藉由簡單地忽略比例化且為列及行執行1D IDCT來達成比例化2D IDCT。

各種類型之比例化1D IDCT可用於圖1A至圖1D中之列行1D IDCT。舉例而言，可使用基於AAN分解之比例化1D IDCT。下文描述具有可能更低複雜度之另一比例化IDCT。

圖2展示一8點1D IDCT之實例因子分解的流程圖200。在流程圖200中，每一加法由符號"⊕"表示且每一乘法由一方塊表示。每一加法將兩個輸入值相加或相減且提供一輸出值。每一乘法將一輸入值與一方塊內部展示之常數因子相乘且提供一輸出值。圖2中之因子分解具有與以下常數因子的乘法：

流程圖200可接收八個變換係數X[0]至X[7]且用比例因子A₀ 至A₇ 比例化此等變換係數以獲取八個比例化變換係數A ₀ ．X [0]至A ₇ ．X [7]。或者，流程圖200可直接接收八個比例化變換係數。在任一情況下，流程圖200對八個比例化變換係數執行8點1D IDCT且產生八個輸出樣本x[0]至x[7]。比例因子A₀ 至A₇ 為如下：

流程圖200包括許多蝶形運算。一蝶形運算接收兩個輸入值且產生兩個輸出值，其中一個輸出值為兩個輸入值之總和且另一輸出值為兩個輸入值之差。舉例而言，對輸入值A ₀ ．X [0]及A ₄ ．X [4]之蝶形運算產生頂部分枝之一輸入值A ₀ ．X [0]＋A ₄ ．X [4]及底部分枝之一輸出值A ₀ ．X [0]－A ₄ ．X [4]。

圖2中所展示之因子分解產導致總共6次乘法及28次加法，此大體上少於方程式(2)之直接計算所需要之乘法及加法的數目。乘法係與表示不同角之正弦及餘弦之無理常數相乘，對於8點1D IDCT，此等角為π/8之倍數。無理常數為非兩個整數之比的常數。當每一無理常數由一有理二元常數近似時，可以定點整數算術有效地執行與無理常數之乘法。有理二元常數為一具有二元分母之有理常數且具有形式c /2 ^b ，其中b及c為整數且b >0。

定點整數算術中之一整數變數x與一無理常數μ之乘法可藉由用一有理二元常數來近似該無理常數而達成，如下： 其中，μ為待近似之無理常數，及c /2 ^b 為有理二元常數。

給定之整數變數x及有理二元常數u ＝c /2 ^b 、整數值乘積y ＝(x ．c )/2 ^b 方程式(20)可使用一系列中間值x ₀ ,x ₁ ,x ₂ ,...,x _t , 方程式(21)來近似，其中，x ₀ ＝0,x ₁ ＝x ，且對於所有2 i t 值，按如下方程式獲取x_i ：x _i ＝±x _j ±x _k ．，其中j ,k <i , 方程式(22)其中x _k ．意味著中間值x_k 左移或右移(取決於常數s_i 之正負號)|s _i |個位元。

在方程式(22)中，x_i 可等於x _j ＋x _k ．、x _j －x _k ．，或－x _j ＋x _k ．。系列中之每一中間值x_i 可基於系列中之兩個先前中間值x_j 及x_k 導出，其中x_j 或x_k 可等於零。可利用一次移位及/或一次加法來獲得每一中間值x_i 。若s_i 等於零，則無需移位。若x _j ＝x ₀ ＝0，則無需加法。對於乘法之加法及移位之總次數係由數列中的中間值數目來確定，即t，以及每一中間值之表達式。將與有理二元常數u之乘法大體上展開為移位及加法運算之系列。定義數列使得系列中之最終值變成所要之整值乘積，或

定點整數算術中整數變數x與兩個無理常數μ 及η 之乘積可藉由用有理二元常數來近似該等無理常數來達成，如下： 其中，c /2 ^b 及e /2 ^d 為兩個有理二元常數，及b 、c 、d 及e 為整數，其中b >0及d >0。

給定整數變數x 及有理二元常數u ＝c /2 ^b 及v ＝e /2 ^d ，兩個整值乘積y ＝(x ．c )/2 ^b 及z ＝(x ．e )/2 ^d 方程式(25)可使用一系列中間值x ₀ ,x ₁ ,x ₂ ,...,x _t , 方程式(26)來近似，其中x ₀ ＝0，x ₁ ＝x ，及對於所有2 i t 值，x _i 由如下方程式獲得：x _i ＝±x _j ±x _k ．2，其中j,k <i 。 方程式(27)

定義系列使得所要之整值乘積在步驟m 及n 中獲得，如下： 其中，m ,n t 且m 或n 等於t 。

如方程式(24)至方程式(28)中所示，整數變數x與無理常數μ及η之乘積可用由移位及加法運算所產生之中間值的共用系列來近似且使用中間結果來減小運算之總次數。

在上文所描述之計算中，可忽略諸如零之加法及減法及移位零個位元之無價值操作。可進行以下簡化：

在方程式(29)中，""之左邊之表達式涉及零的加法或減法(由x₀ 表示)且可以一次移位執行，如""之右邊的表達式所示。在方程式(30)中，""之左邊之表達式涉及移位零個位元(由2⁰ 表示)且可用一次加法執行，如""之右邊的表達式所示。可將方程式(29)及(30)應用於x_i 之計算中的方程式(22)及(27)。

為減少計算，可將一第一共用因子F₁ 應用於流程圖200中之常數因子α₁ 及β₁ ，及可將第二共用因子F₂ 應用至常數因子α₂ 、β₂ 、δ₁ 及γ₁ ，如下：

亦可將比例因子A₀ 至A₇ 比例化以用於共用因子F₁ 及F₂ ，如下：

可估計用於因子F₁ 及F₂ 之值之不同組合。對於F₁ 及F₂ 值之每一組合，可確定關於1D IDCT之邏輯及算術運算之總次數及輸出樣本的精度。

表1展示圖2中之1D IDCT之一實例定點近似，其中F ₁ ＝2523/2048及F ₂ ＝2607/2048。在表1中，在第一行中給出比例因子至及比例化共用因子。可用在第二行中給出之一有理二元常數近似每一因子。在第三行中給出變數x與一或兩個有理二元常數之乘法的中間值之系列。在第四行及第五行中分別給出每一乘法之加法及移位運算之次數。在第六行中給出對於1D IDCT每一乘法之次數。對於1D IDCT之加法運算之總次數等於第四行中加法運算之次數的總和乘以第六行中給出的數目。對於1D IDCT之移位運算之總次數等於第五行中移位運算之次數的總和乘以第六行中給出的數目。

在表1中，右移8約去比例因子、、及中之因數256，此使得額外之複雜度能夠減小。

在表1中展示之設計中，可用50次加法運算及24次移位運算執行8點比例化1D IDCT。可用61次加法運算及39次移位運算來執行8點全1D IDCT。可在比例化1D IDCT(如圖1C中所展示)之前執行或可在列行1D IDCT(如圖1A及圖1B中所展示)之前執行使用比例因子至的比例化。可用977次加法運算及688次移位運算執行8×8全2D IDCT。977次加法運算包括8列及8行之16個1D IDCT之每一者的61次加法加上1次加法以在比例化之後求2^P－1 與DC變換係數之和。688次移位運算包括8列及8行之16個IDCT之每一者的39次移位加上用來將自第二IDCT階段之64個值移位P個位元的64次移位。在表1中所展示之設計符合或超過IEEE標準1180－1190及其申請中之替換標準中界定的精度。

表1展示圖2中之1D IDCT之實例定點近似。亦可用其他具有不同複雜度及/或精度之有理二元常數來近似比例因子A₀ 至A₇ 及常數因子α ₁ 、β ₁ 、α ₂ 、β ₂ 、δ ₁ 及γ ₁ 。其他類型之比例化IDCT亦可用於實施可分離比例化及全2D IDCT。

圖3A展示利用2D比例化之可分離全2D DCT 300之設計。2D DCT 300包含一輸入格式化階段312，然後為列(或行)之比例化1D DCT階段314，然後為行(或列)之比例化1D DCT階段316，最後為一2D比例化階段318。輸入格式化階段312可預乘輸入樣本之N×N區塊。DCT階段314對來自階段312之經預乘之樣本的區塊之每一列執行N點比例化1D DCT且產生一第一中間區塊。DCT階段316對第一中間區塊之每一行執行N點比例化1D DCT且產生一第二中間區塊。比例化階段318比例化第二中間矩陣之每一元素且提供全2D DCT之經變換的係數之區塊。

圖3B展示利用可分離列行比例化之可分離全2D DCT 302的設計。2D DCT 302包含一輸入格式化階段322，然後為列(或行)之比例化1D DCT階段324，然後為行(或列)之比例化1D DCT階段326，最後為一可分離列行比例化階段328。階段322、324及326可以分別與圖3A中之階段312、314及316相同之方式運算。比例化階段328可逐列比例化來自DCT階段326之第二中間區塊及隨後逐行比例化以產生全2D DCT之經變換的係數之區塊。

圖3C展示在每一比例化1D DCT之後比例化之可分離全2D DCT 304的設計。2D DCT 304包含一輸入格式化階段332，然後為列(或行)之比例化階段334之1D DCT，然後為行(或列)之比例化階段336之1D DCT。階段332可以與圖3A中之階段312相同之方式運算。DCT階段334對來自階段332之經預乘樣本的區塊之每一列執行N點比例化1D DCT，然後執行比例化。DCT階段336對由DCT階段334所產生之中間區塊的每一行執行N點比例化1D DCT，然後執行比例化。

圖3D展示一可分離比例化2D DCT 306之設計。2D DCT 306包含一輸入格式化階段342，然後為列(或行)之比例化1D DCT階段344，然後為行(或列)之比例化1D DCT階段346。階段342可以與圖3A中之階段312相同之方式運算。DCT階段344對自階段342之預乘之樣本的區塊之每一列執行一N點比例化1D DCT。DCT階段346對由DCT階段344所產生之中間區塊之每一行執行一N點比例化1D DCT。

如圖3A至3C中所示，可以各種方式達成全2D DCT之比例化，例如，利用圖3A中列行1D DCT之後的2D比例化，利用圖3B中列行1D DCT之後的可分離列行比例化，或利用圖3C中每一1D DCT之後的比例化。亦可以其他方式執行比例化。如圖3D中所示，可藉由簡單地忽略比例化及執行列及行之1D DCT來達成比例化2D DCT。

各種類型之比例化1D DCT可用於圖3A至圖3D中之比例化1D DCT。下文描述具有低複雜度之實例比例化DCT。

圖4展示一8點1D DCT之實例因子分解之流程圖400。流程圖400接收8個輸入樣本x [0]至x [7]、對此等輸入樣本執行一8點比例化1D DCT，及產生八個比例化變換係數8A ₀ ．X [0]至8A ₇ ．X [7]。比例因子A ₀ 至A ₇ 在上文中給出。圖4中之因子分解具有利用如下常數因子之乘法：α _a ＝α _b ＝1,β _a ＝β _b ＝1/C _{π /4} ＝1/cos(π /4)γ _a ＝2C _{3 π /8} ＝2cos(3π /8),及δ _a ＝2S _{3 π /8} ＝2sin(3π /8)。 方程式(33)

圖2及圖4之IDCT及DCT之流程圖類似，且包含與基本上相同常數因子(具有1/2之差)相乘之乘法。此類似性可對在一積體電路上實施DCT及IDCT有利。詳言之，該類似性可賦能矽或晶粒面積之節約以實施用於正向及方向變換兩者中的蝶形運算及與變換常數之乘法。

圖5展示支援全介面及比例化介面之IDCT處理器500之設計的方塊圖。在IDCT處理器500內，一比例化單元510經由全介面接收變換係數之一區塊、對變換係數之該區塊執行比例化(例如，逐元素2D比例化或可分離列行比例化)，及提供經比例化變換係數之一區塊。當選擇全介面時，一多工器(Mux)512自比例化單元510接收並提供比例化變換係數。當選擇比例化介面時，多工器512亦經由比例化介面接收比例化變換係數並提供此等比例化變換係數。多工器514將多工器512之輸出或緩衝器518之輸出提供至IDCT引擎516。

IDCT引擎516可對來自多工器512之比例化變換係數之區塊的列執行比例化1D IDCT並將中間結果之區塊之列提供給緩衝器518。IDCT引擎516隨後可對來自緩衝器518之中間結果之區塊的行執行比例化1D IDCT並將最終結果之區塊提供給緩衝器518。單元520對緩衝器518中之最終結果執行輸出格式化並提供輸出樣本。

圖6展示支援全介面及比例化介面之一DCT處理器600之設計的方塊圖。在DCT處理器600內，單元610對輸入樣本之一區塊執行輸入格式化。DCT引擎614自單元610經由一多工器612接收輸入值之區塊、對輸入值之該區塊之列執行比例化1D DCT，並將中間結果之區塊提供給一緩衝器616。DCT引擎614隨後可對來自緩衝器616之中間結果之區塊的行執行比例化1D DCT並將經比例化變換係數之區塊提供給緩衝器616。緩衝器616為比例化介面提供比例化變換係數之區塊。比例化單元618接收並比例化經比例化變換係數之區塊並提供全介面之全變換係數。

為清楚起見，上文描述之多數係關於DCT及IDCT。一般而言，本文所描述之技術可用於任何類型之變換，例如，DCT、IDCT、DFT、IDFT、MLT、反MLT、MCLT、反MCLT等。該等技術亦可用於變換之任何因子分解，在圖2及圖4中給出若干實例因子分解。該等技術亦可用於任何大小之變換，在圖2及圖4中給出8點變換。8×8 DCT及8×8 IDCT常見用於影像及視訊處理。該等技術亦可用於諸如JPEG、MPEG－1、MPEG－2、MPEG－4(P.2)、H.261、H.263等的各種影像及視訊編碼標準。

圖7展示用於執行變換之過程700的設計。可藉由一第一介面(一全介面或非比例化介面)接收第一輸入值(區塊712)。可對第一輸入值執行一全變換以獲取第一輸出值(區塊714)。可經由一第二介面(一比例化介面)接收第二輸入值(區塊716)。可對第二輸入值執行一比例化變換以獲取第二輸出值(區塊718)。

全變換可為全2D反變換。在此情況下，第一輸入值之區塊可經由第一介面被接收且被比例化以獲取經比例化輸入值之一區塊。可對經比例化輸入值之該區塊之每一列執行比例化1D變換以獲取一中間區塊。可對該中間區塊之每一行執行比例化1D變換以獲取第一輸出值之一區塊。亦可對行執行比例化1D變換，然後對列執行比例化1D變換。

全變換亦可為全2D正向變換。在此情況下，第一輸入值之一區塊可經由第一介面被接收。可對輸入值之該區塊之每一列執行比例化1D變換以獲取一第一中間區塊。可對該第一中間區塊之每一行執行比例化1D變換以獲取一第二中間區塊。可比例化該第二中間區塊以獲取第一輸出值之一區塊。

全變換可為全2D IDCT。在此情況下，變換係數之區塊可經由第一介面被接收且被比例化以獲取經比例化變換係數之一區塊。可用各別比例因子比例化每一變換係數以獲取一對應比例化變換係數，例如，如圖1A中所示。或者，可逐列及逐行比例化變換係數之區塊以獲取比例化變換係數之區塊，例如，如圖1B中所示。可對比例化變換係數之區塊之每一列執行一比例化1D IDCT以獲取一中間區塊。可對該中間區塊之每一列執行比例化1D IDCT以獲取輸出樣本之一區塊。或者，可對變換係數之區塊之每一列執行比例化及經比例化1D IDCT以獲取一中間區塊，及對該中間區塊之每一行執行比例化及經比例化1D IDCT，例如，如圖1C中所示。

比例化變換可為比例化2D IDCT。在此情況下，可經由第二介面接收比例化變換係數之一區塊。隨後可對經比例化變換係數之區塊之每一列執行一比例化1D IDCT以獲取一中間區塊。可對該中間區塊之每一行執行比例化1D IDCT以獲取輸出樣本之一區塊。

全變換可為全2D DCT，及比例化變換可為比例化2D DCT。可如上文所描述對輸入樣本之一區塊執行全2D DCT以獲取第一介面之全變換係數的區塊。亦可對輸入樣本之該區塊執行比例化2D DCT以獲取第二介面之比例化變換係數的區塊。

圖8展示一編碼系統810及一解碼系統850之設計的方塊圖。在編碼系統810處，影像/視訊編碼器820可接收像素之區塊且根據特定影像或視訊壓縮演算法對每一像素區塊執行壓縮。編碼器820可提供像素差值(或剩餘)之區塊及像素之區塊。單元822可接收剩餘區塊及像素區塊作為輸入樣本之區塊、對每一輸入樣本區塊執行2D DCT，及提供全變換係數或比例化變換係數之區塊。單元822可支援全介面與比例化介面兩者。量化器824可量化全變換係數或比例化變換係數且提供經量化的係數。熵編碼器826可對經量化之係數執行熵編碼並提供封包中之壓縮資料或位元流用於經由一通信通道840傳輸及/或儲存。

在解碼系統850處，熵解碼器860可以與編碼器826之熵編碼互補之方式對壓縮資料進行熵解碼且提供經量化的係數。反量化器862可將經量化之係數映射至全變換係數或比例化變換係數。單元862可對全變換係數執行全2D IDCT或對比例化變換係數執行比例化2D IDCT，並提供輸出樣本之區塊。單元862可支援全介面與比例化介面兩者。影像/視訊解碼器866可對輸出樣本之區塊執行解壓縮並提供像素之區塊。

在編碼系統810處，單元822可執行比例化2D DCT且提供經比例化變換係數。量化器824可執行比例化變換係數之比例化(例如，圖3A中之階段318或圖3B中之階段328)以及量化。在解碼系統850處，單元862可為變換係數執行反量化以及比例化(例如，圖1A中之階段112或圖1B中之階段122)。單元864隨後可對來自單元862之比例化變換係數執行比例化2D IDCT。

圖9展示編碼系統900之方塊圖，其可用於圖8中之編碼系統810。擷取設備/記憶體910可接收一源信號、執行至數位格式之轉換，及提供輸入/原始資料。擷取設備910可為一視訊攝影機、數位轉換器或其他設備。處理器920處理原始資料且產生壓縮資料。在處理器920內，原始資料可由一DCT單元922變換、由一鋸齒形掃描單元924掃描、由量化器926量化、由熵編碼器928編碼，及由一封包化器930封包化。DCT單元922可根據本文所描述之技術對原始資料執行2D DCT且可支援全介面及比例化介面。單元922至930之每一者可用硬體、韌體及/或軟體實施。舉例而言，DCT單元922可用專用硬體、一組用於算術邏輯單元(ALU)之指令等來實施。

儲存單元940可儲存來自處理器920之壓縮資料。傳輸器942可傳輸該壓縮資料。控制器/處理器950控制編碼系統900中之各個單元之操作。記憶體952儲存用於編碼系統900之資料及程式碼。一或多個匯流排960互連編碼器系統900中之各個單元。

圖10展示一可用於圖8中之解碼系統850之解碼系統1000的方塊圖。接收器1010可自一編碼系統接收壓縮資料，且儲存單元1012可儲存所接收之壓縮資料。處理器1020處理該壓縮資料並產生輸出資料。在處理器1020內，該壓縮資料可由一解封包化器1022解封包化、由熵解碼器1024解碼、由一反量化器1026反量化、由一反鋸齒形掃描單元1028按適當順序置放，及由一IDCT單元1030變換。IDCT單元1030可根據本發明所描述之技術對全變換係數或比例化變換係數執行2D IDCT且可支援全介面及比例化介面。單元1022至1030之每一者可用硬體、韌體及/或軟體實施。舉例而言，IDCT單元1030可用專用硬體、一組用於ALU之指令等建構。

顯示器單元1040顯示來自處理器1020之重建影像及視訊。控制器/處理器1050控制解碼系統1000中之各個單元的操作。記憶體1052儲存用於解碼系統1000之資料及程式碼。一或多個匯流排1060互連解碼系統1000中之各個單元。

處理器920及1020可各自用一或多個特殊應用集體電路(ASIC)、數位信號處理器(DSP)，及/或一些其他類型之處理器實施。或者，處理器920及1020可各自用一或多個隨機存取記憶體(RAM)、唯讀記憶體(ROM)、電可程式ROM(EPROM)、電可擦可程式ROM(EEPROM)、磁碟、光碟，及/或此項技術中已知之其他類型之揮發性及非揮發性記憶體替代。

本文所描述之技術可在各種類型之裝置中實施。舉例而言，該等技術可在不同類型之處理器、不同類型之積體電路、不同類型之電子設備、不同類型之電路等中實施。

熟習此項技術者應理解，可使用多種不同技術之任一者表示資訊及信號。舉例而言，可在貫穿以上說明書中所指之資料、指令、命令、資訊、信號、位元、符號及碼片可由電壓、電流、電磁波、電磁場或粒子、光學場或粒子，或其任何組合來表示。

熟習此項技術者應進一步理解，結合本揭示案所描述之各種說明性邏輯區塊、模組、電路及演算步驟可實施為電子硬體、電腦軟體或兩者之組合。為清楚地說明硬體及軟體之此互換性，上文已廣泛根據其功能描述各種說明性組件、區塊、模組、電路及步驟。是否將此功能實施為硬體或軟體視特定應用及強加於整個系統上的設計約束而定。熟習此項技術者可以用於每一特定應用之不同方式實施所描述之功能，但不應將此實施決定解釋為導致脫離本揭示案之範疇。

結合本揭示案所描述之各種說明性邏輯區塊、模組及電路可用通用處理器、DSP、ASIC、場可程式閘陣列(FPGA)或其他可程式邏輯設備、離散閘或電晶體邏輯、離散硬體組件，或經設計以執行本文所描述之功能之其任何組合來實施或執行。通用處理器可為微處理器，但或者，處理器可為任何習知處理器、控制器、微控制器其或狀態機。處理器亦可實施為計算設備之組合，例如，DSP與微處理器之組合、複數個微處理器、結合DSP核心之一或多個微處理器，或任何其他此組態。

結合本揭示案所描述之方法或演算法之步驟可直接包含在硬體中、由處理器執行之軟體模塊中，或兩者之組合中。軟體模組可駐於RAM記憶體、快閃記憶體、ROM記憶體、EPROM記憶體、EEPROM記憶體、暫存器、硬碟、可移磁碟、CD－ROM，或技術上已知之儲存媒體之任何其他形式。例示性儲存媒體耦接至處理器使得處理器可自儲存媒體讀取資訊，及將資訊寫入至儲存媒體。或者，可將儲存媒體整合至處理器。處理器及儲存媒體可駐於一ASIC中。該ASIC可駐於使用者終端中。或者，處理器及儲存媒體可作為離散組件駐於使用者終端中。

提供本揭示案之先前描述以使得任何熟習此項技術者能夠製造或使用本揭示案。熟習此項技術者將易於提出本揭示之各種修改，及本文所定義之一般原理可應用於其他設計而不脫離本揭示案之精神或範疇。因此，本揭示案不意欲限制為本文所展示之實例，但將符合與本文所揭示之原理及新穎特徵一致的最廣泛範疇。

100．．．可分離全2D IDCT

102．．．可分離全2D IDCT

104．．．可分離全2D IDCT

106．．．可分離比例化2D IDCT

112．．．2D比例化階段

114．．．比例化1D IDCT階段

116．．．比例化1D IDCT階段

118．．．輸出格式化階段

122．．．可分離列行比例化階段

124．．．比例化1D IDCT階段

126．．．比例化1D IDCT階段

128．．．輸出格式化階段

134．．．比例化1D IDCT階段

136．．．比例化1D IDCT階段

138．．．輸出格式化階段

144．．．比例化1D IDCT階段

146．．．比例化1D IDCT階段

148．．．輸出格式化階段

300．．．可分離全2D DCT

302．．．可分離全2D DCT

304．．．可分離全2D DCT

306．．．可分離比例化2D DCT

312．．．輸入格式化階段

314．．．比例化1D DCT階段

316．．．比例化1D DCT階段

318．．．2D比例化階段

322．．．輸入格式化階段

324．．．比例化1D DCT階段

326．．．比例化1D DCT階段

328．．．比例化階段

332．．．輸入格式化階段

334．．．比例化階段

336．．．比例化階段

342．．．輸入格式化階段

344．．．比例化1D DCT階段

346．．．比例化1D DCT階段

500．．．IDCT處理器

510．．．比例化單元

512．．．多工器

514．．．多工器

516．．．IDCT引擎

518．．．緩衝器

520．．．單元

600．．．DCT處理器

610．．．單元

612．．．多工器

614．．．DCT引擎

616．．．緩衝器

618．．．比例化單元

810．．．編碼系統

820．．．影像/視訊編碼器

822．．．單元

824．．．量化器

826．．．熵編碼器

840．．．通信通道

850．．．解碼系統

860．．．熵解碼器

862．．．反量化器

864．．．單元

866．．．影像/視訊解碼器

900．．．編碼系統

910．．．擷取設備/記憶體

920．．．處理器

922．．．DCT單元

924．．．鋸齒形掃描單元

926．．．量化器

928．．．熵編碼器

930．．．封包化器

940．．．儲存單元

942．．．傳輸器

950．．．控制器/處理器

952．．．記憶體

960．．．匯流排

1000．．．解碼系統

1010．．．接收器

1012．．．儲存單元

1020．．．處理器

1022．．．解封包化器

1026．．．反量化器

1028．．．反鋸齒形掃描單元

1030．．．IDCT單元

1040．．．顯示器單元

1050．．．控制器/處理器

1052．．．記憶體

1060．．．匯流排

圖1A展示利用2D比例化之可分離的全2D IDCT。

圖1B展示利用列行比例化之可分離的全2D IDCT。

圖1C展示利用1D比例化之可分離的全2D IDCT。

圖1D展示一可分離比例化2D IDCT。

圖2展示一8點1D IDCT之因子分解的流程圖。

圖3A展示利用2D比例化之可分離的全2D DCT。

圖3B展示利用列行比例化之可分離的全2D DCT。

圖3C展示利用1D比例化之可分離的全2D DCT。

圖3D展示一可分離比例化2D DCT。

圖4展示一8點1D DCT之因子分解的流程圖。

圖5展示支援全介面及比例化介面之IDCT處理器。

圖6展示支援全介面及比例化介面之DCT處理器。

圖7展示用於執行變換的過程。

圖8展示一編碼系統及一解碼系統。

圖9展示編碼系統之方塊圖。

圖10展示解碼系統之方塊圖。

500．．．IDCT處理器

510．．．比例化單元

512．．．多工器

514．．．多工器

516．．．IDCT引擎

518．．．緩衝器

520．．．單元

Claims (26)

1. 一種用於對資料執行變換之裝置，其包含：一處理器，其經組態以經由一第一介面接收若干第一輸入值、比例化該等第一輸入值以獲得若干比例化輸入值、對該等比例化輸入值執行一全二維(2D)變換以獲取若干第一輸出值、經由一第二介面接收不同於該等第一輸入值的若干第二輸入值、及對該等第二輸入值執行一比例化變換以獲取若干第二輸出值，其中該全變換提供一變換之一完整數學描述，且其中該比例化變換輸出該變換之若干值，該等若干值之每一者被乘以複數個不同常數因子之其中一者；及一記憶體，其耦接至該處理器。
2. 如請求項1之裝置，其中該處理器經組態以經由該第一介面接收第一輸入值之一區塊、比例化第一輸入值之該區塊以獲取比例化輸入值之一區塊、對比例化輸入值之該區塊之每一列執行一比例化一維(1D)變換以獲取一中間區塊、及對該中間區塊之每一行執行一比例化1D變換以獲取第一輸出值之一區塊。
3. 如請求項1之裝置，其中該處理器經組態以經由該第一介面接收第一輸入值之一區塊、對輸入值之該區塊之每一列執行一比例化一維(1D)變換以獲取一第一中間區塊、對該第一中間區塊之每一行執行一比例化1D變換以獲取一第二中間區塊、及比例化該第二中間區塊以獲取第一輸出值之一區塊。
4. 如請求項1之裝置，其中該全變換為一全反離散餘弦變換(IDCT)且該比例化變換為一比例化IDCT。
5. 如請求項1之裝置，其中該全變換為一全二維(2D)反離散餘弦變換(IDCT)且該比例化變換為一比例化2D IDCT。
6. 如請求項5之裝置，其中該處理器經組態以經由該第一介面接收變換係數之一第一區塊作為該等第一輸入值、比例化變換係數之該第一區塊以獲取比例化變換係數之一第二區塊、對該第二區塊之每一列執行一比例化一維(1D)IDCT以獲取一中間區塊、及對該中間區塊之每一行執行一比例化1D IDCT。
7. 如請求項6之裝置，其中該處理器經組態以用一各別比例因子比例化該第一區塊中之每一變換係數以獲取該第二區塊中之一對應的比例化變換係數。
8. 如請求項6之裝置，其中該處理器經組態以逐列及逐行比例化變換係數之該第一區塊以獲取比例化變換係數之該第二區塊。
9. 如請求項5之裝置，其中該處理器經組態以經由該第一介面接收變換係數之一區塊作為該等第一輸入值、對變換係數之該區塊之每一列執行比例化及一比例化一維(1D)IDCT以獲取一中間區塊、及對該中間區塊之每一行執行比例化及一比例化1D IDCT。
10. 如請求項5之裝置，其中該處理器經組態以經由該第二介面接收比例化變換係數之一區塊作為該等第二輸入值、對比例化變換係數之該區塊之每一列執行一比例化 一維(1D)IDCT以獲取一中間區塊、及對該中間區塊之每一行執行一比例化1D IDCT。
11. 如請求項1之裝置，其中該全變換為一全離散餘弦變換(DCT)且該比例化變換為一比例化DCT。
12. 如請求項1之裝置，其中該全變換為一全二維(2D)離散餘弦變換(DCT)且該比例化變換為一比例化2D DCT。
13. 如請求項12之裝置，其中該處理器經組態以經由該第一介面接收輸入樣本之一區塊作為該等第一輸入值、對輸入樣本之該區塊之每一列執行一比例化一維(1D)DCT以獲取一第一中間區塊、對該第一中間區塊之每一行執行一比例化1D DCT以獲取一第二中間區塊、比例化該第二中間區塊以獲取變換係數之一區塊、及經由該第一介面提供變換係數之該區塊作為該等第一輸出值。
14. 如請求項13之裝置，其中該處理器經組態以用一各別比例因子比例化該第二中間區塊中之每一元素以獲取變換係數之該區塊中之一對應的變換係數。
15. 如請求項13之裝置，其中該處理器經組態以逐列及逐行比例化該第二中間區塊以獲取變換係數之該區塊。
16. 如請求項12之裝置，其中該處理器經組態以經由該第一介面接收輸入樣本之一區塊作為該等第一輸入值、對輸入樣本之該區塊之每一列執行一比例化一維(1D)DCT及比例化以獲取一中間區塊、對該中間區塊之每一行執行一比例化1D DCT及比例化以獲取變換係數之一區塊、及經由該第一介面提供變換係數之該區塊作為該等第一輸 出值。
17. 如請求項12之裝置，其中該處理器經組態以經由該第二介面接收輸入樣本之一區塊作為該等第二輸入值、對輸入樣本之該區塊之每一列執行一比例化一維(1D)DCT以獲取一中間區塊、對該中間區塊之每一行執行一比例化1D DCT以獲取比例化變換係數之一區塊、及經由該第二介面提供比例化變換係數之該區塊作為該等第二輸出值。
18. 一種用於對資料執行變換之方法，其包含：於一處理器處經由一第一介面接收若干第一輸入值；由該處理器比例化該等第一輸入值以獲得若干比例化輸入值；由該處理器對該等比例化輸入值執行一全二維(2D)變換以獲取若干第一輸出值；於該處理器處經由一第二介面接收不同於該等第一輸入值的若干第二輸入值；及由該處理器對該等第二輸入值執行一比例化變換以獲取若干第二輸出值，其中該全變換提供一變換之一完整數學描述，且其中該比例化變換輸出該變換之若干值，該等若干值之每一者被乘以複數個不同常數因子之其中一者。
19. 如請求項18之方法，其進一步包含：比例化第一輸入值之一區塊以獲取比例化輸入值之一區塊， 對比例化輸入值之該區塊之每一列執行一比例化一維(1D)變換以獲取一中間區塊，及對該中間區塊之每一行執行一比例化1D變換以獲取第一輸出值之一區塊。
20. 如請求項18之方法，其進一步包含：對輸入值之一區塊之每一列執行一比例化一維(1D)變換以獲取一第一中間區塊，對該第一中間區塊之每一行執行一比例化1D變換以獲取一第二中間區塊，及比例化該第二中間區塊以獲取第一輸出值之一區塊。
21. 如請求項18之方法，其中該全變換為一全二維(2D)反離散餘弦變換(IDCT)，其中該經由該第一介面接收該等第一輸入值包含經由該第一介面接收變換係數之一第一區塊作為該等輸入值，且其進一步包含：比例化變換係數之該第一區塊以獲取比例化變換係數之一第二區塊，對該第二區塊之每一列執行一比例化一維(1D)IDCT以獲取一中間區塊，及對該中間區塊之每一行執行一比例化1D IDCT。
22. 如請求項18之方法，其中該全變換為一全二維(2D)離散餘弦變換(IDCT)，其中該經由該第一介面接收該等第一輸入值包含經由該第一介面接收輸入樣本之一區塊作為該等第一輸入值，且其進一步包含：對輸入樣本之該區塊之每一列執行一比例化一維 (1D)DCT以獲取一第一中間區塊；對該第一中間區塊之每一行執行一比例化1D DCT以獲取一第二中間區塊；比例化該第二中間區塊以獲取變換係數之一區塊，及經由該第一介面提供變換係數之該區塊作為該等第一輸出值。
23. 一種用於對資料執行變換之裝置，其包含：用於經由一第一介面接收第一輸入值之構件；用於比例化該等第一輸入值以獲得若干比例化輸入值之構件；用於對該等比例化輸入值執行一全二維(2D)變換以獲取若干第一輸出值之構件；用於經由一第二介面接收不同於該等第一輸入值的若干第二輸入值之構件；及用於對該等第二輸入值執行一比例化變換以獲取若干第二輸出值之構件，其中該全變換提供一變換之一完整數學描述，且其中該比例化變換輸出該變換之若干值，該等若干值之每一者被乘以複數個不同常數因子之其中一者。
24. 如請求項23之裝置，其中用於執行一全變換之該構件進一步包含：用於比例化第一輸入值之一區塊以獲取比例化輸入值之一區塊的構件，用於對比例化輸入值之該區塊之每一列執行一比例化 一維(1D)變換以獲取一中間區塊的構件，及用於對該中間區塊之每一行執行一比例化1D變換以獲取第一輸出值之一區塊的構件。
25. 如請求項23之裝置，其中用於執行一全變換之該構件進一步包含：用於對輸入值之一區塊之每一列執行一比例化一維(1D)變換以獲取一第一中間區塊的構件，用於對該第一中間區塊之每一行執行一比例化1D變換以獲取一第二中間區塊的構件，及用於比例化該第二中間區塊以獲取第一輸出值之一區塊的構件。
26. 一種處理器可讀取媒體，其用於儲存若干指令以：經由一第一介面接收若干第一輸入值；比例化該等第一輸入值以獲得若干比例化輸入值；對該等比例化輸入值執行一全二維(2D)變換以獲取若干第一輸出值；經由一第二介面接收不同於該等第一輸入值的若干第二輸入值；及對該等第二輸入值執行一比例化變換以獲取若干第二輸出值，其中該全變換提供一變換之一完整數學描述，且其中該比例化變換輸出該變換之若干值，該等若干值之每一者被乘以複數個不同常數因子之其中一者。