TWI427943B - 於差分通信頻道中減低共同模式噪音干擾之方法及系統 - Google Patents

於差分通信頻道中減低共同模式噪音干擾之方法及系統 Download PDF

Info

Publication number
TWI427943B
TWI427943B TW097108553A TW97108553A TWI427943B TW I427943 B TWI427943 B TW I427943B TW 097108553 A TW097108553 A TW 097108553A TW 97108553 A TW97108553 A TW 97108553A TW I427943 B TWI427943 B TW I427943B
Authority
TW
Taiwan
Prior art keywords
conductor
signal
transition
transition edge
current
Prior art date
Application number
TW097108553A
Other languages
English (en)
Other versions
TW200847666A (en
Inventor
Tavi Salomon
Original Assignee
Sandisk Il Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sandisk Il Ltd filed Critical Sandisk Il Ltd
Publication of TW200847666A publication Critical patent/TW200847666A/zh
Application granted granted Critical
Publication of TWI427943B publication Critical patent/TWI427943B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/30—Reducing interference caused by unbalanced currents in a normally balanced line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Description

於差分通信頻道中減低共同模式噪音干擾之方法及系統
本發明一般而言係關於數位通信領域，且更具體言之，係關於一種用於經由差分通信頻道來傳達數位資料之方法及一種實施該數位資料通信方法之切換系統。
本申請案主張2007年3月11日申請之美國臨時專利申請案第60/894,217號之權利，該案之全文以引用的方式併入本文中。
在電子學中，差分通信頻道係指藉由在兩個獨立導體上發送之兩個信號而進行之資料傳輸。在電子學中，術語"串擾"係指在傳輸系統之一電路、頻道或導線上傳輸之信號在另一電路、頻道或導線中產生不良信號的任何現象，此係歸因於該等電路、頻道或導線之間的不良電容、電感或導電耦合。不良信號稱為"噪音"、"干擾"或"擾亂"。一般而言，電路、頻道或導線愈接近，其愈易於拾取串擾干擾。
共同模式干擾("CMI")(其為一類型之串擾干擾)產生自在鄰近導線中在相同方向上流動的類似電流。難以藉由使用現有通信介面來隔離並減輕此種電干擾。此外，通常已作出努力來應對接收器中所涉及之CMI干擾而非應對傳輸裝置中之CMI干擾。在此項技術中稱為電磁干擾("EMI")測試之認證測試中涉及CMI。差分模式干擾("DMI")(其為另一類型之串擾干擾)產生自在鄰近導線中在相反方向上流動 的非相干電磁場電流。可藉由使用雙絞線方法來減輕此種電干擾。共同模式輻射及差分模式輻射較詳細地描述於(例如)STEPHEN H. HALL等人之"High-Speed Digital System Design, A Handbook of Interconnect Theory and Design Practices"(第10.2章，"Physical Mechanisms of Radiation")中。專業電腦網路電纜線必須通過電信工業協會/電子工業協會(TIA/EIA)標準測試(通常稱為TIA/EIA-568-B標準)以展示與相應通信標準、協定等之相符性。
通用串列匯流排("USB")標準廣泛用於電腦周邊裝置中(例如)以用於交換數位資料。一般而言，高速USB通信涉及經由兩個電導體來交換高速(480 Mbit/Sec.)差分數位資料。已知CMI及DMI為在諸如USB通信之差分通信中之問題之重要原因，因為其在所傳達之信號中產生顯著失真。
圖1(先前技術)示意性地說明在一裝置(稱為主機裝置20)與另一裝置(稱為裝置22)之間的典型串列差分通信鏈路。差分通信鏈路在數位資料經由其每次傳達一個二進位數位之意義上係"串列"的。實際上，主機裝置20可將資料傳輸至裝置22及自裝置22接收資料。然而，為簡潔起見，裝置22展示為僅具有一傳輸器介面，且主機裝置20展示為僅具有接收器介面。舉例而言，主機裝置20可為使用自裝置22發送至其之資料的USB裝置，或將裝置22功能性地連接至其他裝置或路由器之USB集線器，而不管其是否具有USB能力。
在主機裝置20與裝置22之間鏈接之串列差分通信鏈路包 括一第一導體("D+"，展示於24處)及一第二導體("D-"，展示於26處)，電流源32之電流I 經由該等導體而流動(但理想地，並非同時在兩個導體中流動)至主機裝置20。藉由使電流I 交替地經由D+導體24及D-導體26來流動而產生二進位數位"1"及"0"之串流，二進位數位"1"及"0"構成經由導體24及26而自裝置22輸送至主機裝置20之數位資料。具體言之，導體24、26中之一者被指派用於傳輸二進位值"1"，且導體24、26中之另一者被指派用於傳輸二進位值"0"。選擇用於特定二進位數位之特定導體取決於所使用之通信協定或標準。藉由將電流I 引導至選定用於二進位值"1"之導體來執行二進位值"1"之傳輸，且藉由將電流I 引導至選定用於二進位值"0"之導體來執行二進位值"0"之傳輸。無論何時待傳輸之二進位數位改變(亦即，自"1"改變至"0"或自"0"改變至"1")，電流I 皆藉由使用切換系統102而自一導體轉向至另一導體。因此，在資料通信期間，二進位數位經由串列差分通信介面每次一個數位地傳輸，使得始終使用該等導體中之一者(例如，導體24)來傳輸"1"，且始終使用另一導體(例如，導體26)來傳輸"0"。
切換系統102包括可控開關34及40以及邏輯反相器39。可控開關34及40係由控制信號36及38驅動，控制信號36及38係由控制器(圖1中未展示)發布。控制信號36及38分別在"斷開"狀態與"閉合"狀態之間切換可控開關34及40以便將電流I 自一導體(例如，自導體24)改向或轉向至另一導體(亦即，導體26)。藉由同時閉合開關34及40中之一者並斷 開另一開關來執行電流I 之改向。開關34係藉由使用控制信號36而在閉合狀態與斷開狀態之間切換，且開關40係藉由使用控制信號38而在閉合狀態與斷開狀態之間切換，控制信號38係控制信號36之邏輯反轉。控制信號36之邏輯反轉係由反相器39執行，反相器39係"先斷後通"開關裝置。
藉由同時閉合開關34("第一"開關)並斷開開關40("第二"開關)以使電流I 能夠流過開關34以藉此在D+終端電阻器30及42上產生被主機裝置20感應並解譯為同等地稱為"D+"、"K"或"1"之邏輯狀態的電壓而產生邏輯狀態"1"(亦稱為USB邏輯狀態"K")(亦即，將二進位數位"1"自裝置22傳輸至主機裝置20)。同樣，藉由同時斷開開關34並閉合開關40以使電流I 能夠流過開關40以藉此在D-終端電阻器28及44上產生被主機20感應並解譯為同等地稱為"D-"、"J"或"0"之邏輯狀態的電壓而產生邏輯狀態"0"(亦稱為USB邏輯狀態"J")。
理想切換元件將產生理想正方形波形，理想正方形波形將需要瞬時地且無失真地將信號自高狀態改變至低狀態。然而，實際上，不可能達成此情形，因為瞬時改變將需要無限頻寬。參看圖1，開關34與40之間的切換將理想地導致電流I 流過開關34(在此狀況下，I 1 =I 且I 2 =0)或流過開關40(在此狀況下，I 1 =0且I 2 =I )。然而，諸如開關34及40之實際開關(其通常為金屬氧化物半導體場效電晶體(MOSFET)開關)在每一切換循環中引入有限轉變切換時間(在數十至數百皮秒(psec)之範圍內)。在切換轉變時間期 間，兩個開關均處於中間位置狀態，此意謂開關34及40中之每一者既非完全閉合亦非完全斷開。此情形導致電流I 之部分流過開關34(此意謂0<I 1 <I )，且電流I 之另一部分流過開關40(此意謂0<I 2 <I )，其中根據克希荷夫(Kirchhoff)電流定律(亦稱為"克希荷夫第一定律")，在任一給定時間，I 1 +I 2 =I 。在每一轉變時間內，電壓信號C1(t)及C2(t)(其分別對應於I1 及I2 )中之每一者具有一具有有限變換速率(slew rate)之轉變邊緣(圖1中未展示)。在電子學中，"變換速率"係指以伏特/秒為單位之信號的改變速率。變換速率能力之限制通常在電子放大器中產生非線性效應。
使用快(高)變換速率會導致不良之低CMI干擾。然而，使用過快之變換速率會導致高諧波，其為DMI干擾之主要原因。為了減低DMI干擾，通信標準限制流過諸如開關34及40之切換元件之電流自其最小值改變至其最大值之最大時間週期。舉例而言，在USB通信中，流過切換元件之電流自其最大量值之20%增加至80%(或自80%縮減至20%)之最大時間週期應不超過約500皮秒。然而，即使使用相關通信標準所允許之最短轉變時間，亦會導致電流I 中之一些在相同方向上在導體24及導體26中流動，如上所解釋，此情形為CMI干擾之主要原因。
圖2展示與諸如圖1之切換系統102之切換系統相關聯的三個時序圖，其大體展示於201、202及203處。時序圖201對應於電壓信號C1(t)，其產生自無論何時開關34自斷開狀 態轉變至閉合狀態且可控開關40自閉合狀態轉變至斷開狀態時流過導體24(所涉及之串列差分通信鏈路之第一導體)及電阻器R3之電流I 1 。同樣，時序圖202對應於電壓信號C2(t)，其產生自無論何時開關40自斷開狀態轉變至閉合狀態且開關34自閉合狀態轉變至斷開狀態時流過導體26(串列差分通信鏈路之第二導體)及電阻器R4之電流I 2 。C1(t)及C2(t)在圖2中展示為經正規化的。展示於203處之F(t)係以下文所述之方式使用電壓信號C1(t)及C2(t)來計算。'"F(t)"表示或指示共同模式噪音信號。
在週期212期間，開關34完全閉合且開關40完全斷開，而在週期213期間，開關34完全斷開且開關40完全閉合。然而，如上所述，在轉變時間期間，諸如在例示性轉變時間220、221及222期間，開關34及40處於中間位置狀態。即，在週期220期間，開關34尚未完全斷開且開關40尚未完全閉合；在週期221期間，開關34尚未完全閉合且開關40尚未完全斷開；且在週期322期間，開關34尚未完全斷開且開關40尚未完全閉合。
諸如圖1之開關34及40之開關通常係由MOSFET電晶體實施。類比MOSFET開關之中間位置狀態係由其電流-電壓(V/I)關係判定。因此，歸因於MOSFET電晶體中之電流-電壓(V/I)關係(其表達於方程式(1))中，分別展示於圖2中之201及202中之C1(t)及C2(t)之轉變部分或轉變邊緣類似指數曲線。MOSFET電晶體中之電流-電壓關係描述於(例如)"CMOS, Circuit Design, Layout, and Simulation" (R. Jacob Baker，第2版，第142頁)中。
在方程式(1)中，"I D "為自MOSFET電晶體之汲極("D")通至其源極("S")之電流，"μ n "為電荷載子遷移率，"Cox "為電晶體之閘極氧化物的每單位面積之電容，"W"為電晶體之閘極寬度，"L"為電晶體之閘極長度，"V Gs "為電晶體之閘極("G")與源極之間的電壓，"V th "為電晶體之臨限電壓，且"V DS "為電晶體之汲極與源極之間的電壓。
本發明之發明者已發現，類比MOSFET開關在轉變時間期間之類指數行為係CMI干擾之主要原因。本發明之發明者亦已發現，此行為對CMI之效應可由方程式(2)量化：F(t)=ABS{ABS[C1(t)-C2(t)]-[C1(t)+C2(t)]}　　　(2)其中F(t)為在時間t計算之值，其中"t"為在轉變時間週期(220、221及222)內(亦即，在所涉及之開關之中間位置狀態期間)出現之時間點，且C1(t)及C2(t)為分別通過圖1之導體24及26之信號。在轉變時間外，C1(t)及C2(t)恢復其經正規化值1.0或0.0，且F(t)變為0.0。
以示範方式，現將在時間t1、t2及t3計算203中所示之F(t)之三個值。在時間t1，C1(t1)=1.0且C2(t1)=0.0。因此，231處所示之F(t)=ABS{ABS[1.0-0.0]-[1.0+0.0]}=0.0。在時間t2，C1(t2)=0.5且C2(t2)=0.5。因此，232處所示之F(t)=ABS{ABS[0.5-0.5]-[0.5+0.5]}=1.0。在時間t3，C1(t3)= 1.0且C2(t3)=0.0。因此，233處所示之F(t)=ABS{ABS[0.0-1.0]-[0.0+1.0]}=0.0。如圖2中所示，F(t)在t1與t2之間自0.0增加至1.0，且在t2與t3之間自1.0縮減至0.0。
因為F(t)反映開關之轉變特徵，所以可藉由在一個轉變時間內(亦即，假設所有轉變時間或其中之大多數係相同的)對F(t)求積分而計算F(t)之曲線下之面積(亦即，能量)來估計開關轉變時間影響CMI干擾之程度。一般而言，F(t)之能量愈大，開關之轉變對CMI干擾之有害效應愈大，出於此原因，F(t)在本文中亦可稱為"共同模式噪音指示符"(CMNI)。
在未使用共同模式扼流圈之情況下獲得的眼圖形
可藉由使用稱為"眼圖"(或"眼圖形")之物之技術來形象化由諸如圖1之開關34及40之開關導致之CMI。"眼圖"為示波器顯示，其中數位資料信號被重複取樣，且樣本被應用於示波器之垂直輸入，而資料速率觸發水平拂掠。
可在眼圖形中觀察到若干系統效能量測。斷開之眼圖與最小信號失真相關；歸因於噪音及其他干擾之信號波形之失真呈現為眼圖之閉合。因此，一般而言，眼圖斷開度(其為眼圖高度(峰至峰))提供信號中之累加性噪音之量測。眼圖尖峰與眼圖負向尖峰提供峰值失真之量測，且眼圖寬度提供時序同步及抖動效應之量測。將眼圖形用作信號評估工具描述於(例如)"Digital Communication" (John G. Proakis，第3版，第541頁)及"High Speed USB Platform Design Guidelines"(修訂版1.0，2001年4月8日)中。
圖3展示與典型CMI噪音性且失真之信號相關聯的眼圖形或眼圖，該信號產生自與USB通信相關聯之習知切換系統。在圖3中可辨別4個區：1)D+至D-轉變(邏輯狀態"1"至邏輯狀態"0"改變)，展示於62及67處。
2)D-至D+轉變(邏輯狀態"0"至邏輯狀態"1"改變)，展示於64及68處。
3)D+至D+轉變(展示於60處)。無論何時裝置22將至少兩個連續1(",…,1,1,…,")傳達至主機20而自動不歸零反相器("NRZI")機構(其為用於維持時脈同步之機構)處於撤銷啟動狀態，發生"D+"至"D+"轉變。在此等發生事件中，開關34間歇地閉合及斷開(重複地)，而同時，開關40保持斷開，及4)D-至D-轉變(展示於66處)。無論何時裝置22將至少兩個連續0(",…,0,0,…,")傳達至主機20，發生D-至D-轉變。在此等發生事件中，開關40間歇地閉合及斷開(重複地)，而同時，開關34保持斷開。
"NRZI"為將二進位信號映射至實體信號以供在某傳輸媒體上傳輸之方法。在USB中，NRZI意謂在發出信號0時轉變信號，且在發出信號1時將信號維持於穩定位準。將NRZI編碼用於(例如)在磁帶上之記錄及在標準USB中之資料傳輸。
理想眼圖將類似理論矩形69(在圖3中由虛線展示)，其表示0切換時間。構成自理論矩形69之偏離的區段62、 64、67及68表示開關(例如，圖1之開關34及40)處於中間位置狀態(從而導致電流在相同方向上且同時流過兩個開關且因此在兩個導體中流動)之轉變時間。參考六邊形61表示提供安全裕度(例如，在70及71處)之安全邊界；為避免將危害所傳達之資料之整體性之不可接受之失真或噪音，此安全邊界61必須不交叉。理論安全邊界61係根據諸如USB標準之資料通信標準界定。
區段68為區段64之延續。亦即，區段64及68形成第一轉變邊緣，其視覺上分割(由測試設備)為兩個部分。同樣，區段67為區段62之延續，且兩個區段(亦即，區段62及67)形成第二轉變邊緣。已將參考尺63及65添加至眼圖以便突出D-至D+轉變(邏輯狀態"0"至邏輯狀態"1"改變)之相對線性行為，如區段64及68所表示。如可自圖3瞭解，由區段64及68形成之轉變邊緣及由區段62及67形成之轉變邊緣各自由一相對線性之區段組成。
使用共同模式扼流圈
通常，藉由使用特殊類型之電感器或扼流線圈(其在此領域中稱為"共同模式扼流圈")來減輕由CMI導致之問題。理想地，扼流線圈(其電行為在很大程度上取決於其自感("L"))阻斷交流電而使直流電通過。用於減輕CMI之典型共同模式扼流圈(例如，展示於圖4中)論述於"High Speed USB Platform Design Guidelines"(修訂版1.0，Intel Corporation，USA，2000-01)中。簡而言之，諸如圖4中所示之共同模式扼流圈的共同模式扼流圈使USB電纜中之共 同模式干擾信號衰減，而不干擾差分信號流。然而，此等扼流圈導致其他類型之失真(諸如，不匹配之阻抗)，且此外，其傾向於歸因於其低通濾波基本性質而抑制相對較高頻率之USB信號。
圖5示意性地說明經由諸如圖4中所示之共同模式扼流圈之共同模式扼流圈(示意性展示於90處)而連接至USB主機502之USB裝置501。除扼流圈90外，圖5對應於圖1，且圖5中所示之組件(雖然未加以編號)可認為與圖1之組件相同或類似。為簡潔起見，USB連接器以及裝置501及主機裝置502之其他組件未展示於圖5中。
藉由使用共同模式扼流圈而獲得之眼圖形
圖6示範諸如圖5之共同模式扼流圈90之共同模式扼流圈對眼圖之效應。比較圖3與圖6之眼圖，與圖6之六邊形600之區段77及78相比，圖3之區段67及68相對線性，區段77及78略微彎曲(區段78之彎曲由虛線662突出)。因為區段77及78之彎曲，展示於80及81處之安全裕度(其為部分由六邊形600之區段77及78與參考六邊形661之對應邊定界之區域)稍微小於圖3中之安全裕度70及71。
諸如在圖6中由77及78表示之彎曲轉變邊緣減輕CMI問題(亦即，相對於諸如在圖3中大致由67及68表示之線性轉變邊緣)。然而，使用共同模式扼流圈存在問題，因為共同模式扼流圈係在試誤基礎上加以設計。在選擇共同模式扼流圈時，考慮其電特徵及機械特徵，如同需衰減之噪音之頻率及量值一樣。若扼流圈通過相關EMI測試，則其仍 需針對其對信號品質之效應加以測試。若信號品質不能令人滿意，則必須重新設計扼流圈。重複此過程直至信號品質為可接受為止。
此外，需要製造大小日益變小之串列通信控制器(其廣泛用於驅動USB之裝置)，且使用共同模式扼流圈(其相對大)妨礙此趨勢。此外，電路設計者設法減低組件數目(亦即，材料清單-BOM)以便簡化設計並減低附加材料成本。
因此，將需要具有用於在不使用共同模式扼流圈之情況下抑制資料通信系統(且詳言之，驅動USM之電路)中之CMI之方法。亦將需要此方法擴充(至少以某一可辨別之程度)上文論述之安全裕度(例如，在圖3中由區域70及71表示之安全裕度)。
結合系統、工具及方法來描述並說明以下實施例及其態樣，其在範疇上意欲為例示性及說明性的，而非限制性的。
提供一種用於經由差分通信頻道來每次傳輸一個二進位數位之方法，差分通信頻道具有一第一導體及一第二導體，該方法包括：藉由電流源將電流自電流源提供至該第一導體，並將該第二導體與該電流源隔離，以藉此傳輸第一二進位數位；及回應於傳輸第二二進位數位之命令，同時將提供至該第一導體之電流之量自最大值縮減至零並(ii)將由該電流源提供至該第二導體之電流之量自零增加至最大值，以使得縮減電流及增加電流中之每一者皆具有 轉變邊緣，該轉變邊緣具有至少三個區段。該至少三個區段中之每一者具有不同平均斜率，且其中以相同速率發生縮減提供至該第一導體之電流之量與增加提供至第二導體之電流之量。
在本揭示案之一實施例中，縮減電流之轉變邊緣與增加電流之轉變邊緣在相交點處相交，且關於相交點對稱。在本揭示案之另一實施例中，縮減電流之轉變邊緣與增加電流之轉變邊緣在相交點處相交，且關於相交點不對稱。
在本揭示案之一實施例中，每一轉變邊緣之中間部分具有大於其他區段之斜率或平均斜率之斜率或平均斜率。在本揭示案之一實施例中，中間部分分別包括於電流最大值之20%與各別電流之最大值之80%內或限定於電流最大值之20%與各別電流之最大值之80%之間。
提供一種用於經由差分通信頻道來每次傳輸一個二進位數位之系統，該系統包括：一切換系統，其可操作地插入電流源與差分通信頻道之間；及一控制器，其操作以將控制信號發布至切換系統以便實施資料傳輸方法(亦即，產生分段之轉變邊緣等)。
除上述例示性態樣及實施例外，藉由參看圖式並藉由研究以下詳細描述，其他態樣及實施例將變得顯而易見。
在所參看之圖式中說明例示性實施例。意欲本文中所揭示之實施例為說明性的而非限制性的。然而，在與隨附圖式一起閱讀時，可參考以下詳細描述來較佳地理解本揭示 案。
將藉由結合圖式參考本發明之實例實施例之本詳細描述來較佳地理解下文申請專利範圍。此描述不欲限制申請專利範圍之範疇，而欲提供本發明之實例實施例。
如上所述，本發明者已發現，MOSFET開關在轉變時間內之傳統開關行為顯著促成CMI干擾。再次參看圖2，本發明者已發現：可藉由減低在F(t)之曲線下之面積來減輕CMI干擾；且可藉由使用藉由作為整體來控制切換系統之切換樣式而產生之特殊複合電流來顯著減低在F(t)之曲線下之面積。換言之，本揭示案涉及以如下方式操縱切換系統：使得C1(t)及C2(t)之轉變邊緣以減低F(t)下之曲線之面積且因此減低CMI干擾之方式自如(例如)圖2中所說明之信號之傳統轉變樣式偏離。
偏離傳統轉變樣式包括導致轉變邊緣分段為兩個或兩個以上線性區段，該等線性區段中之每一者具有不同斜率。可藉此在未使用共同模式扼流圈之情況下達成減輕CMI干擾，其在降低所涉及之通信介面或通信傳輸器之成本及減低其大小方面係有益的。
圖7展示在未使用共同模式扼流圈或任一其他CMI減低方法之情況下的C1(t)及C2(t)之模擬及所得F(t)。展示於124處之信號C1(t)表示在USB之"D+"導體中之信號，且展示於126處之C2(t)表示在USB之"D-"導體中之信號。使用上文公式(2)來計算F(t)(或等效地，展示於128處之共同模式噪音指示符(CMNI)。在一個轉變時間(亦即，轉變時間 701)內使用公式(3)來計算如上所述指示共同模式干擾(CMI)之F(t)之能量Z(亦即，其下之"面積")。
與C1(t)及C2(t)相關聯之電流I 之值被正規化，出於此原因，C1(t)及C2(t)在圖7中展示為具有最大值1.0。因為C1(t)及C2(t)產生自具有固定值之共同電流，所以C1(t)與C2(t)之總和在任一給定時間(在轉變時間701內及在轉變時間701外)皆等於1.0。因此，C1(t)及C2(t)中之每一者在相交點702(此處C1(t)及C2(t)相交)處具有等於0.5之值，且根據方程式(2)，F(t)在相交點702處達到其峰值130。
使用Microsoft "Excel"作為模擬工具來獲得圖7中所示之模擬結果，其為由習知切換系統驅動之串列差分通信頻道的典型情況。將公式(3)應用於圖7之C1(t)及C2(t)，Z=3.08。
根據本揭示案，如下文結合圖8、圖9、圖10A至圖10D及圖14至圖16所論述，藉由將C1(t)之轉變邊緣及C2(t)之轉變邊緣逐段地分段為一或多個線性區段來減低Z之值而減輕CMI干擾。
舉例而言，可藉由在上文方程式(1)中以下文所示之方式對I D 求近似值而實施C1(t)及C2(t)之轉變邊緣分段：
可藉由兩個線性直線L1及L2來對I D 求近似值，如下：
其中"a"及"b"為常數。L 1及L 2在圖8中分別展示於888及889處。
傳統轉變樣式為近線性部分(見圖2中在轉變時間220、221及222處的C1(t)及C2(t)之曲線)，且僅改變此等近線性部分之斜率(亦即，使其較陡)因為以下原因而不解決CMI問題。使此等近線性部分之斜率比相關通信標準所允許之斜率陡將擴充眼圖中之安全裕度(例如，圖6中之區域80及81)，此情形為所要的。然而，使斜率過陡將歸因於高頻諧波而增加DMI干擾。另一方面，使斜率過緩將導致眼圖部分或完全重疊，或甚至使安全邊界交叉且因此違背通信標準，此情形實際上意謂所傳達之資料的惡化。
然而，如圖8及圖9中所例示，藉由將轉變邊緣分段為一或多個區段(其中之一或多個可為線性或實質上線性的)，可使轉變邊緣之一或多個區段之斜率在短時間週期內比相關標準所允許之斜率陡，同時維持標準轉變邊緣持續時間並保持DMI干擾可忽略。
圖8展示根據本揭示案之一實例實施例的在轉變時間801內之轉變邊緣。根據本揭示案，轉變邊緣可具有與通用串列匯流排("USB")協定或與另一協定或標準相符之持續時間。C1(t)104及C2(t)106中之每一者皆在轉變時間週期 801內具有轉變邊緣，其由上部部分110、線性中間部分112及下部部分114組成。信號104之上部部分110稱為C(1)104之"前端部分"，因為此部分在時間上先於C(1)104之其他部分(亦即，線性中間部分112及下部部分114)。C(1)104之下部部分114稱為C(1)104之"後端部分"，因為此部分在時間方面為C(1)104之轉變邊緣之最後一部分。同樣，C(2)106之下部部分114及上部部分110分別稱為C(2)106之"前端部分"及"後端部分"。
C1(t)及C2(t)之中間部分112之"長度"可選擇為(例如)C(1)及C(2)之整個範圍的60%。如上文所解釋，C1(t)及C2(t)皆由共同直流電源饋送。因此，C1(t)104之中間部分及C2(t)106之中間部分具有相同"長度"，該"長度"可量測為C(1)及C(2)之量值或整個範圍之百分比(%)。舉例而言，C1(t)104及C2(t)106之中間部分之長度可為信號之整個範圍之60%(例如，在20%與80%)之間，如(例如)圖8中所說明。C1(t)之中間部分可相對於C2(t)之中間部分而位移。 舉例而言，C1(t)之中間部分之最低及最高端點可分別位於信號之整個範圍或整個量值之30%及80%處，且C2(t)之中間部分之最低及最高端點可分別位於信號之整個範圍之20%及70%處，如(例如)圖9中所說明。
如本文中所解釋，可為線性或實質上線性之中間部分由鄰近前端部分及鄰近後端部分限定。線性中間部分可位於轉變邊緣之中間，如同圖8中之狀況一樣，圖8展示與中間部分112之中點重合的轉變邊緣之相交點802。若兩個轉變 邊緣之相交點與下降線性中間部分之中點重合，則下降線性中間部分之中點亦為上升線性中間部分之中點，因為兩個轉變邊緣在量值方面互為鏡像。在此等狀況下，可稱C1(t)104及C2(t)106之轉變邊緣在量值方面對稱(亦即，其關於水平對稱線803對稱)。因為C1(t)104及C2(t)106之轉變邊緣亦關於對稱線804而對稱，所以C1(t)104及C2(t)106之轉變邊緣可視為完全對稱，或簡稱為"對稱"。C1(t)104及C2(t)106之轉變邊緣在量值方面對稱(亦即，其關於水平對稱線803對稱)，因為C1(t)104之下降轉變邊緣與C2(t)106之上升轉變邊緣之上升同時並以相同速率下降。然而，在其他實例實施例中，轉變邊緣之線性中間部分可相對於下降轉變邊緣與上升轉變邊緣之相交點朝向前端部分或朝向彼轉變邊緣之後端部分而"位移"。若線性中間部分相對於轉變邊緣之相交點而位移，則轉變邊緣之相交點與線性中間部分之中點並不重合，如圖9中所示且如在下文結合圖9所論述。在此狀況下，可稱儘管C1(t)及C2(t)之轉變邊緣在量值方面(亦即，水平地)關於其相交點對稱，但其可視為僅半對稱，因為C1(t)及C2(t)之轉變邊緣關於通過相交點之假想垂直線不對稱。因此，若轉變邊緣之中間部分之中點相對於相關相交點而位移，則轉變邊緣可視為"不對稱"。
再次返回參看圖8，信號104之前端部分110及信號106之前端部分114以及信號104之後端部分114及信號106之後端部分110彎曲。然而，轉變邊緣之前端部分或後端部分可 為線性或實質上線性的(圖8中未展示)。轉變邊緣之前端部分或後端部分可進一步分段為兩個或兩個以上子部分(圖8中未展示)，該等子部分可為線性或實質上線性的。
兩個中間部分112可具有相同長度或不同長度。每一轉變邊緣中之中間部分112比其鄰近前端及後端部分陡。"較陡"意謂與垂直線804較緊密對準(亦即，具有值較接近垂直線804之斜率之值的斜率)，藉由垂直線804與所涉及之部分或中間部分之切線之間的角度α來量測對準；即，α愈小，切線愈陡。舉例而言，信號104之中間部分112比信號104之後端部分114陡，因為如圖8中所示範，α1 <α2 (亦即，中間部分與垂直線804較緊密對準)。同樣，信號106之中間部分112比信號106之前端部分114陡，因為α3 <α4 。
如上文所解釋，信號104及106之總和隨時間係固定的(亦即，隨時間C1(t)+C2(t)=常數)，且在正規化C1(t)及C2(t)後，如圖8中所示，C1(t)+C2(t)=1.0。因此，無關於對轉變邊緣進行分段之方式，C1(t)及C2(t)始終在量值方面關於水平線803對稱，水平線803通過C1(t)與C2(t)之相交點802。此外，相交點始終具有值Y，其等於Y = 常數 / 2 。舉例而言，相交點802具有值Y = 常數 / 2 =1.0 /2 =0.5。
如圖8中所示，信號104及106關於相交點802(其在對稱線803上)水平對稱。信號104及106之中間部分112亦具有相同最低點(亦即，0.2)及相同最高點(亦即，0.8)，出於此原因，信號104及106亦關於相交點802垂直對稱，相交點802在此實例實施例中亦在垂直對稱線804上。因為水平地 (關於對稱線803)且垂直地(關於對稱線804)對稱，所以稱信號104及106為"完全對稱"或簡稱為"對稱"。
根據上文公式(2)，在信號104與106之相交點處(亦即，無論何時其具有相同值)出現信號828(亦即，F(t))之最大值。舉例而言，信號828之峰值108在圖8中展示為在時間上與相交點802重合。
在轉變時間801內將公式(3)應用於信號104及106產生Z=2.64。因為圖8中所反映之結果係使用Microsoft "Excel"作為模擬工具而獲得，所以值Z=2.64相對於圖7指示CMI干擾之減低且因此指示改良，在圖7中，Z=3.08，其表示圖7之F(t)之所謂"自然"行為。可直觀地自圖7及圖8理解Z值之減低：圖8中之F(t)顯著窄於圖7中之F(t)。
圖9展示根據本揭示案之另一實例實施例的在轉變時間901期間的例示性轉變邊緣。C1(t)(展示於904處)在轉變時間901內具有下降轉變邊緣，其由下降前端部分910A(其自1縮減至0.8)、下降線性中間部分912A(其自0.8縮減至0.3)及下降後端部分914A(其自0.3縮減至0)組成。C2(t)(展示於906處)在轉變時間901內具有上升轉變邊緣，其由上升前端部分914B(其自0增加至0.2)、上升線性中間部分912B(其自0.2增加至0.7)及上升後端部分910B(其自0.7增加至1)組成。
圖9中所示之前端部分及後端部分完全彎曲。然而，圖9中所示之轉變時間之前端部分或後端部分可為部分彎曲或線性的。部分彎曲之前端(或後端)部分可由一或多個線性 區段組成。F(t)(展示於928處)之峰值908始終在時間上與C1(t)904與C2(t)906之相交點902重合。
C1(t)904之線性中間部分912A朝向C1(t)904之前端部分910A稍微位移，因為線性中間部分912A之中點(展示於905處)高於兩個轉變邊緣之相交點(亦即，相交點902)。換言之，線性中間部分912A之上部部分(其為相交點902以上之部分)長於(亦即，其具有等於0.8-0.5=0.3之長度)其下部部分(其為相交點902以下之部分)(其具有等於0.5-0.3=0.2之長度)。為了與"C1(t)+C2(t)=常數"約束相符，C2(t)906之線性中間部分912B在垂直相反方向上朝向C2(t)906之前端部分914B位移，如由低於相交點902之線性中間部分912B之中點916所示範。換言之，線性中間部分912B之上部部分(其具有等於0.7-0.5=0.2之值)短於其下部部分(其具有等於0.5-0.2=0.3之值)。線性中間部分912A及線性中間部分912B之長度由於"C1(t)+C2(t)=常數"約束而為相等的(亦即，在此實例中，為0.5)。
若轉變時間內之下降線性中間部分及上升線性中間部分相對於相交點在相反方向上垂直位移(如圖9中所示範)，則可稱C1(t)與C2(t)關於相交點902垂直不對稱或簡稱為"不對稱"。不對稱之C1(t)與C2(t)在以下意義上仍為半對稱的：如上文所解釋，C1(t)與C2(t)始終關於其相交點而水平(亦即，在量值方面)對稱。C1(t)904及C2(t)906關於相交點而在量值方面對稱，因為C1(t)904之下降轉變邊緣與C2(t)906之上升轉變邊緣之上升同時下降。
如同在圖8中，線性中間部分912A及912B遠陡於其鄰近部分910及914。在一個轉變時間901內將公式(3)應用於圖9之C1(t)及C2(t)來計算F(t)下之面積產生Z=2.2(相比於圖7之3.08及圖8之2.64)，其指示CMI干擾之額外減低且因此指示額外改良。參看圖8及圖9，轉變邊緣之線性中間部分愈陡，F(t)在轉變時間內愈窄，且因此，Z愈小，此情形為所要的，如上文所論述。如上文所解釋，過陡之轉變邊緣產生增加之DMI干擾，其為不良的。然而，如圖8及圖9中所示範，可藉由操縱轉變邊緣之平均斜率來減低CMI干擾(亦即，相對於"未扼流"之通信系統)而不會增加DMI干擾。"操縱轉變邊緣之平均斜率"意謂使用相對極陡之線性中間部分(諸如，圖8之線性中間部分112或圖9之線性中間部分912A及912B)及相對緩(亦即，遠不陡)之鄰近前端部分及後端部分。
圖10A展示典型習知轉變邊緣(展示於1001及1002)處。轉變邊緣1001及1002在以下意義上為"習知"的：其具有類指數形狀。圖10B至圖10D展示根據本揭示案之實例實施例之轉變邊緣。
圖10B展示下降轉變邊緣(展示於1012處)及上升轉變邊緣(展示於1011處)。下降轉變邊緣1012及上升轉變邊緣1011各自由單一線性區段組成。就此而言，可稱下降轉變邊緣1012(且同樣，上升轉變邊緣1011)包括線性中間部分而不包括前端及後端部分(亦即，由單一線性部分組成)，或下降轉變邊緣1012(且同樣，上升轉變邊緣1011)之前端 及後端部分為與線性中間部分(再次)形成單一連續線性區段的線性延伸。
圖10C展示線性中間部分(展示於1021及1022處)、線性前端部分及線性後端部分。舉例而言，線性中間部分1021由線性前端部分1023及線性後端部分1024限定。圖10C中所示之轉變邊緣為對稱的(由具有相同長度之箭頭1025及1026展示)。上升轉變邊緣之前端部分1023及後端部分1024為線性中間部分1021之線性延伸，該等線性延伸有角度地偏離線性中間部分1021。
圖10D展示類似於圖10C之線性部分的線性中間部分、線性前端部分及線性後端部分，不同之處在於，在圖10D中，線性中間部分相對於相交點1031而位移。舉例而言，線性中間部分1032朝向線性前端部分1033位移。圖10D中所示之轉變邊緣關於相交點1031半對稱；亦即，其水平(亦即，在量值方面)對稱而垂直(亦即，在時間上)不對稱，如高度不同之箭頭1035及1036所展示。因此，圖10D中所示之轉變邊緣為不對稱的。出於示範之目的，圖10A至圖10D中所示之信號或波形具有相同轉變時間(在圖10A中展示於1003處)。然而，轉變時間之時間寬度(以及轉變邊緣之線性區段之數目、相對位置及斜率)可最佳地適應於所使用之通信標準或協定。在最佳化前述因素時(轉變時間之時間寬度、轉變邊緣中之線性區段之數目、每一區段之變換速率或斜率等)，可能必須考慮CMI干擾與DMI干擾之間的取捨。
如本文中所解釋並示範，每一轉變邊緣通常可具有至少三個區段，其中之每一者具有不同平均斜率。若區段為線性或幾乎線性的，則可稱此區段具有特定(恆定)斜率(以及平均斜率)，而若區段為彎曲的，則可稱此區段具有平均斜率。較佳地，中間部分為線性、幾乎線性或大體線性的，且其斜率比相關聯之前端部分及後端部分之斜率或平均斜率陡。
圖11展示使用本揭示案之CMI減低方法而獲得之例示性眼圖。在圖11中，轉變邊緣包括兩個線性區段，第一線性區段185及第二線性區段187。線性區段185展示為由測試設備分裂為兩個部分。
當比較圖11之眼圖與圖3之眼圖(使用共同模式扼流圈而獲得之眼圖)時，顯然，包括線性區段之轉變邊緣減低CMI干擾。添加一句解釋，例如：具體言之，可視特徵X及Y展示眼圖為Z，其指示減低之CMI干擾或其類似物，如上文所論述。當比較圖11之眼圖與圖6之眼圖(使用共同模式扼流圈而獲得之眼圖)時，顯然，儘管未使用扼流圈，但兩個眼圖類似。給出一句解釋。此意謂使用本揭示案之方法導致CMI干擾之改良，其至少與使用共同模式扼流圈而獲得之改良一樣好。
存在操縱轉變邊緣之若干方式。舉例而言，可將固定電流源同時應用至若干開關電晶體，向該等開關電晶體之控制閘極提供控制信號。因為開關電晶體在其汲極、源極及閘極端子之間具有固有(亦即，寄生)電容，所以開關電晶 體將輸出之電流取決於因此等電容產生之電壓。一般而言(假設開關電晶體處於導電模式)，提供至電晶體之輸入端子(亦即，源極)之電流之量值愈高，電晶體之源極與閘極之間的電容由電荷充電愈快，且電容器之電壓升高愈快，此導致較快之變換速率。愈多開關電晶體被切換至其"接通"狀態，累積之電容愈大，且因此變換速率愈慢。因此，有可能藉由決定哪一開關電晶體將處於哪一狀態且處於何時序來設定轉變邊緣中之每一區段或部分之陡度(亦即，斜率或變換速率)。此方法展示於圖12中且在下文結合圖12而加以描述。在另一實例中，單一開關電晶體安置於共同電流源與一通信導體之間，且單一開關電晶體安置於共同電流源與另一通信導體之間，且向每一電晶體之閘極提供變化之控制信號以對開關電晶體實施所需切換樣式。此方法展示於圖13中且在下文結合圖13而加以描述。
圖12示意性地說明根據本揭示案之一實例實施例的用於經由差分通信頻道("DCC")來傳輸二進位數位之簡化切換系統(展示於1200處)。切換系統1200可操作地插入電流源1202與差分通信頻道1240之間。
一般而言，切換系統可包括第一集合之兩個或兩個以上可控開關1210，該等可控開關1210並聯連接且插入於電流源1202與第一導體1241之間，且該兩個或兩個以上可控開關1210中之每一者可回應於自控制器1230接收之控制信號而獨立地在"截止"模式、"線性"模式與"飽和"模式之間切換，在"截止"模式下，實際上無電流可經由開關而自電流 源1202流動至第一導體1241，因為開關充當"斷開觸點"，在"線性"模式下，由開關自電流源1202輸送至第一導體1241之電流的量係可控的，因為開關充當"可控電阻"，在"飽和"模式下，開關充當插入於電流源1202與第一導體1241之間的"閉合觸點"或"電導體"。
開關1210中之每一者可在任一給定時刻處於"截止"狀態、處於"飽和"狀態或處於"導電"狀態。在下文中進一步論述切換開關1210之細節。
切換系統亦可包括第二集合之兩個或兩個以上可控開關1220，該等可控開關1220並聯連接且插入於電流源1202與第二導體1242之間。該兩個或兩個以上可控開關1220中之每一者亦可回應於自控制器1230接收之控制信號而獨立地在"截止"模式、"線性"模式與"飽和"模式之間切換，在"截止"模式下，實際上無電流可經由開關而自電流源1202流動至第二導體1242，因為開關充當"斷開觸點"，在"線性"模式下，由開關自電流源1202輸送至第二導體1242之電流的量係可控的，因為開關充當"可控電阻"，在"飽和"模式下，開關充當插入於電流源1202與第二導體1242之間的"閉合觸點"或"電導體"。開關1220中之每一者可在任一給定時刻處於"截止"模式、處於"飽和"模式或處於"導電"模式。在下文中進一步論述切換開關1220之細節。
控制器1230可控制該第一集合之兩個或兩個以上可控開關1210以產生包括至少三個區段(亦即，前端邊緣、中間部分及後端邊緣)之第一複合電流(在圖12中展示為I 1)，且 可控制該第二集合之兩個或兩個以上可控開關1220以產生包括至少三個相同區段(亦即，前端邊緣、中間部分及後端邊緣)之第二複合電流(在圖13中展示為I 2)。
在圖12中所示之實例配置中，切換系統1200之該第一集合之可控開關包括四個相互並聯之開關電晶體1210，且切換系統1200之該第二集合之可控開關包括四個相互並聯之開關電晶體1220。
電流源1202之輸出端子1201連接至電晶體1210之輸入端子。電晶體1210之輸出端子連接至DCC 1240之第一導體1241。電流源1202之輸出1201亦連接至複數個電晶體1220之輸入端子。電晶體1220之輸出端子連接至DCC 1240之第二導體1242。
舉例而言，電晶體1210及1220可為在共同矽基板上形成或實現之MOSFET電晶體。雖然圖12展示用於導體1241之四個電晶體及用於導體1242之四個電晶體，但是電晶體之數目可小於四或大於四(亦即，關於每一導體1241及1242)。應注意，與一導體(例如，導體1241)相關聯之開關之數目及與另一導體(例如，導體1242)相關聯之開關之數目無須為相同的。一般而言，使用之電晶體愈多，在轉變時間期間對流過導體1241及1242之電流實施之轉變邊緣愈可控。多個電晶體1210之電特徵無須為相同的。舉例而言，電晶體1210中之一者可經選擇以使得其對提供至導體1241之複合電流I 1之電流貢獻顯著大於其他電晶體1210之電流貢獻。同樣，多個電晶體1220之電特徵無須為相同 的。
電流源1202在任一給定時間提供具有固定量值I 之直流電。在任一給定時間，電流I 可全部流過導體1241(在此狀況下，I 1=I 、I 2=0)，或全部流過導體1242(在此狀況下，I 2=I 、I 1=0)，或部分流過導體1241及1242(在此狀況下，I 1>0、I 2>0、I 1+I 2=I )，如下文進一步論述。
電晶體1210及1220(在下文中亦稱為"開關")中之每一者具有控制端子(分別展示於1211及1221處)。取決於提供至電晶體之控制端子之控制信號，電晶體可處於"截止"模式(實際上無電流自電晶體之輸入端子流動至其輸出端子的模式)，或處於"線性"模式(電晶體可用作可控電阻或用作放大器的模式)或處於"飽和"模式(電晶體之輸入端子及輸出端子被電晶體在內部短路的模式)。在截止模式下，電晶體之輸入與其輸出之間的電阻極高(通常數千萬歐姆)，出於此原因，僅可忽略之電流可流過電晶體。在飽和模式下，電晶體在其輸入與輸出端子之間具有極低電阻(通常小於1歐姆至幾歐姆)，出於此原因，電晶體充當"閉合觸點"。在線性模式下，電阻可在此兩個極端(若干歐姆與數千萬歐姆)之間改變。
假設DCC 1240之第一導體1241與第二導體1242分別用於傳輸二進位數位"1"及"0"，則為了傳輸單一二進位數位"1"，電晶體1210中之至少一者必須處於飽和模式，而同時，全部電晶體1220必須處於截止模式以將DCC 1240之第二導體1242與電流源1202電隔離。在此狀況下，由電流源 1202提供之直流電I 將被完全提供至第一導體1241，而無電流將被提供至導體1242。為了確保在二進位數位"1"之傳輸期間，提供至導體1241之電流具有最可能接近電流I 之量值的量值(將假設，在此狀況下，I 1=I )，全部電晶體1210切換至飽和模式以對電流源1202引入最小可能電阻。
為了傳輸單一二進位數位"0"，電晶體1220中之至少一者必須處於飽和模式，而同時，全部電晶體1210必須處於截止模式以將DCC 1240之第一導體1241與電流源1202電隔離。在此狀況下，由電流源1202提供之直流電將被完全提供至第二導體1242，而無電流將被提供至導體1241。如同關於單一二進位數位"1"之傳輸之狀況一樣，因此亦為了確保在二進位數位"0"之傳輸期間，提供至導體1242之電流具有最可能接近電流I 之量值的量值(將假設，在此狀況下，I 2=I )，全部電晶體1220切換至飽和模式以對電流源1202引入最小可能電阻。
控制器1230操作以控制切換系統1200在特定二進位數位之傳輸期間將電流源1202僅連接至第一導體1241，且在不同二進位數位之傳輸期間將電流源1202僅連接至第二導體1242。
控制器1230亦操作以控制切換系統1200以將提供至兩個導體1241及1242中之一者之電流的量自最大值縮減至零，且將由電流源提供至兩個導體1241及1242中之另一者之電流的量自零增加至最大值，同時將電流源1202自連接至一導體(例如，自連接至導體1241)轉變至連接至另一導體(例 如，轉變至連接至導體1242)。在此狀況下，電流中之每一者(亦即，量縮減的提供至一導體之電流及量增加的提供至另一導體之電流)具有一轉變邊緣，該轉變邊緣具有或包括至少三個區段，如(例如)圖10D中所說明，且縮減提供至一導體之電流與增加提供至另一導體之電流係由控制器1230控制以同時並以相同速率發生。
控制器1230藉由分別將相應控制信號應用於電晶體1210及1220之控制輸入1211及1221來控制開關1210及1220之切換序列。控制器1230具有輸出端子1231，其中之每一者唯一地連接至控制端子1211中之一者或連接至控制端子1221中之一者。輸出端子1231之數目未指定於圖12中，但可等於或大於電晶體1210及1220之總數。在操作過程中，控制器1230排程切換序列，且將控制信號輸出至輸出端子1231以對每一電晶體1210及1220強加所要模式(亦即，"截止"模式、"線性"模式或"飽和"模式)。
一接收到改變所傳輸之二進位數位之命令(展示於1232處)，控制器1230便在轉變時間期間對開關1210使用第一切換序列以將第一複合電流I 1提供至導體1241，第一複合電流I 1之轉變邊緣類似(例如)圖8或圖9中或圖10B至圖10D中之任一者中所示之轉變邊緣，而非類指數轉變邊緣。在轉變時間期間，控制器1230亦對開關1220使用第二切換序列以將第二複合電流I 2提供至導體1242。因為I 1及I 2係由同一電流源(亦即，電流源1202)提供，所以在任一給定時間(包括在轉變時間期間)，I 1+I 2=I 。
舉例而言，若所傳輸之二進位數位應自"1"改變至"0"'，則提供至導體1241之電流(亦即，I 1)必須具有下降轉變邊緣。為實現此情形(假設電晶體1210在二進位數位"1"之傳輸期間全部處於飽和模式)，控制器1230可首先迫使電晶體1210中之一者處於其線性模式，且操縱電晶體之電阻以逐漸減低流過導體1241之電流I 1之值，且在某一延遲後將另一電晶體切換至其截止模式，且將剩餘兩個電晶體1210切換至其截止模式以導致I 1之急劇線性減低。接著，控制器1230可將電晶體1210中之另一者切換至線性模式以逐漸將I 1減低至零。應注意，與電晶體1210之操作同時，控制器1230可控制匹配電晶體1220以獲得相反效應。舉例而言，若控制器1230操作最左側電晶體1210經由其線性模式來逐漸減低I 1，則控制器1230可同時操作最左側電晶體1220經由其線性模式來逐漸增加I 2以便維持I 1+I 2=I 約束。當然，若將改變所傳輸之二進位數位(例如，自"0"改變至"1")，則控制器可對電晶體執行類似序列之動作以實現此情形。應注意，可藉由由控制器1230實施之其他切換序列來實現自給定二進位數位之傳輸轉變至另一二進位數位之傳輸。在下文中論述此另一序列之實例。
控制器1230以達成所要轉變邊緣之方式操作開關1210及1220。舉例而言，根據具體狀況而定，I 1及I 2之前端邊緣及後端邊緣可藉由使流過開關1210中之一些及開關1220中之一些之電流逐漸縮減或增加而彎曲。然而，I 1及I 2之(例如)前端邊緣可藉由將開關1210中之一者切換至截止模式 且將開關1210中之另一者切換至飽和模式(而非將其中之兩者切換至線性模式)來成為線性。為了對轉變邊緣之選定區段賦予所要陡度，與轉變邊緣相關聯之開關中之兩個或兩個以上可取決於特定轉變邊緣為下降轉變邊緣還是上升轉變邊緣而同時自飽和模式切換至截止模式或自截止模式切換至飽和模式。舉例而言，若通過導體1241之電流應具有下降轉變邊緣，則電晶體1210中之兩者可同時自飽和模式切換至截止模式，而同時匹配電晶體1220可自截止模式切換至飽和模式。以此方式，停止流過導體1241之電流的量現將流過導體1242。一般而言，同時自飽和模式切換至截止模式的與一導體(例如，導體1241)相關聯的電晶體(而與另一導體(例如，導體1242)相關聯之匹配電晶體同時自截止模式切換至飽和模式)之數目愈大，所涉及之轉變邊緣內之區段愈陡。控制信號1231可為數位信號或類比信號。
圖13示意性地說明根據本揭示案之另一實例實施例的用於經由DCC來傳輸二進位數位之簡化切換系統(展示於1300處)。切換系統1300可操作地插入於電流源1302與差分通信頻道1340之間。電流源1302之輸出端子1301連接至開關1310及1320之輸入端子。開關1310之輸出端子1351及開關1320之輸出端子1352分別連接至DCC 1340之第一導體1341及第二導體1342。開關1310及1320係MOSFET開關，且I 1及I 2(或C1(t)及C2(t))之轉變邊緣之所要一或多個線性區段在轉變時間期間係藉由調變MOSFET開關1310及1320 之閘極(G)電壓而獲得，MOSFET開關1310及1320之閘極分別展示於1311及1321處。調變MOSFET開關1310及1320之閘極電壓意謂在"接通"與"切斷連接"之間(亦即，在截止模式與飽和模式之間)切換開關1310及1320，及亦採用其線性模式。詳言之，控制所涉及之開關之切換樣式係藉由改變"注入"至電晶體之寄生電容器之電流來實現。如上文所解釋，提供至電晶體之閘極(且因此提供至寄生電容器)之電流愈高，電容器由電荷充電將愈快且變換速率將愈快。MOSFET開關1310及1320係藉由調變由控制器1330提供之電壓(分別在閘極1311及1321處)來驅動。
在諸如圖1之切換系統102之先前技術切換系統中，開關將僅在"接通"(飽和模式)與"切斷連接"(截止模式)之間切換而不控制轉變邊緣之行為。然而，使用諸如圖12之控制器1230或圖13之控制器1330之控制器，開關將在接通與切斷連接之間切換，且其線性模式將用以將饋送至DCC之信號之下降及上升轉變邊緣分段。
如一般熟習此項技術者將理解，控制器1230及1330、切換系統1200及1300、電流源1202及1302以及差分通信頻道1240及1340可以此項技術中已知之任何方式實施。舉例而言，控制器1230及1330可實施於硬體、軟體、韌體或其任一組合中。
本揭示案之發明者使用另一模擬工具"MATLAB"來瞭解可如何使用具有三元(亦即，三部分)轉變邊緣之C1(t)及C2(t)來顯著減低CMI。MATLAB係由MathWorks公司建立 之數值計算環境及程式化語言。MATLAB允許容易之矩陣操縱、演算法之實施等等。
出於模擬之目的，改變轉變邊緣之前端邊緣、中間部分及後端部分之斜率，並針對不同斜率來計算"Z"值(見公式(3))。下文描述之圖14、15及16描繪藉由使用MATLAB而獲得之三個例示性模擬圖。本發明之發明者已發現，Z值對於符合以下兩個準則之轉變邊緣係低的：(i)轉變邊緣之中間部分之較低端點(在本文中稱為"中間部分之較低(或低)拐點")發生在y軸(圖14至圖16)上高於(大於)相關信號(例如，C1(t))之量值的20%之點處，且此中間部分之較高端點(在本文中稱為"中間部分之較高(或高)拐點")發生在y軸上低於(小於)此信號之量值的80%之點處，及(ii)中間部分之斜率大於前端邊緣之平均斜率且大於後端邊緣之平均斜率(已在上文論述此準則)。本發明之發明者已發現，在滿足上述兩個準則且此外轉變邊緣之中間部分之斜率小於0.227且轉變邊緣之前端邊緣及後端邊緣中之每一者之斜率處於0.0909與0.06之間時"Z"值係最低的。圖14至圖16中所示之轉變邊緣例示上述準則。
圖14展示根據本揭示案之一實例實施例的與對稱分段之轉變邊緣相關聯之模擬結果。C1(t)(C1(t)展示於1400處)之轉變邊緣包括線性前端部分1401(其斜率(亦即，變換速率)被設定為0.069)、線性中間部分1402(其變換速率被設定為0.142)及線性後端部分1403(其變換速率與線性前端部分1401之斜率相同(亦即，0.069))。因為C1(t)及C(2)始終在 量值方面對稱，所以C2(t)1420之轉變邊緣包括具有相同斜率之部分。
C1(t)1400及C2(t)(展示於1420處)各自具有中間部分之低拐點及中間部分之高拐點。C1(t)1400具有中間部分之低拐點1451及中間部分之高拐點1452。C2(t)1420具有中間部分之低拐點1461及中間部分之高拐點1462。C1(t)1400之中間部分之低拐點1451與C2(t)1420之中間部分之低拐點1461具有實質上相同值(~0.3)，且C1(t)1400之中間部分之高拐點1452與C2(t)1420之中間部分之高拐點1462具有實質上相同值(~0.7)。因此，C1(t)1400、C2(t)1420且因此F(t)1430為時間對稱的。C1(t)1400及C2(t)1420在另一意義上係對稱的：前端邊緣1401之斜率與後端邊緣1403之斜率係相同的(亦即，0.09)。將公式(3)應用於C1(t)1400及C2(t)1420來計算在一個轉變週期1440內在F(t)1430下之面積產生Z=4.31。
圖15展示根據本揭示案之另一實例實施例的與不對稱分段之轉變邊緣相關聯的模擬結果。C1(t)(C1(t)展示於1500處)之轉變邊緣包括線性前端部分1501(其斜率(亦即，變換速率)被設定為0.08)、線性中間部分1502(其變換速率已被選擇為0.15)及線性後端部分1503(其變換速率被設定為0.06)。因為C1(t)與C(2)始終在量值方面對稱，所以C2(t)1520之轉變邊緣包括具有相同斜率之部分。
C1(t)1500及C2(t)(展示於1520處)中之每一者具有中間部分之低拐點及中間部分之高拐點。C1(t)1500具有中間 部分之低拐點1551及中間部分之高拐點1552。C2(t)1520具有中間部分之低拐點1561及中間部分之高拐點1562。C1(t)1500之中間部分之低拐點1551與C2(t)1520之中間部分之低拐點1561具有不同值(~0.3與~0.35)，且C1(t)1500之中間部分之高拐點1552與C2(t)1520之中間部分之高拐點1562亦具有不同值(~0.7與～0.65)。因此，C1(t)1500、C2(t)1520且因此F(t)1530係時間不對稱的。C1(t)1500與C2(t)1520在另一意義上不對稱，因為，不同於圖14，在圖15中，線性前端部分1501與線性後端部分1503具有不同變換速率(分別為0.08與0.06)。將公式(3)應用於C1(t)1500及C2(t)1520來計算在一個轉變週期1540內在F(t)1530下之面積產生Z=4.42。
圖16展示根據本揭示案之又一實例實施例的與不對稱分段之轉變邊緣相關聯的模擬結果。C1(t)(C1(t)展示於1600處)之轉變邊緣包括線性前端部分1601(其斜率(亦即，變換速率)被設定為0.09)、線性中間部分1602(其變換速率已被選擇為0.16)及線性後端部分1603(其變換速率被設定為0.05)。因為C1(t)及C(2)始終在量值方面對稱，所以C2(t)1620之轉變邊緣包括具有相同斜率之部分。
C1(t)1600及C2(t)(展示於1620處)各自具有中間部分之低拐點及中間部分之高拐點。C1(t)1600具有中間部分之低拐點1651及中間部分之高拐點1652。C2(t)1620具有中間部分之低拐點1661及中間部分之高拐點1662。C1(t)1600之中間部分之低拐點1651與C2(t)1620之中間部分之 低拐點1661具有不同值(高於0.3與低於0.3)，且C1(t)1600之中間部分之高拐點1652與C2(t)1620之中間部分之高拐點1662亦具有不同值(高端於0.7與低於0.7)。因此，C1(t)1600、C2(t)1620且因此F(t)1630為時間不對稱的。C1(t)1600及C2(t)1620在另一意義上不對稱，因為，與圖15相同，在圖16中，線性前端部分1601與線性後端部分1603具有不同變換速率(分別為0.09及0.05)。將公式(3)應用於C1(t)1600及C2(t)1620來計算在一個轉變週期1640內在F(t)1630下之面積產生Z=4.17。圖14至圖16展示可藉由選擇性地操縱轉變邊緣之區段之斜率來減低"Z"之值(且因此減低CMI)。
在本申請案之描述及申請專利範圍中，動詞"包含"、"包括"及"具有"以及其變化型式中之每一者均用以指示該動詞之受詞未必為該動詞之主詞之部件、組件、元件或部分的完全列舉。
取決於上下文，詞"一"在本文中用以指一個或一個以上(亦即，至少一個)該詞之文法受詞。舉例而言，取決於上下文，"一元件"可意謂一個元件或一個以上元件。
術語"包括"在本文中用以意謂短語"包括但不限於"且可與其互換使用。
術語"或"及"及"在本文中用以意謂術語"及/或"且可與其互換使用，除非上下文另有清楚指示。
術語"諸如"在本文中用以意謂短語"諸如但不限於"，且可與其互換使用。
在已如此描述本發明之例示性實施例後，熟習此項技術者將顯而易見，所揭示之實施例之修改將在本發明之範疇內。替代實施例可相應地包括更多模組、更少模組及/或功能等效模組。舉例而言，轉變邊緣可包括少於三個區段或多於三個區段，且每一區段或選定之區段可為線性的。本揭示案在加以必要之修改後與各種類型之差分通信頻道相關。
20‧‧‧主機裝置
22‧‧‧裝置
24‧‧‧第一導體
26‧‧‧第二導體
28‧‧‧D-終端電阻器
30‧‧‧D+終端電阻器
32‧‧‧電流源
34‧‧‧開關
36‧‧‧控制信號
38‧‧‧控制信號
39‧‧‧邏輯反相器
40‧‧‧開關
42‧‧‧D+終端電阻器
44‧‧‧D-終端電阻器
60‧‧‧D+至D+轉變
61‧‧‧參考六邊形/安全邊界
62‧‧‧D+至D-轉變/區段
63‧‧‧參考尺
64‧‧‧D-至D+轉變/區段
65‧‧‧參考尺
66‧‧‧D-至D-轉變
67‧‧‧D+至D-轉變/區段
68‧‧‧D-至D+轉變/區段
69‧‧‧理論矩形
70‧‧‧安全裕度/區域
71‧‧‧安全裕度/區域
77‧‧‧區段
78‧‧‧區段
80‧‧‧安全裕度/區域
81‧‧‧安全裕度/區域
90‧‧‧共同模式扼流圈
102‧‧‧切換系統
104‧‧‧信號
106‧‧‧信號
108‧‧‧峰值
110‧‧‧上部部分
112‧‧‧線性中間部分
114‧‧‧下部部分
124‧‧‧信號
126‧‧‧信號
128‧‧‧共同模式噪音指示符
130‧‧‧峰值
185‧‧‧第一線性區段
187‧‧‧第二線性區段
201‧‧‧時序圖
202‧‧‧時序圖
203‧‧‧時序圖
212‧‧‧週期
213‧‧‧週期
220‧‧‧轉變時間
221‧‧‧轉變時間
222‧‧‧轉變時間
231‧‧‧F(t)
232‧‧‧F(t)
233‧‧‧F(t)
501‧‧‧USB裝置
502‧‧‧主機裝置
600‧‧‧六邊形
661‧‧‧參考六邊形
662‧‧‧虛線
701‧‧‧轉變時間
702‧‧‧相交點
801‧‧‧轉變時間
802‧‧‧相交點
803‧‧‧水平對稱線
804‧‧‧垂直對稱線
828‧‧‧信號
888‧‧‧L 1
889‧‧‧L 2
901‧‧‧轉變時間
902‧‧‧相交點
904‧‧‧C1(t)
905‧‧‧中點
906‧‧‧C2(t)
908‧‧‧峰值
910A‧‧‧下降前端部分
910B‧‧‧上升後端部分
912A‧‧‧下降線性中間部分
912B‧‧‧上升線性中間部分
914A‧‧‧下降後端部分
914B‧‧‧上升前端部分
916‧‧‧中點
928‧‧‧F(t)
1001‧‧‧轉變邊緣
1002‧‧‧轉變邊緣
1003‧‧‧轉變時間
1011‧‧‧上升轉變邊緣
1012‧‧‧下降轉變邊緣
1021‧‧‧線性中間部分
1022‧‧‧線性中間部分
1023‧‧‧線性前端部分
1024‧‧‧線性後端部分
1025‧‧‧箭頭
1026‧‧‧箭頭
1031‧‧‧相交點
1032‧‧‧線性中間部分
1033‧‧‧線性前端部分
1035‧‧‧箭頭
1036‧‧‧箭頭
1200‧‧‧切換系統
1201‧‧‧輸出端子
1202‧‧‧電流源
1210‧‧‧電晶體/開關
1211‧‧‧控制端子/控制輸入
1220‧‧‧電晶體/開關
1221‧‧‧控制端子/控制輸入
1230‧‧‧控制器
1231‧‧‧輸出端子/控制信號
1232‧‧‧命令
1240‧‧‧差分通信頻道
1241‧‧‧第一導體
1242‧‧‧第二導體
1300‧‧‧切換系統
1301‧‧‧輸出端子
1302‧‧‧電流源
1310‧‧‧開關
1311‧‧‧閘極
1320‧‧‧開關
1321‧‧‧閘極
1330‧‧‧控制器
1340‧‧‧差分通信頻道
1341‧‧‧第一導體
1342‧‧‧第二導體
1351‧‧‧輸出端子
1352‧‧‧輸出端子
1400‧‧‧C1(t)
1401‧‧‧線性前端部分
1402‧‧‧線性中間部分
1403‧‧‧線性後端部分
1420‧‧‧C2(t)
1430‧‧‧F(t)
1440‧‧‧轉變週期
1451‧‧‧中間部分之低拐點
1452‧‧‧中間部分之高拐點
1461‧‧‧中間部分之低拐點
1462‧‧‧中間部分之高拐點
1500‧‧‧C1(t)
1501‧‧‧線性前端部分
1502‧‧‧線性中間部分
1503‧‧‧線性後端部分
1520‧‧‧C2(t)
1530‧‧‧F(t)
1540‧‧‧轉變週期
1551‧‧‧中間部分之低拐點
1552‧‧‧中間部分之高拐點
1561‧‧‧中間部分之低拐點
1562‧‧‧中間部分之高拐點
1600‧‧‧C1(t)
1601‧‧‧線性前端部分
1602‧‧‧線性中間部分
1603‧‧‧線性後端部分
1620‧‧‧C2(t)
1630‧‧‧F(t)
1640‧‧‧轉變週期
1651‧‧‧中間部分之低拐點
1652‧‧‧中間部分之高拐點
1661‧‧‧中間部分之低拐點
1662‧‧‧中間部分之高拐點
C1(t)‧‧‧電壓信號
C2(t)‧‧‧電壓信號
D+‧‧‧第一導體
D-‧‧‧第二導體
F(t)‧‧‧共同模式噪音信號
I‧‧‧電流
I1‧‧‧第一複合電流
I2‧‧‧第二複合電流
J‧‧‧USB邏輯狀態
K‧‧‧USB邏輯狀態
R3‧‧‧電阻器
R4‧‧‧電阻器
t1‧‧‧時間
t2‧‧‧時間
t3‧‧‧時間
圖1(先前技術)說明典型串列差分通信鏈路；圖2說明與圖1之串列差分通信鏈路相關聯之時序圖；圖3(先前技術)描繪在圖1之串列差分通信鏈路中未使用共同模式扼流圈之情況下獲得的眼圖形；圖4(先前技術)為典型共同模式扼流圈及靜電放電(ESD)抑制組件之示意圖；圖5(先前技術)為包括共同模式扼流圈之串列差分通信鏈路之示意圖；圖6(先前技術)描繪使用具有共同模式扼流圈之串列差分通信鏈路而獲得之眼圖形；圖7(先前技術)展示當串列差分通信鏈路之可控開關處於中間位置狀態時之電壓信號的模擬結果；圖8說明已根據本揭示案之一實例實施例而分段的所模擬之信號；圖9說明已根據本揭示案之另一實例實施例而分段的所模擬之信號； 圖10A(先前技術)展示轉變邊緣；圖10B至圖10D展示根據本揭示案之實例實施例之各種轉變邊緣；圖11描繪根據本揭示案之一實例實施例的經由串列差分通信鏈路而傳輸之信號之眼圖形；圖12示意性地說明根據本揭示案之一實例實施例之切換系統；圖13示意性地說明根據本揭示案之另一實例實施例之切換系統；及圖14展示根據本揭示案之一實例實施例的與對稱分段之轉變曲線相關聯之模擬結果；圖15展示根據本揭示案之另一實例實施例的與不對稱分段之轉變曲線相關聯之模擬結果；及圖16展示根據本揭示案之又一實例實施例的與對稱分段之轉變曲線相關聯之模擬結果。
應瞭解，為說明之簡潔及清晰起見，圖式中所示之元件未必按比例繪製。此外，在認為適當時，參考數字可在該等圖式之間重複以指示相同、對應或類似元件。
1200‧‧‧切換系統
1201‧‧‧輸出端子
1202‧‧‧電流源
1210‧‧‧電晶體/開關
1211‧‧‧控制端子/控制輸入
1220‧‧‧電晶體/開關
1221‧‧‧控制端子/控制輸入
1230‧‧‧控制器
1231‧‧‧輸出端子/控制信號
1232‧‧‧命令
1240‧‧‧差分通信頻道
1241‧‧‧第一導體
1242‧‧‧第二導體
I‧‧‧電流
I1‧‧‧第一複合電流
I2‧‧‧第二複合電流

Claims (17)

  1. 一種經由一具有一第一導體及一第二導體之差分通信頻道來每次傳輸一個二進位數位之方法，該方法包含：A)藉由一電流源將一電流提供至該第一導體，同時將該第二導體與該電流源隔離，以藉此傳輸一第一二進位數位；及，B)回應於一傳輸一第二二進位數位之命令，(i)將提供至該第一導體之該電流的一量自一最大值縮減至零，並(ii)將一由該電流源提供至該第二導體之電流的一量自零增加至一最大值，其中該縮減與該增加(a)係同時執行，(b)係以一使得提供至該第一導體之該電流之該量之縮減速率相同於提供至該第二導體之該電流之該量之增加速率之方式執行，及(c)係以一使得對應於提供至該第一導體之該電流之一第一信號及對應於提供至該第二導體之該電流之一第二信號中之每一者具有一轉變邊緣之方式執行，該轉變邊緣具有一前端部分、一中間部分及一後端部分，其中該轉變邊緣之該中間部分具有大於該轉變邊緣之該前端部分之一平均斜率且大於該轉變邊緣之該後端部分之一平均斜率之一平均斜率，且其中經由控制信號而執行該縮減及該增加，以將可控開關自一發出信號模式改變至另一發出信號模式，以便經由該等所發布之控制信號而產生對應於與各別該第一及該第二信號相關聯之該轉變邊緣的複合電流。
  2. 如請求項1之方法，其中該第一信號之該轉變邊緣與該第二信號之該轉變邊緣相交於一相交點處，且關於該相交點對稱。
  3. 如請求項1之方法，其中該第一信號之該轉變邊緣與該第二信號之該轉變邊緣相交於一相交點處，且關於該相交點不對稱。
  4. 如請求項1之方法，其中在該第一信號之該轉變邊緣之該中間部分之一較低端點處之該第一信號之一量值高於該第一信號之該最大值之20%，且在該第一信號之該轉變邊緣之該中間部分之一較高端點處之該第一信號之一量值低於該第一信號之該最大值之80%，且其中在該第二信號之該轉變邊緣之該中間部分之一較低端點處之該第二信號之一量值高於該第二信號之該最大值之20%，且在該第二信號之該轉變邊緣之該中間部分之一較高端點處之該第二信號之一量值低於該第二信號之該最大值之80%。
  5. 如請求項1之方法，其中，對於該等轉變邊緣中之每一者而言，其之該中間部分為至少實質上線性的。
  6. 如請求項1之方法，其中該等轉變邊緣中之每一者具有一與通用串列匯流排協定相符之持續時間。
  7. 如請求項1之方法，其中，對於該等轉變邊緣中之每一者而言，其之該中間部分之該平均斜率小於0.227，其之該前端部分之該平均斜率處於0.06與0.0909之間，且其之該後端部分之該平均斜率處於0.06與0.0909之間。
  8. 一種用於經由一差分通信頻道來每次一個二進位數位地傳輸數位資料之系統，該系統包含：A)一切換系統，其可操作地插入於一電流源與一差分通信頻道之間，該差分通信頻道包括一第一導體及一第二導體；及B)一控制器，其操作以將控制信號發布至該切換系統，以：i.在一第一二進位數位之傳輸期間，將該電流源僅連接至該第一導體，且在一第二不同二進位數位之傳輸期間，將該電流源僅連接至該第二導體；且，ii.在該電流源與該第一導體切斷連接且連接至該第二導體時，同時地(a)將由該電流源提供至該第一導體之電流的一量自一最大值縮減至零，並(b)將由該電流源提供至該第二導體之電流的一量自零增加至一最大值，其中該控制器可操作以發布該等控制信號以便以如下方式執行：(1)該縮減與該增加係同時執行，(2)使得提供至該第一導體之該電流之該量之縮減速率相同於提供至該第二導體之該電流之該量之增加速率，及(3)使得對應於提供至該第一導體之該電流之一第一信號及對應於提供至該第二導體之該電流之一第二信號中之每一者具有一轉變邊緣，該轉變邊緣具有一前端部分、一中間部分及一後端部分，其中該轉變邊緣之該中間部分具有大於該轉變邊緣之該前端部分之一平均斜率且大於該轉變 邊緣之該後端部分之一平均斜率之一平均斜率，且其中該切換系統包括：插入於該電流源與該第一導體之間之一第一可控開關；及插入於該電流源與該第二導體之間之一第二可控開關，其中該控制器經由該等所發布之控制信號而控制該第一可控開關以產生對應於與該第一信號相關聯之該轉變邊緣的一複合電流，及控制該第二可控開關以產生對應於與該第二信號相關聯之該轉變邊緣的一複合電流。
  9. 如請求項8之系統，其中該第一信號之該轉變邊緣與該第二信號之該轉變邊緣相交於一相交點處，且關於該相交點對稱。
  10. 如請求項8之系統，其中該第一信號之該轉變邊緣與該第二信號之該轉變邊緣相交於一相交點處，且關於該相交點不對稱。
  11. 如請求項8之系統，其中在該第一信號之該轉變邊緣之該中間部分之一較低端點處之該第一信號之一量值高於該第一信號之該最大值之20%，且在該第一信號之該轉變邊緣之該中間部分之一較高端點處之該第一信號之一量值低於該第一信號之該最大值之80%，且其中在該第二信號之該轉變邊緣之該中間部分之一較低端點處之該第二信號之一量值高於該第二信號之該最大值之20%，且在該第二信號之該轉變邊緣之該中間部分之一較高端 點處之該第二信號之一量值低於該第二信號之該最大值之80%。
  12. 如請求項8之系統，其中，對於該等轉變邊緣中之每一者而言，其之該中間部分之該平均斜率小於0.227，其之該前端部分之該平均斜率處於0.06與0.0909之間，且其之該後端部分之該平均斜率處於0.06與0.0909之間。
  13. 如請求項8之系統，其中該等轉變邊緣中之每一者具有一與通用串列匯流排協定相符之持續時間。
  14. 如請求項8之系統，其中該第一可控開關及該第二可控開關可選擇性地操作於一截止模式、一飽和模式或一線性模式。
  15. 如請求項8之系統，其中該等可控開關係基於由該控制器所發布之該等控制信號而可獨立地改變。
  16. 一種用於經由一差分通信頻道來每次一個二進位數字地傳輸數位資料之系統，該系統包含：A)一切換系統，其可操作地插入於一電流源與一差分通信頻道之間，該差分通信頻道包括一第一導體及一第二導體；及B)一控制器，其操作以將控制信號發布至該切換系統，以：a.在一第一二進位數字之傳輸期間，將該電流源僅連接至該第一導體，且在一第二不同二進位數字之傳輸期間，將該電流源僅連接至該第二導體；且，b.在該電流源與該第一導體切斷連接且連接至該第 二導體時，同時地(a)將由該電流源提供至該第一導體之電流的一量自一最大值縮減至零，並(b)將由該電流源提供至該第二導體之電流的一量自零增加至一最大值，其中該控制器可操作以發布該等控制信號以便以如下方式執行：(1)該縮減與該增加係同時執行，(2)使得提供至該第一導體之該電流之該量的縮減速率相同於提供至該第二導體之該電流之該量的增加速率，及(3)使得對應於提供至該第一導體之該電流之一第一信號及對應於提供至該第二導體之該電流之一第二信號中之每一者具有一轉變邊緣，該轉變邊緣具有一前端部分、一中間部分及一後端部分，其中該轉變邊緣之該中間部分具有大於該轉變邊緣之該前端部分之一平均斜率且大於該轉變邊緣之該後端部分之一平均斜率之一平均斜率，其中該切換系統包含：一第一集合之兩個或兩個以上可控開關，其並聯連接且插入於該電流源與該第一導體之間，該兩個或兩個以上可控開關中之每一者可回應於由該控制器發布之該等控制信號中之一或多者而獨立地在一"截止"模式、一"線性"模式與一"飽和"模式之間改變；及一第二集合之兩個或兩個以上可控開關，其並聯連接且插入於該電流源與該第二導體之間，該兩個或兩個以上可控開關中之每一者可回應於由該控制器發布之該等控制信號中之一或多者而獨立地在一"截止"模式、一"線 性"模式與一"飽和"模式之間改變，其中該控制器經由該等所發布之控制信號而控制該第一集合之兩個或兩個以上可控開關來產生一對應於與該第一信號相關聯之該轉變邊緣的複合電流，並控制該第二集合之兩個或兩個以上可控開關來產生一對應於與該第二信號相關聯之該轉變邊緣的複合電流。
  17. 如請求項16之系統，其中，對於該第一集合之兩個或兩個以上可控開關及該第二集合之兩個或兩個以上可控開關中之每一者而言，該等可控開關中之至少一者選擇性地以一截止模式操作，該等可控開關中之至少一者選擇性地以一飽和模式操作，且該等可控開關中之至少一者選擇性地以一線性模式操作。
TW097108553A 2007-03-11 2008-03-11 於差分通信頻道中減低共同模式噪音干擾之方法及系統 TWI427943B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US89421707P 2007-03-11 2007-03-11

Publications (2)

Publication Number Publication Date
TW200847666A TW200847666A (en) 2008-12-01
TWI427943B true TWI427943B (zh) 2014-02-21

Family

ID=39741588

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097108553A TWI427943B (zh) 2007-03-11 2008-03-11 於差分通信頻道中減低共同模式噪音干擾之方法及系統

Country Status (3)

Country Link
US (1) US8059724B2 (zh)
TW (1) TWI427943B (zh)
WO (1) WO2008111060A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9817054B2 (en) * 2012-06-28 2017-11-14 Intel Corporation Electrical margining of multi-parameter high-speed interconnect links with multi-sample probing
US9319043B2 (en) 2010-02-02 2016-04-19 Nokia Technologies Oy Generation of differential signals
US8494038B2 (en) 2010-12-19 2013-07-23 International Business Machines Corporation Common mode noise reduction within differential signal
US8847655B2 (en) * 2012-05-22 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Binary control arrangement and method of making and using the same
US20150276839A1 (en) * 2014-04-01 2015-10-01 Qualcomm Incorporated Worst case jitter prediction method using step response
US9525441B2 (en) * 2014-12-11 2016-12-20 Intel Corporation Common mode noise introduction to reduce radio frequency interference

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4201958A (en) * 1977-12-27 1980-05-06 Bell Telephone Laboratories, Incorporated Delta modulation which partitions input signal into variable-time segments that are iteratively encoded
WO1999038296A1 (en) * 1998-01-21 1999-07-29 Gennum Corporation Line driver with linear transitions
US5978419A (en) * 1997-06-24 1999-11-02 Sun Microsystems, Inc. Transmitter and receiver circuits for high-speed parallel digital data transmission link
EP0955750A2 (en) * 1998-05-05 1999-11-10 Texas Instruments Incorporated Line driver with parallel driver stages
TW466857B (en) * 1998-12-28 2001-12-01 Lucent Technologies Inc Method and system of data transmission using differential and common mode data signaling
US6327308B1 (en) * 1995-06-07 2001-12-04 Compaq Computers Corporation Asynchronous differential communication
US20050259756A1 (en) * 2004-05-24 2005-11-24 Seiko Epson Corporation Transmission circuit, data transfer control device and electronic equipment
TW200539705A (en) * 2004-03-30 2005-12-01 Toshiba Kk Image transmitting device, image receiving device and image transceiving system
JP2006033464A (ja) * 2004-07-16 2006-02-02 Renesas Technology Corp 信号線ドライバ回路
JP2006209956A (ja) * 2005-01-28 2006-08-10 Samsung Electronics Co Ltd 半導体メモリ装置及びそのサブワードラインドライバの制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287386A (en) * 1991-03-27 1994-02-15 Thinking Machines Corporation Differential driver/receiver circuit
US5485488A (en) * 1994-03-29 1996-01-16 Apple Computer, Inc. Circuit and method for twisted pair current source driver

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4201958A (en) * 1977-12-27 1980-05-06 Bell Telephone Laboratories, Incorporated Delta modulation which partitions input signal into variable-time segments that are iteratively encoded
US6327308B1 (en) * 1995-06-07 2001-12-04 Compaq Computers Corporation Asynchronous differential communication
US5978419A (en) * 1997-06-24 1999-11-02 Sun Microsystems, Inc. Transmitter and receiver circuits for high-speed parallel digital data transmission link
WO1999038296A1 (en) * 1998-01-21 1999-07-29 Gennum Corporation Line driver with linear transitions
EP0955750A2 (en) * 1998-05-05 1999-11-10 Texas Instruments Incorporated Line driver with parallel driver stages
TW466857B (en) * 1998-12-28 2001-12-01 Lucent Technologies Inc Method and system of data transmission using differential and common mode data signaling
TW200539705A (en) * 2004-03-30 2005-12-01 Toshiba Kk Image transmitting device, image receiving device and image transceiving system
US20050259756A1 (en) * 2004-05-24 2005-11-24 Seiko Epson Corporation Transmission circuit, data transfer control device and electronic equipment
JP2006033464A (ja) * 2004-07-16 2006-02-02 Renesas Technology Corp 信号線ドライバ回路
JP2006209956A (ja) * 2005-01-28 2006-08-10 Samsung Electronics Co Ltd 半導体メモリ装置及びそのサブワードラインドライバの制御方法

Also Published As

Publication number Publication date
US20080219359A1 (en) 2008-09-11
WO2008111060A2 (en) 2008-09-18
TW200847666A (en) 2008-12-01
WO2008111060A3 (en) 2008-12-31
US8059724B2 (en) 2011-11-15

Similar Documents

Publication Publication Date Title
TWI427943B (zh) 於差分通信頻道中減低共同模式噪音干擾之方法及系統
US11061844B2 (en) Transmitter with independently adjustable voltage and impedance
EP1434347B1 (en) Low voltage differential signaling (LVDS) driver with pre-emphasis
US5559447A (en) Output buffer with variable output impedance
US20070103186A1 (en) Self series terminated serial link transmitter having segmentation for amplitude, pre-emphasis, and slew rate control and voltage regulation for amplitude accuracy and high voltage protection
US20010007430A1 (en) High frequency MOSFET switch
US8269522B2 (en) Active eye opener for current-source driven, high-speed serial links
CN106535412B (zh) 一种端口共用的数字模拟调光电路
CN114791894A (zh) 用于串行接口的信号校正
JP2000122761A (ja) バスシステム及びそれを用いたメモリシステム
CN101467351B (zh) 用于带宽受限的负载的三态驱动器
Schinkel et al. A 3Gb/s/ch transceiver for RC-limited on-chip interconnects
CN104102264A (zh) 一种连续时间预加重电流模驱动器
US7768311B2 (en) Suppressing ringing in high speed CMOS output buffers driving transmission line load
KR100579045B1 (ko) 슬루율 제어가 가능한 전송선 드라이버 및 전송선 구동방법
US5953521A (en) Data-pattern induced skew reducer
US20030159121A1 (en) Variable stage ratio buffer insertion for noise optimization in a logic network
Ker et al. Design on mixed-voltage I/O buffers with slew-rate control in low-voltage CMOS process
US7203243B2 (en) Line driver with reduced power consumption
Mondal et al. A mathematical formulation to design and implementation of a low voltage swing transceiver circuit
Daraban et al. Analyzing crosstalk effects on a parallel bus using eye diagram
CN1432157A (zh) 用于减少高速数据总线上背对背电压假信号的方法和装置
CN106788394A (zh) 一种高速电流模逻辑驱动器
JPH09238164A (ja) 信号伝送装置
Dragan et al. A fast response output buffer for an I 2 C high speed interface

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees