TWI426377B - 主機板供電電路 - Google Patents

主機板供電電路 Download PDF

Info

Publication number
TWI426377B
TWI426377B TW97142157A TW97142157A TWI426377B TW I426377 B TWI426377 B TW I426377B TW 97142157 A TW97142157 A TW 97142157A TW 97142157 A TW97142157 A TW 97142157A TW I426377 B TWI426377 B TW I426377B
Authority
TW
Taiwan
Prior art keywords
effect transistor
field effect
nmos field
pin
power supply
Prior art date
Application number
TW97142157A
Other languages
English (en)
Other versions
TW201017390A (en
Inventor
Ke-You Hu
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW97142157A priority Critical patent/TWI426377B/zh
Publication of TW201017390A publication Critical patent/TW201017390A/zh
Application granted granted Critical
Publication of TWI426377B publication Critical patent/TWI426377B/zh

Links

Description

主機板供電電路
本發明係關於一種主機板供電電路。
電腦主機板上之供電電路通常用於給主機板上之不同晶片及零組件供電，其中包括給主機板上之一MCH(Memory Controller Hub，記憶體控制中心，即傳統意義上之北橋晶片)提供一1.25V之電壓脈衝訊號。主機板之MCH負責連接CPU，AGP匯流排及記憶體。惟，因習知主機板供電電路提供給MCH之1.25V電壓脈衝訊號存在干擾訊號，故不夠穩定，導致電腦經常出現當機。
鑒於以上內容，有必要提供一種主機板供電電路，可提供穩定之電壓脈衝訊號給記憶體控制中心。
一種主機板供電電路，包括一第一NMOS場效應電晶體、一第二NMOS場效應電晶體、一第一電容、一第一電感及一延時電路，該第一NMOS場效應電晶體之閘極與一電壓調節模塊之一高端門極驅動輸出引腳相連，該第一NMOS場效應電晶體之源極與該電壓調節模塊之一相位引腳相連，並透過該第一電容與該電壓調節模塊之一驅動引腳相連，還透過該第一電感與一記憶體控制中心相連，該第一NMOS場效應電晶體之汲極與一系統電源相連；該第二NMOS場效應電晶體之閘極與該電壓調節模塊之一低端門極驅動輸出引腳相連，該第二NMOS場效應電晶體之源 極接地，其汲極與該第一NMOS場效應電晶體之源極及該延時電路相連；其中，該電壓調節模塊之高端門極驅動輸出引腳及低端門極驅動輸出引腳分別用於驅動該第一NMOS場效應電晶體及第二NMOS場效應電晶體，該相位引腳輸出一電壓脈衝訊號透過該第一NMOS場效應電晶體及第二NMOS場效應電晶體交替導通為該記憶體控制中心供電。
前述主機板供電電路透過該第一NMOS場效應電晶體、第二NMOS場效應電晶體交替導通，並透過該延時電路為該記憶體控制中心提供一穩定之電壓脈衝訊號。
請參閱圖1，本發明主機板供電電路之較佳實施方式包括一第一NMOS場效應電晶體Q1、一第二NMOS場效應電晶體Q2、兩電感L1及L2、五電阻R1、R2、R3、R4及R5、六電容C1、C2、C3、C4、C5及C6、一VRM(Voltage Regulator Module，電壓調節模塊)10以及一PWM(Pulse Width Modulation，脈衝寬度調製)控制器20。
該第一NMOS場效應電晶體Q1之閘極透過該電阻R1與該VRM10之一UGATE(Upper Gate drive output，第一門極驅動輸出)引腳相連。該第一NMOS場效應電晶體Q1之源極與該VRM10之一PHASE(相位)引腳相連，並透過該電感L1與一MCH(Memory Controller Hub，記憶體控制中心)30相連，還依序透過該電容C1以及電阻R2與該VRM10之一BOOT(驅動)引腳相連。其中，該電感 L1可提供分流、濾波等作用。該第一NMOS場效應電晶體Q1之汲極透過該電感L2與一電壓為12V之系統電源12V_SYS相連，還分別透過該電容C2、C3以及C4接地。
該第二NMOS場效應電晶體Q2之閘極透過該電阻R3與該VRM10之一LGATE(Lower Gate drive output，第二門極驅動輸出)引腳相連。該第二NMOS場效應電晶體Q2之源極接地。該第二NMOS場效應電晶體Q2之汲極與該第一NMOS場效應電晶體Q1之源極相連，並透過該電阻R4與該PWM(Pulse Width Modulation，脈衝寬度調製)控制器20之一VTT_OPS(External buffer PWM current protection signal，過電流保護)引腳相連，該VTT_OPS引腳用於為該主機板供電電路提供過電流保護作用。該第二NMOS場效應電晶體Q2之汲極還與一RC延時電路40相連。該RC延時電路40包括該電阻R5及該電容C5。該R5之電阻值介於2.09Ohm－2.31Ohm之間，該電容C5之電容值為1nF。該電阻R5之一端與該第二NMOS場效應電晶體Q2之汲極相連，另一端透過該電容C5接地。其中，該VRM10之UGATE引腳及LGATE引腳交替輸出高電平訊號驅動該第一NMOS場效應電晶體Q1、第二NMOS場效應電晶體Q2導通，該PHASE引腳透過該第一NMOS場效應電晶體Q1、第二NMOS場效應電晶體Q2交替導通為該MCH 30提供一1.25V之電壓脈衝訊號。
該VRM10還包括一PVCC(Upper gate drive supply bias，高端門極驅動電壓)引腳、一VCC(＋12 Supply voltage，電壓)引腳、一PWM(Input PWM signal for controlling the driver，脈衝寬度調製)引腳以及一GND(接地)引腳，該PVCC引腳及VCC引腳與該系統電源12_SYS相連，並透過該電容C6接地。該VRM10之PWM引腳與該PWM控制器20之一VTT_PWM(脈衝寬度調製電壓)引腳相連。該GND引腳接地。
當該VRM10啟動時，該VCC引腳之工作電壓未達到額定工作值12V時，該UGATE引腳及LGATE引腳輸出均為低電平，該第一NMOS場效應電晶體Q1及第二NMOS場效應電晶體Q2均截止。當該VCC引腳之工作電壓達到額定工作值12V時，該PWM控制器20之VTT_PWM引腳輸出一PWM訊號給該VRM10之PWM引腳，使該VRM10之UGATE引腳及LGATE引腳輪流輸出高/低電平訊號從而控制該第一NMOS場效應電晶體Q1及第二NMOS場效應電晶體Q2交替導通。具體工作原理如下：開始時，從該PWM控制器20輸入到該VRM10之PWM訊號為低電平，該LGATE引腳輸出高電平使第二NMOS場效應電晶體Q2導通，該第一NMOS場效應電晶體Q1截止，該電容C1被充電。當PWM訊號上升為高電平時，該LGATE引腳輸出低電平使該第二NMOS場效應電晶體Q2截止，該電容C1被充電至12V，其內部儲存之電能使該BOOT引腳及UGATE引腳之間之內部開關(圖未示)導通，該UGATE輸出高電平使該第一NMOS場效應電晶體Q1導通。當PWM訊號又下降為低電平時，該UGATE 引腳輸出低電平使該第一NMOS場效應電晶體Q1截止，該LGATE引腳輸出高電平時使該第二NMOS場效應電晶體Q2導通，即實現該第一NMOS場效應電晶體Q1及第二NMOS場效應電晶體Q2交替導通，使該VRM10之PHASE引腳提供1.25V之電壓脈衝訊號給該MCH30。該RC延時電路40將該VRM 10之PHASE引腳輸出之1.25V電壓脈衝訊號進行時序延時，從而降低習知技術中干擾訊號對1.25V電壓脈衝訊號之影響，使得本發明主機板供電電路相較于習知主機板供電電路能夠提供穩定之1.25V電壓脈衝訊號為該MCH 30供電。
本較佳實施例中，該電感L2、電容C2、C3、C4、C6用於濾波，在其他實施例中可選擇性地省略以節約成本。
前述主機板供電電路透過該第一NMOS場效應電晶體Q1、第二NMOS場效應電晶體Q2交替導通並透過該RC延時電路40為該MCH30提供一穩定之1.25V電壓脈衝訊號。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，在爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。
電壓調節模塊‧‧‧10
PWM控制器‧‧‧20
記憶體控制中心‧‧‧30
RC延時電路‧‧‧40
NMOS場效應電晶體‧‧‧Q1、Q2
電感‧‧‧L1、L2
電容‧‧‧C1－C6
電阻‧‧‧R1－R5
圖1係本發明主機板供電電路較佳實施方式之電路圖。
電壓調節模塊‧‧‧10
PWM控制器‧‧‧20
記憶體控制中心‧‧‧30
RC延時電路‧‧‧40
NMOS場效應電晶體‧‧‧Q1、Q2
電感‧‧‧L1、L2
電容‧‧‧C1－C6
電阻‧‧‧R1－R5

Claims (10)

  1. 一種主機板供電電路，包括一第一NMOS場效應電晶體、一第二NMOS場效應電晶體、一第一電容、一第一電感及一延時電路，該第一NMOS場效應電晶體之閘極與一電壓調節模塊之一高端門極驅動輸出引腳相連，該第一NMOS場效應電晶體之源極與該電壓調節模塊之一相位引腳相連，並透過該第一電容與該電壓調節模塊之一驅動引腳相連，同時還透過該第一電感與一記憶體控制中心相連，該第一NMOS場效應電晶體之汲極與一系統電源相連；該第二NMOS場效應電晶體之閘極與該電壓調節模塊之一低端門極驅動輸出引腳相連，該第二NMOS場效應電晶體之源極接地，其汲極與該第一NMOS場效應電晶體之源極及該延時電路相連；其中，該電壓調節模塊之高端門極驅動輸出引腳及低端門極驅動輸出引腳分別用於驅動該第一NMOS場效應電晶體及第二NMOS場效應電晶體，該相位引腳輸出一電壓脈衝訊號透過該第一NMOS場效應電晶體及第二NMOS場效應電晶體交替導通為該記憶體控制中心供電。
  2. 如申請專利範圍第1項所述之主機板供電電路，其中該第一NMOS場效應電晶體之汲極透過一第二電感與該系統電源相連。
  3. 如申請專利範圍第1項所述之主機板供電電路，其中該第二NMOS場效應電晶體之汲極還透過一電阻與一脈衝寬度調製控制器之一過電流保護引腳相連。
  4. 如申請專利範圍第1項所述之主機板供電電路，其中該電壓調節模塊還包括一高端門極驅動電壓引腳、一電壓引腳、一脈衝寬度調製引腳以及一接地引腳，該高端門極驅動電壓引腳與該電壓引腳相連，並與該系統電源相連，還透過一第二電容接地；該脈衝寬度調製引腳與該脈衝寬度調製控制器之一脈衝寬度調製電壓引腳相連以接收一脈衝寬度調製訊號；該接地引腳接地。
  5. 如申請專利範圍第1項所述之主機板供電電路，其中該第一NMOS場效應電晶體之閘極透過一電阻與該電壓調節模塊之高端門極驅動輸出引腳相連。
  6. 如申請專利範圍第1項所述之主機板供電電路，其中該第一電容透過一電阻與該電壓調節模塊之驅動引腳相連。
  7. 如申請專利範圍第1項所述之主機板供電電路，其中該第二NMOS場效應電晶體之閘極透過一電阻與該電壓調節模塊之低端門極驅動輸出引腳相連。
  8. 如申請專利範圍第1項所述之主機板供電電路，其中該第一NMOS場效應電晶體之汲極還分別透過一第二電容、一第三電容及一第四電容接地。
  9. 如申請專利範圍第1項所述之主機板供電電路，其中該延時電路包括一電阻及一第二電容，該電阻之一端與該第二NMOS場效應電晶體之汲極相連，另一端透過該第二電容接地。
  10. 如申請專利範圍第9項所述之主機板供電電路，其中該 電阻之電阻值介於2.09Ohm－2.31Ohm之間，該第二電容之電容值為1nF。
TW97142157A 2008-10-31 2008-10-31 主機板供電電路 TWI426377B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97142157A TWI426377B (zh) 2008-10-31 2008-10-31 主機板供電電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97142157A TWI426377B (zh) 2008-10-31 2008-10-31 主機板供電電路

Publications (2)

Publication Number Publication Date
TW201017390A TW201017390A (en) 2010-05-01
TWI426377B true TWI426377B (zh) 2014-02-11

Family

ID=44830828

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97142157A TWI426377B (zh) 2008-10-31 2008-10-31 主機板供電電路

Country Status (1)

Country Link
TW (1) TWI426377B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102243521A (zh) * 2010-05-14 2011-11-16 鸿富锦精密工业（深圳）有限公司 主板供电电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208538B1 (en) * 1999-06-01 2001-03-27 Semiconductor Components Industries, Llc PWM control apparatus
US6891764B2 (en) * 2003-04-11 2005-05-10 Intel Corporation Apparatus and method to read a nonvolatile memory
US6940262B2 (en) * 2002-12-31 2005-09-06 Intersil Americas Inc. PWM-based DC-DC converter with assured dead time control exhibiting no shoot-through current and independent of type of FET used
TW200538909A (en) * 2004-05-28 2005-12-01 Hon Hai Prec Ind Co Ltd System and method for adjusting CPU supply voltage
TWM304696U (en) * 2006-05-17 2007-01-11 Universal Scient Ind Co Ltd Instant loading electric current inspection circuit for central processing unit
US7426123B2 (en) * 2004-07-27 2008-09-16 Silicon Laboratories Inc. Finite state machine digital pulse width modulator for a digitally controlled power supply

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208538B1 (en) * 1999-06-01 2001-03-27 Semiconductor Components Industries, Llc PWM control apparatus
US6940262B2 (en) * 2002-12-31 2005-09-06 Intersil Americas Inc. PWM-based DC-DC converter with assured dead time control exhibiting no shoot-through current and independent of type of FET used
US6891764B2 (en) * 2003-04-11 2005-05-10 Intel Corporation Apparatus and method to read a nonvolatile memory
TW200538909A (en) * 2004-05-28 2005-12-01 Hon Hai Prec Ind Co Ltd System and method for adjusting CPU supply voltage
US7426123B2 (en) * 2004-07-27 2008-09-16 Silicon Laboratories Inc. Finite state machine digital pulse width modulator for a digitally controlled power supply
TWM304696U (en) * 2006-05-17 2007-01-11 Universal Scient Ind Co Ltd Instant loading electric current inspection circuit for central processing unit

Also Published As

Publication number Publication date
TW201017390A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
US6249111B1 (en) Dual drive buck regulator
US7990124B2 (en) Power supply circuit
US7138786B2 (en) Power supply driver circuit
JP4366422B2 (ja) Ｄｃ−ｄｃコンバータ用垂下増幅器回路
US8248047B2 (en) Power supply circuit
JP2005304210A (ja) 電源ドライバ装置及びスイッチング電源装置
JP2006508629A (ja) スイッチング回路のためのドライバおよび駆動方法
US8049473B2 (en) Power supply circuit
US20060227480A1 (en) Voltage providing circuit
US10236771B1 (en) Methods and systems of detecting failure modes of DC to DC power converters
TWI458244B (zh) 軟式切換驅動電路
TWI426377B (zh) 主機板供電電路
TW201351115A (zh) 電源控制電路
JP2005176586A (ja) １つの集積回路を超えてトランジスタのサイズを拡張するための方法および装置
TWI469152B (zh) 記憶體供電電路
TW201443910A (zh) 記憶體供電電路
CN210007689U (zh) 基于场效应管的热插拔电路
TWI450082B (zh) 備用電源產生電路
CN215871163U (zh) 一种隔离式双通道栅极驱动器的驱动电路
JP4124363B2 (ja) Ｐｗｍ出力回路
US9979290B2 (en) Dual use bootstrap driver
JP6613256B2 (ja) 保護回路及び負荷駆動回路
TWI394369B (zh) 時序改善電路
TWI420285B (zh) 主機板電壓調節模組控制電路
TW201135437A (en) Power supply circuit for central processing unit

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees