TWI423416B - 針對低剖面線接合之積體電路支撐物 - Google Patents

針對低剖面線接合之積體電路支撐物 Download PDF

Info

Publication number
TWI423416B
TWI423416B TW097105901A TW97105901A TWI423416B TW I423416 B TWI423416 B TW I423416B TW 097105901 A TW097105901 A TW 097105901A TW 97105901 A TW97105901 A TW 97105901A TW I423416 B TWI423416 B TW I423416B
Authority
TW
Taiwan
Prior art keywords
encapsulant
die
microns
active surface
bead
Prior art date
Application number
TW097105901A
Other languages
English (en)
Other versions
TW200915524A (en
Inventor
Laval Long-Shan Chung
Kiangkai Tankongchumruskul
Kia Silverbrook
Original Assignee
Silverbrook Res Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silverbrook Res Pty Ltd filed Critical Silverbrook Res Pty Ltd
Publication of TW200915524A publication Critical patent/TW200915524A/zh
Application granted granted Critical
Publication of TWI423416B publication Critical patent/TWI423416B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85947—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by mechanical means, e.g. "pull-and-cut", pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

針對低剖面線接合之積體電路支撐物
本發明係有關於積體電路封裝的領域。詳言之，本發明係有關於電路板與積體電路晶粒上的接觸墊(contact pad)之間的線接合包封。
製造於矽晶圓基材上的積體電路藉由線接合而被電連接至印刷電路板上。線接合是非常薄的電線－直徑約25至40微米－其由接觸墊沿著晶圓基材的側邊延伸至印刷電路板(PCB)上的接點。為了保護及強化線接合，線接合被密封在一被稱為包封劑的環氧樹脂珠粒(bead)內。從接觸墊到PCB的電線被作成比所需要的更長用以適應介於PCB與接觸墊之間的間隙因為熱膨脹，構件的屈曲等等所產生的改變。這些比所需要的還長的電線很自然地形成接觸墊與PCB之間的一個弧。該電線弧的頂端通常是在接觸墊之上約300微米，但有些線接合會延伸得更高。如其名稱讓人聯想到的，包封劑必需將整個電線的長度包封起來，所以包封劑珠粒將擴展至接觸墊之上500微米至600微米。
製造於矽晶圓基材上的積體電路通常被稱為一‘晶粒(die)’。為了說明書的目的，晶粒一詞將被用來指稱一使用光刻技術(通常用於半導體製造中之蝕刻與沉積技術)製造於晶圓基材上的積體電路。如果該晶粒純粹是一電 子的微處理器的話，就不太需要保持包封劑珠粒尺寸的嚴密控制。然而，如果該晶粒是一具有活性上表面之微機電系統(MEMS)裝置的話，則讓該晶粒的活性表面與另一表面緊鄰就是有必要或是所想要的。此情況適用於噴墨列印頭。列印媒介對噴嘴陣列的接近程度會影響列印品質。相同地，如果一清潔表面刮掃過噴嘴的話，則包封劑的珠粒會妨礙該刮掃接觸。
另一個問題是因為包封劑珠粒的側邊不是筆直的而發生。一種通常用來沉積該包封劑的技術包含將包封劑從一針頭直接擠到一排線接合上。包封劑的體積及在晶粒上的放置並沒有很精確。該幫浦壓力的變化或該針頭的速度上稍微不一致都會造成該珠粒之與該活性表面相接觸的一側被相當地彎曲。該珠粒的該側邊不是筆直的時，它必需與該活性表面’上之任何活性部件適當地間隔開，用以寬裕地容納擾亂(perturbation)。將電接點與該活性表面的活性部分(例如，噴墨噴嘴)間隔開來會耗盡有價值的晶圓資源並減少可從一片晶圓上製造出來的晶粒數目。
有鑑於噴墨列印頭的廣泛使用，本發明將特別以在此領域上的應用為例來加以描述。然而，一般人將可瞭解的是，這純粹是舉例性的且本發明可同樣地應用到線接合至一PCB或其它支撐結構的積體電路上。
依據第一態樣，本發明提供一種微處理器裝置，其包 含：一支撐結構，其具有一晶片安裝區及一導體安裝區；一噴墨列印頭IC，其被支撐在該晶片安裝區上，該噴墨列印頭IC具有一與該晶片安裝區接觸的背面及一與該背面相反之活性表面，該活性表面具有電接觸墊及一陣列的噴墨噴嘴；多個電導體，其至少部分地被支撐在該導體安裝區上；及一系列的線接合，其由該等電接觸墊延伸至多個被支撐在該導體安裝區上的電導體；其中該晶片安裝區相對於該導體安裝區被升高。
藉由將該晶片安裝區相對於該PCB的其它部分，或至少連接至該線接合的PCB端的導體，升高，由該層形成的弧的頂端更靠近該晶粒之活性表面。這可讓包封劑的珠粒具有一相對於該活性表面而言較低的剖面。藉此低的包封劑珠粒，該活性表面可被帶引更加緊鄰另一表面而不相接觸。例如，在一列印頭IC上的噴嘴陣列可以離該紙張路徑300微米至400微米。
較佳地，該晶片安裝區相對於該導體安裝區被升高超過100微米。較佳地，該支撐結構具有一級階介於該晶片安裝區與該導體安裝區之間。
較佳地，該等多個導體被一排沿著最靠近該晶粒的邊緣之接合墊併入到該可撓曲的印刷電路板(撓性PCB)中，該等接合墊離晶粒上的接觸墊超過2公釐。
較佳地，該等線接合是用直徑小於40微米的電線形成的並延伸於該晶粒之活性表面上方小於100微米處。
較佳地，該等線接合被塑性地變形使得它們延伸於該晶粒之活性表面上方小於50微米處。
較佳地，該活性表面具有功能性元件，其與該晶粒上的接觸墊相距小於260微米。在一特佳的形式中，該晶粒為一噴墨列印頭IC且該等功·能性元件為噴嘴，墨水經由噴嘴被噴出。在一些實施例中，該支撐結構為一液晶聚合物(LCP)模製物。
較佳地，該等線接合被覆蓋在一包封劑的珠粒中，該包封劑的珠粒延伸於該晶粒之活性表面上方小於200微米處。
較佳地，該等線接合被覆蓋在一包封劑的珠粒中，該包封劑的珠粒具有一經過剖面化的表面，它是平的，平行於該活性表面且與其相距小於100微米。
較佳地，該等線接合被覆蓋在一包封劑的珠粒中，該包封劑的珠粒具有一平的且相對於該活性表面傾斜之經過剖面化的表面。
較佳地，該等線接合被覆蓋在一包封劑的珠粒中，該包封劑是一環氧樹脂物質，其在未固化時是搖變性的(thixotropic)。
較佳地，該等線接合被覆蓋在一包封劑的珠粒中，該包封劑是一環氧樹脂物質，其在未固化時具有大於700cp的黏度。
在一特定的實施例中，該列印頭IC被安裝在一印表機內使得在使用期間噴嘴離紙張路徑小於100微米。
依據第二態樣，本發明提供一種將介於一晶粒上的接觸墊與一支撐結構上的導體之間的線接合剖面化作業的方法，該方法包含的步驟為：用一線接合將晶粒上的接觸墊電連接至該支撐結構上的導體，該線接合延伸成為一從該接觸墊至該導體的弧；推擠該線接合用以讓該弧塌陷並將該線接合塑性地變形；及釋放該線接合使得該塑性變形將該線接合保持在一較平的剖面形狀。
該線接合的強度是相當小，在3至5克力的等級。然而，申請人的研究顯示該線接合結構堅固到足以承受來自塑性變形之一定程度的加工硬化。該線接合的弧可在不犧牲與PCB的電連接下被變形成為一較平的剖面。
較佳地，該晶粒具有一活性表面其具有功能性元件，接觸墊其被形成在該活性表面的一個邊緣上，該線接合具有一小於40微米的直徑且該弧延伸在該晶粒之活性表面上方大於100微米處。
較佳地，該等線接合被塑性地變形使得它們延伸於該晶粒之活性表面上方小於50微米處。
較佳地，該線接合藉由與一刀片狀物嚙合而被推擠，該刀片狀物具有一用來接觸該線接合之圓角化的邊緣區。
較佳地，該方法進一步包含的步驟為： 施用一包封劑的珠粒於該線接合上；及移動一剖面化作業表面於該活性表面之上用以將該包封劑的珠粒平坦化。
較佳地，該包封劑的珠粒具有一經過剖面化的表面，它是平的，平行於該活性表面且與其相距小於100微米。
較佳地，該包封劑的珠粒具有一平的且相對於該活性表面傾斜之經過剖面化的表面。
較佳地，該包封劑是一環氧樹脂物質，其在未固化時具有大於700cp的黏度。在一較佳的實施例中，該包封劑是一環氧樹脂物質，其在未固化時是搖變性的(thixotropic)。
較佳地，該方法進一步包含的步驟為：將該剖面化作業表面放置成與該活性表面相鄰並與其間隔開，用以界定一間隙；及將包封劑的珠粒施用到該等接觸墊上，使得該珠粒的一側接觸該剖面化作業表面且該珠粒的一部分延伸至該間隙內並到達該活性表面。
較佳地，該活性表面具有功能性元件，其與該晶粒上的接觸墊相距小於260微米。在一特佳的形式中，該晶粒為一噴墨列印頭IC且該等功能性元件為噴嘴，墨水經由噴嘴被噴出。在一些實施例中，該列印頭IC被安裝在一印表機內使得在使用期間噴嘴離紙張路徑小於100微米。
較佳地，該支撐結構，其具有一晶片安裝區及一導體安裝區，該晶粒被支撐在該晶片安裝區上，及多個電導體 至少部分地被支撐在該導體安裝區上，其中該晶片安裝區相對於該導體安裝區被升高。
較佳地，該晶片安裝區相對於該導體安裝區被升高超過100微米。較佳地，該支撐結構具有一級階介於該晶片安裝區與該導體安裝區之間。在一些實施例中，該等多個導體被一排沿著最靠近該晶粒的邊緣之接合墊併入到該可撓曲的印刷電路板(撓性PCB)中，該等接合墊離晶粒上的接觸墊超過2公釐。
較佳地，該支撐結構為一液晶聚合物(LCP)模製物。
依據第三態樣，本發明提供一種將沿著安裝在一支撐結構上的晶粒的邊緣延伸之包封劑的珠粒剖面化作業的方法，該方法包含的步驟為：沿著該晶粒的邊緣將包封劑的珠粒沉積在線接合上；將一剖面化作業表面放置在該晶粒之上離該晶粒一預定間距處；在該包封劑的珠粒固化之前將該剖面化作業表面移動橫過該珠粒，用以重塑該珠粒的剖面；及固化該包封劑的珠粒。
本發明發現，該包封劑可在不從線接合上剝除該包封劑之下被被一剖面化作業表面有效地形塑。該包封劑珠粒之正常的外凸形上表面可被該剖面化作業表面推向一側。藉由此低的包封劑珠粒，該活性表面可被帶引更加緊鄰另一表面而不相接觸。例如，在一列印頭IC上的噴嘴陣列 可以離該紙張路徑300微米至400微米。藉由在施加一包封劑並對其剖面化作業之前將線接合弧塌陷或平坦化，在該列印頭IC上的噴嘴陣列可以離該紙張路徑不到100微米。
較佳地，該等線接合延伸成一從該晶粒之各別的接觸墊到該支撐結構上之對應的導體之弧且該方法包含的步驟為：推擠該線接合用以將該線接合塑性地變形；及釋放該線接合使得該塑性變形將該線接合保持在一較平的剖面形狀。
較佳地，該晶粒具有一活性表面其具有功能性元件，接觸墊其被形成在該活性表面的一個邊緣上，該線接合具有一小於40微米的直徑且該弧延伸在該晶粒之活性表面上方大於100微米處。
較佳地，該等線接合被塑性地變形使得它們延伸於該晶粒之活性表面上方小於50微米處。
較佳地，該線接合藉由與一刀片狀物嚙合而被推擠，該刀片狀物具有一用來接觸該線接合之圓角化的邊緣區。
較佳地，該包封劑的珠粒具有一經過剖面化的表面，它是平的，平行於該活性表面且與其相距小於100微米。
較佳地，該包封劑的珠粒具有一平的且相對於該活性表面傾斜之經過剖面化的表面。
較佳地，該包封劑是一環氧樹脂物質，其在未固化時具有大於700cp的黏度。
較佳地，該包封劑是一環氧樹脂物質，其在未固化時是搖變性的(thixotropic)。
較佳地，該方法進一步包含的步驟為：將該剖面化作業表面放置成與該活性表面相鄰並與其間隔開，用以界定一間隙；及將包封劑的珠粒施用到該等接觸墊上，使得該珠粒的一側接觸該剖面化作業表面且該珠粒的一部分延伸至該間隙內並到達該活性表面。
較佳地，該活性表面具有功能性元件，其與該晶粒上的接觸墊相距小於260微米。在一更佳的形式中，該晶粒為一噴墨列印頭IC且該等功能性元件為噴嘴，墨水經由噴嘴被噴出。在一些實施例中，該列印頭IC被安裝在一印表機內使得在使用期間噴嘴離紙張路徑小於100微米。
較佳地，該支撐結構，其具有一晶片安裝區及一導體安裝區，該晶粒被支撐在該晶片安裝區上，及多個電導體至少部分地被支撐在該導體安裝區上，其中該晶片安裝區相對於該導體安裝區被升高。
較佳地，該晶片安裝區相對於該導體安裝區被升高超過100微米。在一特佳的實施例中，該支撐結構具有一級階介於該晶片安裝區與該導體安裝區之間。
較佳地，該等多個導體被一排沿著最靠近該晶粒的邊緣之接合墊併入到一可撓曲的印刷電路板(撓性PCB)中，該等接合墊離晶粒上的接觸墊超過2公釐。
較佳地，該支撐結構為一液晶聚合物(LCP)模製物 依據第四態樣，本發明提供一種將包封劑施用於一安裝在一支撐基材上的晶粒上的方法，該方法包含的步驟為：提供一安裝在一支撐基材上的晶粒，該晶粒具有一與該支撐結構接觸的背面及一與該背面相反之活性表面，該活性表面具有電接觸墊；將一阻障物放置在鄰近該等電接觸墊處且與該活性表面間隔開用以界定一間隙；及沉積一珠粒的包封劑於該等電接觸墊上使得該等珠粒的一側接觸該阻障物且該珠粒的一部分延伸至該間隙中並到達該活性表面上。
將一阻障物放置在該活性表面上使得它界定一窄的間距讓該包封劑前端(介於該包封劑與該活性表面之間的接觸線)的形狀能夠被更嚴密地被控制。來自針頭之包封劑的任何流率上的變化會造成在珠粒及/或珠粒的PCB側在高度上的壟起或凹陷。介於該阻障物與該活性表面之間的間隙所產生之流體阻力係指流入該間隙及流到該活性表面上的的包封劑量幾乎是固定的。減小的流動變化讓該包封劑前端緊密地對應該阻障物的形狀。更大的包封劑前端控制讓該晶粒之活性表面上的功能性元件能夠更靠近接觸墊。
較佳地，該阻障物為一剖面化作業表面且該方法進一步包含的步驟為： 將該剖面化作業表面移動於該活性表面上方，用以將包封劑的珠粒平坦化。
較佳地，該方法進一步包含的步驟為：在沉積該包封劑的珠粒之前，用線接合將該晶粒上的接觸墊電連接至該支撐基材上各別的導體，該等線接合每一者都延伸一從該接觸墊到該導體的弧；推擠該線接合用以讓該弧塌陷並將該線接合塑性地變形；及釋放該線接合使得該塑性變形將該線接合保持在一較平的剖面形狀。
在一更佳的形式中，該活性表面其具有功能性元件，接觸墊其被形成在該活性表面的一個邊緣上，該線接合具有一小於40微米的直徑且該弧延伸在該晶粒之活性表面上方大於100微米處。
較佳地，該線接合被塑性地變形使得它們延伸於該晶粒之活性表面上方小於50微米處。在另一較佳的形式中，該線接合藉由與一刀片狀物嚙合而被推擠，該刀片狀物具有一用來接觸該線接合之圓角化的邊緣區。
較佳地，該包封劑的珠粒具有一經過剖面化的表面，它是平的，平行於該活性表面且與其相距小於100微米。
較佳地，該包封劑的珠粒具有一平的且相對於該活性表面傾斜之經過剖面化的表面。
較佳地，該包封劑是一環氧樹脂物質，其在未固化時具有大於700cp的黏度。
較佳地，該包封劑是一環氧樹脂物質，其在未固化時是搖變性的(thixotropic)。
較佳地，該活性表面具有功能性元件，其與該晶粒上的接觸墊相距小於260微米。在一特佳的形式中，該晶粒為一噴墨列印頭IC且該等功能性元件為噴嘴，墨水經由噴嘴被噴出。較佳地，該列印頭IC被安裝在一印表機內使得在使用期間噴嘴離紙張路徑小於100微米。
較佳地，該支撐結構具有一晶片安裝區及一導體安裝區，該晶粒被支撐在該晶片安裝區上，及多個電導體至少部分地被支撐在該導體安裝區上，其中該晶片安裝區相對於該導體安裝區被升高。在一特佳的形式中，該晶片安裝區相對於該導體安裝區被升高超過100微米。在較佳的實施例中，該支撐結構具有一級階介於該晶片安裝區與該導體安裝區之間。在特佳的實施例中，該等多個導體被一排沿著最靠近該晶粒的邊緣之接合墊併入到一可撓曲的印刷電路板(撓性PCB)中，該等接合墊離晶粒上的接觸墊超過2公釐。
較佳地，該支撐結構為一液晶聚合物(LCP)模製物。
依據第五態樣，本發明提供一種施用包封劑至介於一晶粒與一支撐基材上的導體之間的線接合上的方法，該方法包含的步驟為：形成該包封劑的珠粒於一剖面化作業表面上；放置該剖面化作業表面使得該珠粒接觸該晶粒；及 相對於該晶粒移動該剖面化作業表面，用以用該包封劑覆蓋該等線接合。
用一剖面化作業表面將包封劑刮掃過該等線接合可提供該包封劑前端的控制以及該包封劑相對於該晶粒的高度的控制。該剖面化作業表面相對於該晶粒的運動可被嚴密地控制用以將包封劑形塑成所想要的形式。使用一列印頭晶粒的例子，該包封劑可被形塑用以呈現一從該噴嘴表面升高該等線接合之上的一高點之傾斜面。這可被列印頭維修所利用，藉以便於維持固定的接觸壓力於該刮掃機構上。這藉由參照圖式在下文中進一步說明。然而，將可被瞭解的是，該包封劑可藉由使用特定形狀的剖面化作業表面及詳對於該晶粒的運動來形塑用以具有凸脊，邊溝，溝槽等等。
較佳地，該方法進一步包含的步驟為：將該剖面化作業表面浸泡在該包封劑物質的容器內用以形成一包封劑的珠粒於該剖面化作業表面上。
選擇上地，該剖面化作業表面為一具有筆直邊緣的刀片狀物且該方法進一步包含的步驟為：將該刀片狀物定向(orienting)使得該筆直的邊緣是最低的邊緣及將該筆直的邊緣浸泡在該包封劑物質中用以沿著該筆直的邊緣形成該包封劑的珠粒。
較佳地，該晶粒具有一帶有功能性元件之活性表面及多個沿著一邊緣被形成的接觸墊用以與該等線接合接觸，使得該等線接合延伸成為一從該等接觸墊分別到達每一導 體的弧，該等線接合具有一小於40微米的直徑及該弧延伸在該晶礪之有足用的表面上方高於100微米處。
較佳地，該方法進一步包含的步驟為：在包封之前，推擠該線接合用以讓該弧塌陷並將該線接合塑性地變形；及釋放該線接合使得該塑性變形將該線接合保持在一較平的剖面形狀。
較佳地，該等線接合被塑性地變形使得它們延伸於該晶粒之活性表面上方小於50微米處。較佳地，該線接合藉由與一刀片狀物嚙合而被推擠，該刀片狀物具有一用來接觸該線接合之圓角化的邊緣區。
較佳地，覆蓋該等線接合之包封劑具有一經過剖面化的表面，它是平的，平行於該活性表面且與其相距小於100微米。
較佳地，該包封劑的珠粒具有一平的且相對於該活性表面傾斜之經過剖面化的表面。
較佳地，該包封劑是一環氧樹脂物質，其在未固化時具有大於700cp的黏度。
較佳地，該包封劑是一環氧樹脂物質，其在未固化時是搖變性的(thixotropic)。較佳地，該等功能性元件與該晶粒上的接觸墊相距小於260微米。在一更佳的形式中，該晶粒為一噴墨列印頭IC且該等功能性元件為噴嘴，墨水經由噴嘴被噴出。選擇上地，該列印頭IC被安裝在一印表機內使得在使用期間噴嘴離紙張路徑小於100微米 。
較佳地，該支撐結構具有一晶片安裝區及一導體安裝區，該晶粒被支撐在該晶片安裝區上，及多個電導體至少部分地被支撐在該導體安裝區上，其中該晶片安裝區相對於該導體安裝區被升高。在一特佳的形式中，該晶片安裝區相對於該導體安裝區被升高超過100微米。在另一較佳的形式中，該支撐結構具有一級階介於該晶片安裝區與該導體安裝區之間。在一較佳的實施例中，該等多個導體被一排沿著最靠近該晶粒的邊緣之接合墊併入到一可撓曲的印刷電路板(撓性PCB)中，該等接合墊離晶粒上的接觸墊超過2公釐。較佳地，該支撐結構為一液晶聚合物(LCP)模製物。
圖1顯示用來施用一包封劑珠粒至線接合上之一般的技術。一晶粒4被安裝到一支撐結構6上鄰近一撓性PCB8(可撓曲的印刷電路板)的邊緣處。該晶粒4具有一排接觸墊10沿著一個邊緣且該撓性PCB 8具有對應的接合墊12。線接合16從接觸墊10延伸至接合墊12。電力及資料經由該撓性PCB 8內的導電跡線14被傳送至晶粒4。這是安裝在許多電子裝內之晶粒的簡化代表。安裝在LCP(液晶聚合物)模製物上用來接受來自一鄰近的撓性PCB，如美國專利申請案第…號(我們的文件編號RRC001US，其藉由此參照被併於本文中)中所描述的， 該列印頭IC晶粒為此類晶粒安裝構造的一個例子。一般的從業人員將可瞭解的是，該晶粒可以被直接安裝在一其上形成有導線之硬式PCB上。
線接合16被覆蓋在一包封劑2的珠粒內用以保護並補強該等線接合。該包封劑2從一排出針頭18直接施用至線接合16上。通常該包封劑珠粒2是三個分開的珠粒－兩個被稱為‘水壩(dam)’的包封劑20，及一個被稱為‘裝填物(fill)’的包封劑22。水壩包封劑20的黏度高於裝填物包封劑22的黏度，且水壩包封劑20用來形成一渠道用來容納該裝填物包封劑珠粒。在該晶粒4上方的該珠粒2的高度H通常約500－600微米。在大多數的電子裝置中，這並不會產生問題。然而，如果該晶粒具有一活性表面而必需與另一表面以極接近的方式工作的話，此珠粒將會是一個障礙。
將該晶粒相對於該撓性PCB升高
圖2顯示一級階式支撐結構6其將該晶片安裝區26相對於該PCB安裝區24(或至少是安裝PCB接合墊12的區域)升高。藉著晶粒4在該升高的晶片安裝區26上，線接合16的弧相對於晶粒4之活性表面28較低。事實上，線接合16之附著於接觸墊10的端部可以是該弧的頂點(應記住的是該線接合弧是用來適應晶粒與PCB的某些相對運動)。當線接合16被包封劑2覆蓋住時，該珠粒具有一在該晶粒4之活性表面28上方之減小的高度H 。如果該包封劑珠粒2使用兩個水壩包封劑20及一個裝填物包封劑22的話，則這些珠粒的位置，體積及黏度必需將該級階考慮進去。小於100微米的珠粒高度是可輕易地達成，且藉由額外的手段，譬如像是線弧塌陷及珠粒剖面化作業(將於下文中討論)，可達成小於50微米的珠粒高度。
藉著晶粒4被升高至該撓性PCB 8之上410微米，線接合16的高度在該晶粒之上約34微米。藉著該晶粒被升高至該撓性PCB 8之上610微米，線接合約為20微米。將該晶粒再升高，則線接合高度的再降低程度很小或未再降低(710微米之階級具有約20微米的線接合高度)。
用一剖面作業刀片狀物來形塑該包封劑珠粒
圖3A至3C顯示該包封劑2被用一剖面作業刀片狀物30加以剖面作業。該支撐結構6再次被級階化用以減小線接合16在該晶粒4之上的高度。在該環氧樹脂包封劑2固化之前，該剖面作業刀片狀物30在一預定的路徑上移動橫過該晶粒4與線接合。如圖3B所示，刀片狀物30將珠粒的頂部移至其撓曲PCB側用以形成一平坦的頂面32，其位在該晶粒4之上顯著減小的高度H處。
該包封劑珠粒2如圖1及2所示地可以多個分開的珠粒，或可以是一種物質的單一珠粒。然而，為了要該經過剖面作業化之包封劑的更嚴密的尺寸控制，所用之包封劑應是搖變性的(thixotropic)，當從該排出針頭被沉積之 後，或被該刀片狀物30剖面化之後，該物質不應因其本身的重量而流動，而應維持其形狀直到它固化為止。這需要該環氧樹脂具有一大於約700cp之未固化的黏度。一適合的包封劑為由Dymax公司所製造的DYMAX 9001－E－v3.1晶片包封劑，其在未固化時具有約800cp的黏度。該刀片狀物30可以是陶瓷(玻璃)或金屬且較佳地約200微米厚。
將可被瞭解的是，該刀片狀物30與晶粒4的相對運動可被精確地控制。這可讓該高度H由線接合處理的公差來決定。只要H大於在該晶粒之上之線接合弧的標稱高度加上最大公差，包封劑2將可覆蓋並保護線接合16。藉此技術，高度H可輕易地從500－600微米被減小至小於300微米。如果線接合弧的高度亦被減小的話，該包封劑珠粒的高度H可小於100微米。本案申請人使用此技術來將列印頭晶粒上的包封劑剖面化使其在低點的高度低至50微米。如圖3C所示，該最低點是位在該包封劑前端且該刀片狀物30在珠粒2的頂部形成一傾斜面32。該傾斜面可在從噴嘴面上清除掉紙張灰塵與乾掉的墨水時被列印頭維修系統所利用。這顯示出此技術的能力不僅僅可減小該包封劑珠粒的高度，還可以形成一實施包封線接合之外的其它功能的表面。該刀片狀物的邊緣剖面及該刀片狀物相對於該晶粒的路徑可被構建來形成一表面，其具有用於各種目地的各式形狀。
線接合弧的塑性變形
圖4A至4C顯示用於降低線接合的剖面的另一種技術。圖4A顯示透過線接合16連接至撓性PCB 8的晶粒4。雖然該級階式支撐結構6已相較於平的支撐結構將線接合弧的高度降低，但線接合仍具有一向上彎曲的自然傾向，而不是向下朝向該級階的角落。線接合16的直徑典型地約32微米且具有約3至5克力的拉力。該拉力為破弄斷與接觸墊10或接合墊12的連接所需的拉力負荷。由於這些結構的脆弱性(其中的一個原因是施用包封劑)，所以傳統上的智慧是避免線接合弧與其它實心表面接觸。
如圖4B所示，線接合16的弧可被線推壓件34弄坍塌。該線推壓件34推移線該接合16使其足以將該弧彈性地及塑性地變形。本案申請人已展示與該線推壓件34接觸會造成在該電線上之決部化的加工硬化，但只要該力量沒有過大，它就不會斷裂。該線推壓件34的端部被圓角化用以避免應力集中點。此線推壓件34可以是一用來與單一線接合相接觸的尖筆(stylus)或是用來同時推壓多個線接合的刀片狀物。
現參照圖4C，該線推壓件34被縮回且該電線朝向其原來的形狀回彈用以解除該彈性變形。然而，該塑性變形仍繼續存在且在該晶粒4之上的線接合高度被大幅地減小。試驗顯示使用此技術可讓一最初為200微米的線接合環圈高度被減小至約35微米。試驗亦顯示被塑性變形的電線的拉扯強度仍保持在約3至5克力。
線接合的塌陷是未被控制的且讓線接合有點被隨機地變形。然而，將線接合推移更靠近該晶粒可提供被更一致地形塑之坍塌的線接合。本案申請人的研究顯示對於該晶粒而言接觸200至300微米的電線可提供最佳的結果。
如圖4D所示，晶粒4與撓性PCB 8被安裝在一平的支撐結構6上。如上文中討論的，這表示該線接合弧的最初環圈高度是高出許多的－約在該晶粒4之上約400微米。因此，在該環圈被該線推壓件推壓坍塌時該電線具有更多的塑性變形。即便如此，本案申請人的結果顯示，在推壓之後之剩餘的環圈高度約為20－50微米。
圖5A及5B顯示被一包封劑珠粒2所覆蓋之坍塌的線接合16。即使是在固化之前沒有珠粒剖面化作業，該珠粒在該晶粒之上的高度H仍遠小於該珠粒包封原始之未變形的電線環圈所需的高度。
用剖面化作業刀片狀物施用包封劑
圖6A，6B及6C顯示使用該剖面化作業刀片狀物30代替一排出針頭(參見圖1及2)來施用包封劑珠粒。如先前討論過的，來自該排出針頭的包封劑流率會改變且這對於包封劑前端在晶粒4之活性表面上的位置會產生大的變化。因此，在晶粒4之活性表面上的任何功能性元件都必需與接觸墊10充分地間隔開用以容許緩慢而曲折地前進的包封劑前端。
用剖面化作業刀片狀物施用包封劑可避免來自該排出 針頭的流率波動所造成的問題。如圖6A所示，該包封劑珠粒40可單純地藉由將該剖面化作業刀片狀物30浸泡至一未固化的包封劑環氧樹脂的容器內而被形成在該剖面化作業刀片狀物30上。當然，該珠粒40亦可藉由其它的傳統方式，譬如將該排出針頭沿著該刀片狀物30的一端移動，來形成。
圖6B顯示該刀片狀物30已被降低用以將該珠粒40接觸到該晶粒4上。當該包封劑物質接觸該晶粒表面時，它沿著該表面濕潤，同時保持被該刀片狀物的邊緣壓住。該刀片狀物30被保持在該晶粒4之上一預定的高度且被移動橫過該珠粒2用以將該珠粒平坦化及降低其剖面。被該刀片狀物30從該珠粒2的頂端移位的包封劑被散佈在該珠粒2的PCB側上。該包封劑是否比所必要更散佈於該PCB上是無關緊要的。只要線接合16與接合墊12被覆蓋及可，任何額外的包封劑在該PCB 8表面上都不會是有害的。
在圖6C中，線接合16高度已藉由依據上述的技術將該電線弧塌陷來加以降低。如之前討論過的，被該排出針頭所放置的珠粒2不需要大到能夠覆蓋住該線接合16坍塌時的大小。再者，當對該包封劑2實施剖面化作業時，該刀片狀物30可更靠近該晶粒4而不與線接合16接觸。因此，在圖6C中的珠粒剖面比圖6B中的珠粒剖面要來得低。
包封劑前端控制
當該包封劑物質從該排出針頭被施用時，在流率上的微小變化會造成珠粒在較大流量的位置點處壟起。因此，該珠粒之與該晶粒之活性表面接觸的一側不是筆直的，而是有顯著的擾亂(perturbation)。這些擾亂必需要被容納在接觸墊與該活性表面上之任何功能性元件之間。介於接觸墊與功能性元件之間的間距會使用掉有價值的‘晶片不動產(chip real estate)’。本案申請人之前已開發出在接觸墊與第一排噴嘴之間有260微米的間距的列印頭晶粒。更佳的包封劑前端控制可減小接點與作業元件之間的間距，以及晶粒的整體尺寸。因此，此設計可更加精巧且從原始的晶圓片上可作出更多的晶片。
如圖7A及7B所示，該剖面化作業刀片狀物30被用來控制包封劑珠粒2的前端36。該刀片狀物30被放置在該晶粒4之上用以在其下緣與該活性表面28之間界定一間隙42。當該排出針頭18排出出該包封劑物質44時，其流動在該活性表面上，該刀片狀物的一側與該物質帶(material filet)延展通過該間隙42。由於該間隙所產生之流動阻力的關係，所以流量變動對於流經該間隙的物質帶的尺寸只有很小的影響。因此，該包封劑前端36很接近地符合該刀片狀物30的下緣的線。
如圖7B所示，該剖面化作業刀片狀物30在該包封劑珠粒2從該排出針頭被排出來時就已經在定位上要對該包封劑珠粒實施剖面化作業。該刀片狀物30單純地只是在 一遠離噴嘴38的方向上移動於該晶粒4的上方。這可將該包封劑前端36保持在定位並將線接合16上放之包封劑珠粒2的剖面平坦化。
本發明已在本文中以舉例的方式加以描述。熟習此技藝者將可輕易地認知到許多未偏離本發明之廣意的發明性概念的精神與範圍的變化與修改。
4‧‧‧晶粒
6‧‧‧支撐結構
8‧‧‧撓性PCB
10‧‧‧接觸墊
12‧‧‧接合墊
14‧‧‧導電跡線
16‧‧‧線接合
18‧‧‧排出針頭
2‧‧‧包封劑
20‧‧‧水壩包封劑
22‧‧‧裝填包封劑
24‧‧‧PCB安裝區
26‧‧‧晶片安裝區
28‧‧‧活性表面
30‧‧‧剖面化作業刀片狀物
32‧‧‧平坦的頂面
34‧‧‧線推壓件
40‧‧‧包封劑珠粒
36‧‧‧包封劑前端
42‧‧‧間隙
44‧‧‧包封劑物質
38‧‧‧噴嘴
本發明的實施例現將以舉例的方式參照附圖加以描述，其中：圖1為用來施用一珠粒的封包劑於線接合上之一般先前技藝技術的示意代表圖；圖2為安裝於一支撐結構上之晶粒的示意代表圖，該支撐結構具有相對於該撓性PCB安裝區被升高的晶片安裝區；圖3A，3B及3C為該包封劑珠粒藉由使用一活動的刀片狀物而被剖面化成為－所想要的形狀之示意代表圖；圖4A至4D為被塑性便形剖面化的線接合的示意代表圖；圖5A及5B顯示被塑性變形之線接合之包封劑珠粒高度的減小；圖6A至6C顯示該包封劑珠粒藉由使用該剖面化作業的刀片狀物而被施加至線接合；及圖7A及7B顯示被用來控制該晶粒的表面上的包封 劑珠粒的剖面化作業刀片狀物。
2‧‧‧包封劑
4‧‧‧晶粒
6‧‧‧支撐結構
8‧‧‧撓性PCB
10‧‧‧接觸墊
12‧‧‧接合墊
16‧‧‧線接合
20‧‧‧水壩包封劑
22‧‧‧裝填包封劑
24‧‧‧PCB安裝區
26‧‧‧晶片安裝區
28‧‧‧活性表面

Claims (14)

  1. 一種微處理器裝置，其包含：一支撐結構，其具有一晶片安裝區及一導體安裝區；一噴墨列印頭IC，其被支撐在該晶片安裝區上，該噴墨列印頭IC具有一與該晶片安裝區接觸的背面及一與該背面相反之活性表面，該活性表面具有電接觸墊及一陣列的噴墨噴嘴；多個電導體，其至少部分地被支撐在該導體安裝區上；及一系列的線接合，其由該等電接觸墊延伸至該多個被支撐在該導體安裝區上的電導體；其中該晶片安裝區相對於該導體安裝區係被升高。
  2. 如申請專利範圍第1項之微處理器裝置，其中該晶片安裝區相對於該導體安裝區被升高超過100微米。
  3. 如申請專利範圍第1項之微處理器裝置，其中該支撐結構具有一級階介於該晶片安裝區與該導體安裝區之間。
  4. 如申請專利範圍第1項之微處理器裝置，其中該多個導體以一排沿著最靠近該晶粒的邊緣之接合墊被併入到一可撓曲的印刷電路板(撓性PCB)中，該等接合墊離晶粒上的接觸墊超過2公釐。
  5. 如申請專利範圍第1項之微處理器裝置，其中該等線接合是用直徑小於40微米的電線形成的並延伸於該晶粒之活性表面上方小於100微米處。
  6. 如申請專利範圍第1項之微處理器裝置，其中該等線接合被塑性地變形使得它們延伸於該晶粒之活性表面上方小於50微米處。
  7. 如申請專利範圍第1項之微處理器裝置，其中該噴墨噴嘴陣列與該晶粒之接觸墊相距小於260微米。
  8. 如申請專利範圍第1項之微處理器裝置，其中該支撐結構為一液晶聚合物(LCP)模製物。
  9. 如申請專利範圍第1項之微處理器裝置，其中該等線接合被覆蓋在一包封劑的珠粒中，該包封劑的珠粒延伸於該晶粒之活性表面上方小於200微米處。
  10. 如申請專利範圍第1項之微處理器裝置，其中該等線接合被覆蓋在一包封劑的珠粒中，該包封劑的珠粒具有一經過剖面化的表面，它是平的，平行於該活性表面且與該活性表面相距小於100微米。
  11. 如申請專利範圍第1項之微處理器裝置，其中該等線接合被覆蓋在一包封劑的珠粒中，該包封劑的珠粒具有一平的且相對於該活性表面傾斜之經過剖面化的表面。
  12. 如申請專利範圍第1項之微處理器裝置，其中該等線接合被覆蓋在一包封劑的珠粒中，該包封劑是一環氧樹脂物質，其在未固化時是搖變性的(thixotropic)。
  13. 如申請專利範圍第1項之微處理器裝置，其中該等線接合被覆蓋在一包封劑的珠粒中，該包封劑是一環氧樹脂物質，其在未固化時具有大於700cp的黏度。
  14. 如申請專利範圍第8項之微處理器裝置，其中該 列印頭IC被安裝在一印表機內使得在使用期間噴嘴離紙張路徑不到100微米。
TW097105901A 2007-09-25 2008-02-20 針對低剖面線接合之積體電路支撐物 TWI423416B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/AU2007/001415 WO2009039550A1 (en) 2007-09-25 2007-09-25 Method of wire bond encapsulation profiling

Publications (2)

Publication Number Publication Date
TW200915524A TW200915524A (en) 2009-04-01
TWI423416B true TWI423416B (zh) 2014-01-11

Family

ID=40510647

Family Applications (4)

Application Number Title Priority Date Filing Date
TW097105899A TWI450344B (zh) 2007-09-25 2008-02-20 線接合包封剖面化作業的方法
TW097105901A TWI423416B (zh) 2007-09-25 2008-02-20 針對低剖面線接合之積體電路支撐物
TW097105902A TWI421952B (zh) 2007-09-25 2008-02-20 線接合包封劑的施用控制法
TW97105900A TWI471998B (zh) 2007-09-25 2008-02-20 於安裝至電路板的積體電路中降低線接合剖面高度的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW097105899A TWI450344B (zh) 2007-09-25 2008-02-20 線接合包封剖面化作業的方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW097105902A TWI421952B (zh) 2007-09-25 2008-02-20 線接合包封劑的施用控制法
TW97105900A TWI471998B (zh) 2007-09-25 2008-02-20 於安裝至電路板的積體電路中降低線接合剖面高度的方法

Country Status (2)

Country Link
TW (4) TWI450344B (zh)
WO (1) WO2009039550A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105705336B (zh) 2013-10-28 2018-04-24 惠普发展公司，有限责任合伙企业 以低轮廓封装体封装键合线的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143588A (en) * 1997-09-09 2000-11-07 Amkor Technology, Inc. Method of making an integrated circuit package employing a transparent encapsulant
US20010014486A1 (en) * 1999-06-03 2001-08-16 Glenn Thomas P. Method Of Making A Plastic Pakage For An Optical Integrated Circuit Device
US20030160311A1 (en) * 2002-02-28 2003-08-28 Aminuddin Ismail Stacked die semiconductor device
US6885093B2 (en) * 2002-02-28 2005-04-26 Freescale Semiconductor, Inc. Stacked die semiconductor device
US20070045872A1 (en) * 2005-08-31 2007-03-01 Fee Setho S Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1159033B (it) * 1983-06-10 1987-02-25 Olivetti & Co Spa Testina di stampa a getto selettivo d inchiostro
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5577319A (en) * 1995-03-31 1996-11-26 Motorola, Inc. Method of encapsulating a crystal oscillator
US6022583A (en) * 1997-12-16 2000-02-08 Nordson Corporation Method of encapsulating a wire bonded die
US6329709B1 (en) * 1998-05-11 2001-12-11 Micron Technology, Inc. Interconnections for a semiconductor device
TW434850B (en) * 1998-12-31 2001-05-16 World Wiser Electronics Inc Packaging equipment and method for integrated circuit
US6291884B1 (en) * 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
US6709170B2 (en) * 2001-01-08 2004-03-23 Optical Communications Products, Inc. Plastic encapsulation of optoelectronic devices for optical coupling
WO2003006230A1 (en) * 2001-07-09 2003-01-23 Nordson Corporation Method and apparatus for underfilling electronic components using vacuum assist
JP2004172477A (ja) * 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
US7121647B2 (en) * 2003-10-03 2006-10-17 Lexmark International, Inc. Method of applying an encapsulant material to an ink jet printhead
JP2005197491A (ja) * 2004-01-08 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置
TWI230426B (en) * 2004-04-07 2005-04-01 Optimum Care Int Tech Inc Packaging method of integrated circuit
US7475802B2 (en) * 2004-04-28 2009-01-13 Texas Instruments Incorporated Method for low loop wire bonding
TWI256115B (en) * 2004-08-24 2006-06-01 Chipmos Technologies Inc Memory package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143588A (en) * 1997-09-09 2000-11-07 Amkor Technology, Inc. Method of making an integrated circuit package employing a transparent encapsulant
US20010014486A1 (en) * 1999-06-03 2001-08-16 Glenn Thomas P. Method Of Making A Plastic Pakage For An Optical Integrated Circuit Device
US20030160311A1 (en) * 2002-02-28 2003-08-28 Aminuddin Ismail Stacked die semiconductor device
US6885093B2 (en) * 2002-02-28 2005-04-26 Freescale Semiconductor, Inc. Stacked die semiconductor device
US20070045872A1 (en) * 2005-08-31 2007-03-01 Fee Setho S Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts

Also Published As

Publication number Publication date
TWI421952B (zh) 2014-01-01
TWI450344B (zh) 2014-08-21
TW200915522A (en) 2009-04-01
TW200915446A (en) 2009-04-01
TWI471998B (zh) 2015-02-01
TW200915445A (en) 2009-04-01
WO2009039550A1 (en) 2009-04-02
TW200915524A (en) 2009-04-01

Similar Documents

Publication Publication Date Title
US7824013B2 (en) Integrated circuit support for low profile wire bond
US8063318B2 (en) Electronic component with wire bonds in low modulus fill encapsulant
US8039974B2 (en) Assembly of electronic components
US8293589B2 (en) Wire bond encapsulant control method
US7988033B2 (en) Method of reducing wire bond profile height in integrated circuits mounted to circuit boards
TWI496224B (zh) 附接線接迴路以減小迴路高度的方法
US20100071456A1 (en) Tack adhesion testing device
US7803659B2 (en) Method of encapsulating wire bonds
US8017450B2 (en) Method of forming assymetrical encapsulant bead
US20090079097A1 (en) Electronic component with wire bonds in low modulus fill encapsulant
US7802715B2 (en) Method of wire bonding an integrated circuit die and a printed circuit board
US7915091B2 (en) Method of controlling satellite drops from an encapsulant jetter
US8025204B2 (en) Method of wire bond encapsulation profiling
TWI423416B (zh) 針對低剖面線接合之積體電路支撐物
US20100075464A1 (en) Method of reducing voids in encapsulant
US20100075465A1 (en) Method of reducing voids in encapsulant
US20100072473A1 (en) Tack adhesion testing device
US20100075446A1 (en) Method of forming assymetrical encapsulant bead