TWI423031B - 主從設備通訊電路 - Google Patents

Description

主從設備通訊電路

本發明係關一種電子設備間之通訊電路，特別涉及一種主設備與從設備之間之通訊電路。

在數位電路中以匯流排方式連接在一起之多個設備中，一個是主設備，其他皆是從設備。例如，在一個由中央處理器(CPU)、動態隨機存取記憶體(DRAM)、快閃記憶體(FLASH)、數位訊號處理器(DSP)、以及具有特殊功能之專用處理晶片等組成之系統中，CPU通常為主設備，其他設備皆為從設備。

一般情況下，主設備訪問一個從設備時只需向從設備發送一選通訊號即可實現兩者之通訊，但有時由於從設備還未處於就緒狀態就被主設備選通，從而可能導致資料傳輸發生錯誤。

鑒於以上內容，有必要提供一種主從設備通訊電路，以確保主從設備通訊時從設備已處於就緒狀態。

一種主從設備通訊電路，包括一主設備、一從設備及一連接該主設備及從設備之匯流排，該從設備包括一連接該匯流排之匯流排開關及一狀態偵測電路，該狀態偵測電路包括一電壓輸入端及一偵測訊號輸出端，該主設備之一電源端與該電壓輸入端相連，該偵測訊號輸出端與該主設備之一觸發引腳及該匯流排開關相連，當該電源端有電壓輸出給該狀態偵測電路時，該狀態偵測電路經一延遲時間後透過該偵測訊號輸出端輸出一控制訊號以導通該匯流排開關，並同時觸發該主設備與從設備進行通訊。

相較習知技術，該從設備應用該狀態偵測電路偵測主設備之電壓訊號，並經一延遲時間後透過該偵測訊號輸出端輸出一控制訊號以導通該匯流排開關，同時觸發該主設備與從設備進行通訊，從而確保了從設備在就緒後與主設備進行通訊，避免了因從設備未就緒而導致資料傳輸發生錯誤。

請一併參考圖1及圖2，本發明主從設備通訊電路之較佳實施方式包括一主設備10、一從設備20及一連接該主設備10及從設備20之匯流排30。該從設備20包括一匯流排開關22及一狀態偵測電路24，該狀態偵測電路24用於偵測主設備10之電壓訊號，並產生一延遲時間以確保從設備20已處於就緒狀態，並在該延遲時間後輸出一控制訊號以控制該匯流排開關22導通，從而實現主設備10與從設備20之間進行通訊。

該狀態偵測電路24包括一第一比較器OP1、一第二比較器OP2、一第一開關元件(本實施方式為一NPN型電晶體Q1)、一第二開關元件(本實施方式為一NPN型電晶體Q2)、一第一電阻R1、一第二電阻R2、一第三電阻R3、一第一電容C1、一第二電容C2及一第三電容C3。

該主設備10之一電源端VDD分別經該第一電阻R1與該第一比較器OP1之反相輸入端相連及與該第二比較器OP2之同相輸入端相連，該第一電容C1串接於該第一比較器OP1之反相輸入端與地之間。該第一比較器OP1之同相輸入端與該第二比較器OP2之反相輸入端相連後與一參考電壓源VREF相連。該第一比較器OP1及第二比較器OP2之正極電源端與該電源端VDD相連，負極電源端相連後接地。該第一比較器OP1之輸出端與該電晶體Q1之基極相連並透過該第二電容C2後接地，該電源端VDD還透過該第二電阻R2與該電晶體Q1之基極相連，該電晶體Q1之集極透過該第三電阻R3與該電源端VDD相連並作為一偵測訊號輸出端T1與該主設備10之一觸發引腳相連，該觸發引腳可為一通用輸入輸出(General Purpose I/O，GPIO)引腳，該電晶體Q1之射極與該電晶體Q2之集極相連。該第二比較器OP2之輸出端與該電晶體Q2之基極相連並透過該第三電容C3後接地，該電晶體Q2之射極接地。

其中，該第二電容C2及第三電容C3產生濾波之作用，該第二電阻R2及第三電阻R3為上拉電阻，為進一步節省成本，可將上述四個元件刪除，刪除後該電晶體Q1之集極直接與該電源端VDD相連即可。

當該主設備10預與該從設備20通訊時，該主設備10透過該電源端VDD給該從設備20供電，即該狀態偵測電路24接收該電源端VDD之電壓訊號。此時，由於該第一比較器OP1之反相輸入端與該電源端VDD之間連接由該第一電阻R1及第一電容C1組成之延遲電路，故初始時該第一比較器OP1之反相輸入端之電壓小於同相輸入端之電壓，其輸出端輸出高電平，使該電晶體O1導通，同時該第二比較器OP2反相輸入端之電壓也小於同相輸入端之電壓，其輸出端輸出高電平，使該電晶體Q2導通，該偵測訊號輸出端T1輸出一低電平訊號給該主設備10之觸發引腳。經過由該第一電阻R1及第一電容C1組成之延遲電路所產生之一延遲時間後該第一比較器OP1之反相輸入端之電壓大於同相輸入端之電壓，使該電晶體Q1截止，使該偵測訊號輸出端T1輸出一高電平訊號給該主設備10之觸發引腳，從而該主設備10之觸發引腳接收到了一個由低到高變化之控制訊號，以觸發該主設備10與從設備20通訊。該控制訊號之脈寬可透過調整該第一電阻R1及第一電容C1之值來改變，即改變延遲時間，以滿足實際中從設備20之準備就緒時間。同時，該偵測訊號輸出端T1發出之控制訊號也控制該匯流排開關22導通，從而使該主設備10與從設備20透過該匯流排30實現通訊。該第二比較器OP2是用於提高該第一比較器OP1之工作穩定性，為節省成本，也可將該第二比較器OP2、電晶體Q2及第三電容C3刪除，將該電晶體Q1之射極直接接地即可。

本發明主從設備通訊電路可在主設備10供電給從設備20後產生一延遲時間，以確保該從設備20已準備就緒，再將就緒之從設備20與主設備10進行通訊，從而保證了主設備10與從設備20之間資料傳輸不會發生錯誤。

綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，舉凡熟悉本案技藝之人士，在爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。

主設備．．．10

從設備．．．20

匯流排開關．．．22

狀態偵測電路．．．24

匯流排．．．30

第一電阻．．．R1

第二電阻．．．R2

第三電阻．．．R3

第一比較器．．．OP1

第二比較器．．．OP2

第一電容．．．C1

第二電容．．．C2

第三電容．．．C3

第一開關元件．．．Q1

第二開關元件．．．Q2

圖1係本發明主從設備通訊電路較佳實施方式之框圖。

圖2係圖1從設備中之狀態偵測電路之電路圖。

第一電阻．．．R1

第二電阻．．．R2

第三電阻．．．R3

第一比較器．．．OP1

第二比較器．．．OP2

第一電容．．．C1

第二電容．．．C2

第三電容．．．C3

第一開關元件．．．Q1

第二開關元件．．．Q2

Claims (10)

1. 一種主從設備通訊電路，包括一主設備、一從設備及一連接該主設備及從設備之匯流排，其改良在於：該從設備包括一連接該匯流排之匯流排開關及一狀態偵測電路，該狀態偵測電路包括一電壓輸入端及一偵測訊號輸出端，該主設備之一電源端與該電壓輸入端相連，該偵測訊號輸出端與該主設備之一觸發引腳及該匯流排開關相連，當該電源端有電壓輸出給該狀態偵測電路時，該狀態偵測電路經一延遲時間後透過該偵測訊號輸出端輸出一控制訊號以導通該匯流排開關，並同時觸發該主設備與從設備進行通訊。
2. 如申請專利範圍第1項所述之主從設備通訊電路，其中該狀態偵測電路包括一第一比較器、一第一開關元件、一第一電阻及一第一電容，該主設備之電源端經該第一電阻與該第一比較器之反相輸入端相連，該第一電容串接於該第一比較器之反相輸入端與地之間，該第一比較器之同相輸入端與一參考電壓源相連，該第一比較器之輸出端與該第一開關之第一端相連，該第一開關元件之第二端與該主設備之電源端相連並作為該偵測訊號輸出端，該第一開關元件之第三端接地，當該第一比較器輸出高電平時，該第一開關元件導通，當該第一比較器輸出低電平時，該第一開關元件截止。
3. 如申請專利範圍第1項所述之主從設備通訊電路，其中該狀態偵測電路包括一第一比較器、一第二比較器、一第一開關元件、一第二開關元件、一第一電阻及一第一電容，該主設備之電源端經該第一電阻與該第一比較器之反相輸入端相連，並與該第二比較器之同相輸入端相連，該第一電容串接於該第一比較器之反相輸入端與地之間，該第一比較器之同相輸入端與該第二比較器之反相輸入端相連後與一參考電壓源相連，該第一比較器之輸出端與該第一開關之第一端相連，該第一開關元件之第二端與該電源端相連並作為該偵測訊號輸出端，該第一開關元件之第三端與該第二開關元件之第二端相連，該第二比較器之輸出端與該第二開關元件之第一端相連，該第二開關元件之第三端接地，當該第一比較器分別輸出高電平及低電平時，該第一開關元件分別導通及截止，當該第二比較器分別輸出高電平及低電平時，該第二開關元件分別導通及截止。
4. 如申請專利範圍第3項所述之主從設備通訊電路，其中該第二開關元件為一NPN型電晶體，其第一端、第二端及第三端分別對應電晶體之基極、集極及射極。
5. 如申請專利範圍第3項所述之主從設備通訊電路，其中該第二開關元件之第一端與地之間還串接一第三電容。
6. 如申請專利範圍第2項或第3項所述之主從設備通訊電路，其中該第一開關元件為一NPN型電晶體，其第一端、第二端及第三端分別對應電晶體之基極、集極及射極。
7. 如申請專利範圍第2項或第3項所述之主從設備通訊電路，其中該電源端與該第一開關元件之第一端之間還串接一第二電阻。
8. 如申請專利範圍第2項或第3項所述之主從設備通訊電路，其中該電源端與該第一開關元件之第二端之間還串接一第三電阻。
9. 如申請專利範圍第2項或第3項所述之主從設備通訊電路，其中該第一開關元件之第一端與地之間還串接一第二電容。
10. 如申請專利範圍第1項所述之主從設備通訊電路，其中該主設備之觸發引腳為一通用輸入輸出引腳。