TWI420528B - 用來增進一快閃記憶體的效能之方法以及相關之可攜式記憶裝置及其控制器 - Google Patents

用來增進一快閃記憶體的效能之方法以及相關之可攜式記憶裝置及其控制器 Download PDF

Info

Publication number
TWI420528B
TWI420528B TW098107873A TW98107873A TWI420528B TW I420528 B TWI420528 B TW I420528B TW 098107873 A TW098107873 A TW 098107873A TW 98107873 A TW98107873 A TW 98107873A TW I420528 B TWI420528 B TW I420528B
Authority
TW
Taiwan
Prior art keywords
memory
flash memory
flash
block
data
Prior art date
Application number
TW098107873A
Other languages
English (en)
Other versions
TW201034017A (en
Inventor
Hsu Ping Ou
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to TW098107873A priority Critical patent/TWI420528B/zh
Priority to US12/534,828 priority patent/US20100235563A1/en
Publication of TW201034017A publication Critical patent/TW201034017A/zh
Application granted granted Critical
Publication of TWI420528B publication Critical patent/TWI420528B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Description

用來增進一快閃記憶體的效能之方法以及相關之可攜式記憶裝置及其控制器
本發明係有關於快閃記憶體(Flash Memory)之存取(Access)，尤指一種用來增進一快閃記憶體的效能之方法以及相關之可攜式記憶裝置及其控制器。
近年來由於快閃記憶體的技術不斷地發展，各種可攜式記憶裝置(例如：符合SD/MMC、CF、MS、XD標準之記憶卡)被廣泛地實施於諧多應用中。因此，這些可攜式記憶裝置中之快閃記憶體的存取控制遂成為相當熱門的議題。
以常用的NAND型快閃記憶體而言，其主要可區分為單階細胞(Single Level Cell,SLC)與多階細胞(Multiple Level Cell,MLC)兩大類之快閃記憶體。單階細胞快閃記憶體中之每個被當作記憶單元的電晶體只有兩種電荷值，分別用來表示邏輯值0與邏輯值1。另外，多階細胞快閃記憶體中之每個被當作記憶單元的電晶體的儲存能力則被充分利用，係採用較高的電壓來驅動，以透過不同級別的電壓在一個電晶體中記錄兩組位元資訊(00、01、11、10)；理論上，多階細胞快閃記憶體的記錄密度可以達到單階細胞快閃記憶體的記錄密度之兩倍，這對於曾經在發展過程中遇到瓶頸的NAND型快閃記憶體之相關產業而言，是非常好的消息。
相較於單階細胞快閃記憶體，由於多階細胞快閃記憶體之價格較便宜，並且在有限的空間裡可提供較大的容量，故多階細胞快閃記憶體很快地成為市面上之可攜式記憶裝置競相採用的主流。然而，多階細胞快閃記憶體的不穩定性所導致的問題也一一浮現。例如：依據相關技術，一旦快閃記憶體因使用多時而品質變差，使用者的資料就可能隨時會遺失。尤其是，相較於單階細胞快閃記憶體，多階細胞快閃記憶體中之每一區塊之抹除次數(Erase Count)的上限相對地低，這會使得上述之不穩定性的問題更加被突顯。
需要注意的是，快閃記憶體的每一區塊之抹除次數的上限會隨著製程尺度縮小而降低。然而，製程尺度的縮小往往是快閃記憶體製造廠商降低成本的重要手段；在此狀況下，上述之不穩定性的問題將會更加嚴重。因此，需要一種新穎的方法來加強控管快閃記憶體之資料存取，以確保使用者資料的完整性。
因此本發明之目的之一在於提供一種用來增進一快閃記憶體(Flash Memory)的效能之方法以及相關之可攜式記憶裝置及其控制器，以解決上述問題。
本發明之另一目的在於提供一種用來增進一快閃記憶體的效能之方法以及相關之可攜式記憶裝置及其控制器，以於快閃記憶體因製程變化(例如製程之尺度縮小)而品質變差的狀況下仍能維持資料存取(Access)的效能。
本發明之又一目的在於提供一種用來增進一快閃記憶體的效能之方法以及相關之可攜式記憶裝置及其控制器，以減緩快閃記憶體中之區塊之抹除次數(Erase Count)的增加速率。因此，藉由利用本發明所實現之可攜式記憶裝置會擁有較長的使用壽命。
本發明之較佳實施例中提供一種用來增進一快閃記憶體的效能之方法，該方法包含有：提供一隨機存取記憶體(Random Access Memoty,RAM)；利用該隨機存取記憶體暫時地儲存至少一虛擬快閃區塊(Virtual Flash Block)；以及選擇性地將該虛擬快閃區塊之資料移動至該快閃記憶體，以於該快閃記憶體中寫入至少一新頁。
本發明於提供上述方法之同時，亦對應地提供一種可攜式記憶裝置，其包含有：一快閃記憶體；一隨機存取記憶體；以及一控制器，用來存取該快閃記憶體，其中該控制器利用該隨機存取記憶體暫時地儲存至少一虛擬快閃區塊；其中該控制器選擇性地將該虛擬快閃區塊之資料移動至該快閃記憶體，以於該快閃記憶體中寫入至少一新頁。
本發明於提供上述方法之同時，亦對應地提供一種可攜式記憶裝置之控制器，該控制器係用來存取一快閃記憶體，該控制器包含有：一唯讀記憶體(Read Only Memory,ROM)，用來儲存一程式碼；以及一微處理器，用來執行該程式碼以控制對該快閃記憶體之存取；其中透過該微處理器執行該程式碼之該控制器利用一隨機存取記憶體暫時地儲存至少一虛擬快閃區塊；以及透過該微處理器執行該程式碼之該控制器選擇性地將該虛擬快閃區塊之資料移動至該快閃記憶體，以於該快閃記憶體中寫入至少一新頁。
請參考第1圖，第1圖為依據本發明一第一實施例之一種可攜式記憶裝置100的示意圖，其中本實施例之可攜式言己憶裝置100尤其係為一記憶卡(例如：符合SD/MMC、CF、MS、或XD標準之記憶卡)。可攜式記憶裝置100包含有：一快閃記憶體(Flash Memoty)120；一隨機存取記憶體(Random Access Memory,RAM)130，例如動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)；以及一控制器，用來存取快閃記憶體120，其中該控制器例如一記憶體控制器110。依據本實施例，記憶體控制器110包含一微處理器112、一唯讀記憶體(Read Only Memory,ROM)112M、一控制邏輯114、一緩衝記憶體116、與一介面邏輯118。唯讀記憶體係用來儲存一程式碼112C，而微處理器112則用來執行程式碼112C以控制對快閃記憶體120之存取(Access)。
於典型狀況下，快閃記憶體120包含複數個區塊(Block)，而該控制器(例如：透過微處理器112執行程式碼112C之記憶體控制器110)對快閃記憶體120進行抹除資料之運作係以區塊為單位來進行抹除。另外，一區塊包含且可記錄特定數量的頁(Page)，其中該控制器(例如：透過微處理器112執行程式碼112C之記憶體控制器110)對快閃記憶體120進行寫入資料之運作係以頁為單位來進行寫入。
實作上，透過微處理器112執行程式碼112C之記憶體控制器110可利用其本身內部之元件來進行諸多控制運作，例如：利用控制邏輯114來控制快閃記憶體120之存取運作(尤其是對至少一區塊或至少一頁之存取運作)、利用緩衝記憶體116進行所需之緩衝處理、以及利用介面邏輯118來與一主裝置(Host Device)溝通。
依據本實施例，該控制器(尤其是透過微處理器112執行程式碼112C之記憶體控制器110)可利用隨機存取記憶體130暫時地儲存至少一虛擬快閃區塊(Virtual Flash Block)；例如：一個虛擬快閃區塊。然而，這僅為了說明目的而已，並非對本發明之限制；依據本實施例之一變化例，上述之至少一虛擬快閃區塊可包含複數個虛擬快閃區塊。
另外，該控制器亦可選擇性地將該虛擬快閃區塊之資料移動至該快閃記憶體、或是選擇性地將該虛擬快閃區塊之資料複製至該快閃記憶體，以於快閃記憶體120中寫入至少一新頁。因此，一旦遇到頻繁的隨機存取命令，本發明能維持資料存取的效能；萬一快閃記憶體120因製程變化(例如製程之尺度縮小)而品質變差，本發明仍能維持資料存取的效能。
由於本實施例設置有隨機存取記憶體130，該控制器能藉由在隨機存取記憶體130存取虛擬快閃區塊即可進行抹除或寫入管理，而不需要如相關技術一般地藉由在快閃記憶體120存取暫時性的區塊來進行抹除或寫入管理。因此，本發明能有效地減緩快閃記憶體中之區塊之抹除次數(Erase Count)的增加速率。
第2圖為依據本發明一實施例之一種用來增進一快閃記憶體的效能之方法910的流程圖。該方法可應用於第1圖所示之可攜式記憶裝置100或者透過可攜式記憶裝置100來實施，尤其是上述之控制器(例如：透過微處理器112執行程式碼112C之記憶體控制器110)。該方法說明如下：
於步驟912中，提供一隨機存取記憶體，尤其是於第1圖所示之可攜式記憶裝置100中提供隨機存取記憶體130；例如：上述之動態隨機存取記憶體。
於步驟914中，上述之控制器利用隨機存取記憶體130暫時地儲存至少一虛擬快閃區塊。
於步驟916中，該控制器選擇性地將該虛擬快閃區塊之資料移動至快閃記憶體120，以於快閃記憶體120中寫入至少一新頁或至少一區塊。
雖然於步驟916中所述之運作係以移動資料來說明，這僅為了說明目的而已，並非對本發明之限制。實作上，該控制器亦可選擇性地將該虛擬快閃區塊之資料複製至快閃記憶體120，以於快閃記憶體120中寫入至少一新頁或至少一區塊。
依據本實施例，當該控制器偵測到該主裝置進行檔案結束運作、或接收到來自該主裝置之一睡眠(Sleep)命令或關機命令時，就立即將該虛擬快閃區塊之資料複製或移動至該快閃記憶體，以於快閃記憶體120中寫入至少一新頁。藉由這樣的保護機制，本發明可避免該虛擬快閃區塊之資料由於檔案結束或睡眠/關機而遺失。
依據本實施例之一特例，快閃記憶體130係藉由利用小於60奈米(Nanometer,nm)之製程所製造；例如：快閃記憶體130係藉由利用新一代的50奈米之製程所製造。一旦快閃記憶體120之品質變得比60奈米或70奈米之製程的產品之品質更差，本發明仍能維持資料存取的效能。
第3圖與第4圖繪示本發明一實施例中關於第2圖所示之方法910之工作流程920，其中本實施例係為第2圖所示之實施例之一變化例。首先請參考第3圖。
於步驟922中，微處理器112接收到主裝置寫入資料需求(Host Write Data Request)，該主裝置寫入資料需求係欲針對快閃記憶體中一區塊(稱為母區塊)進行資料更新或寫入。
於步驟924中，該控制器檢查隨機存取記憶體130中是否儲存有映射到母區塊之一區塊，稱為子區塊(Child Block)。在此，子區塊代表本實施例之虛擬快閃區塊。當該控制器檢查到隨機存取記憶體130中儲存有映射到寫入命令之子區塊時，進入步驟926；否則，進入步驟928。
於步驟926中，將主裝置寫入資料(Host Write Data)更新至隨機存取記憶體130之子區塊中。例如：主裝置寫入資料需求原本係欲更新或寫入母區塊中第10～20頁之資料，而在一實施例中，控制器係將主裝置寫入資料(Host Write Data)更新或寫入至隨機存取記憶體130之子區塊之第10～20頁中，即，更新或寫入至與母區塊中相同位址之記憶區中。
於步驟928中，該控制器清除隨機存取記憶體130，並依據主裝置寫入資料需求提取(Pop)快閃記憶體120中之母區塊的資料，並將資料複製至隨機存取記憶體130中做為子區塊之資料。當步驟928執行完畢之後，進入步驟926。
於步驟930中，當該控制器檢查到該主裝置進行檔案結束運作、或送出睡眠命令或關機命令時，進入步驟932；否則，進入步驟934。
於步驟932中，該控制器將隨機存取記憶體130中的資料(子區塊中的資料)更新回快閃記憶體120。
於步驟934中，該控制器等待下一主裝置寫入資料需求(Host Write Data Request)。當步驟934執行完畢之後，進入第4圖所示之步驟940。
於步驟940中，當該控制器依據新的主裝置寫入資料需求(Host Write Data Request)檢查到主裝置寫入資料係映射到相同的子區塊時，亦即，主裝置寫入資料需求(Host Write Data Request)係欲針對相同的母區塊進行寫入或更新時，進入步驟942；否則，進入步驟944。
於步驟942中，該控制器依據主裝置寫入資料需求採用主裝置寫入資料(Host Write Data)更新隨機存取記憶體130之資料。
於步驟944中，該控制器清除隨機存取記憶體130，並依據主裝置寫入資料需求提取(Pop)快閃記憶體120中之另一母區塊的資料，以便將資料複製至隨機存取記憶體130中做為子區塊之資料。當步驟944執行完畢之後，進入步驟942。
於步驟946中，當該控制器檢查到主裝置進行檔案結束運作、或送出睡眠命令或關機命令時，進入步驟948；否則，重新進入第3圖所示之步驟934。
於步驟948中，該控制器將資料更新回快閃記憶體120。
請注意，設置隨機存取記憶體130或許會增加些許材料成本，但在製程尺度縮小的狀況下，設置隨機存取記憶體130以維持資料存取的效能是值得的。尤其是，本實施例之運作對隨機存取記憶體130的儲存容量之要求不高，例如：隨機存取記憶體130僅僅提供一個或數個區塊的儲存容量均可；設置有這小小的隨機存取記憶體130，對於快閃記憶體中之每一區塊之抹除次數的上限一旦隨著製程尺度縮小而由早期的10000次降至5000次以下的惡劣狀況，甚至是低於3000次的極度惡劣狀況，都會有極大的助益。
相較於習知技術，一旦快閃記憶體因製程變化(例如製程之尺度縮小至小於60奈米)而品質變差，本發明之方法、可攜式記憶裝置、及其控制器仍能維持資料存取的效能。
本發明的另一好處是，本發明之方法、可攜式記憶裝置、及其控制器能減緩快閃記憶體中之區塊之抹除次數的增加速率。因此，藉由利用本發明所實現之可攜式記憶裝置會擁有較長的使用壽命。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100．．．可攜式記憶裝置
110．．．記憶體控制器
112．．．微處理器
112C．．．程式碼
112M．．．唯讀記憶體
114．．．控制邏輯
116．．．緩衝記憶體
118．．．介面邏輯
120．．．快閃記憶體
130．．．隨機存取記憶體
910．．．用來增進一快閃記憶體的效能之方法
912,914,916．．．步驟
第1圖為依據本發明一第一實施例之一可攜式記憶裝置的示意圖。
第2圖為依據本發明一實施例之一種用來增進一快閃記憶體(Flash Memory)的效能之方法的流程圖。
第3圖與第4圖繪示本發明一實施例中關於第2圖所示之方法之工作流程。
910．．．用來增進一快閃記憶體的效能之方法
912,914,916．．．步驟

Claims (22)

  1. 一種用來增進一快閃記憶體(Flash Memory)的效能之方法，該方法包含有：提供一隨機存取記憶體(Random Access Memory,RAM)；利用該隨機存取記憶體暫時地儲存至少一虛擬快閃區塊(Virtual Flash Block)，其中該虛擬快閃區塊的大小等於該快閃記憶體之最小抹除單位的大小；以及選擇性地將該虛擬快閃區塊之資料移動至該快閃記憶體，以於該快閃記憶體中寫入至少一新頁。
  2. 如申請專利範圍第1項所述之方法，其中選擇性地將該虛擬快閃區塊之資料移動至該快閃記憶體以於該快閃記憶體中寫入該至少一新頁之步驟另包含有：選擇性地將該虛擬快閃區塊之資料移動至該快閃記憶體，以於該快閃記憶體中寫入至少一新區塊。
  3. 如申請專利範圍第1項所述之方法，其另包含有：選擇性地將該虛擬快閃區塊之資料複製至該快閃記憶體，以於該快閃記憶體中寫入至少一新頁。
  4. 如申請專利範圍第3項所述之方法，其中選擇性地將該虛擬快閃區塊之資料複製至該快閃記憶體以於該快閃記憶體中寫入該至少一新頁之步驟另包含有： 選擇性地將該虛擬快閃區塊之資料複製至該快閃記憶體，以於該快閃記憶體中寫入至少一新區塊。
  5. 如申請專利範圍第1項所述之方法，其另包含有：當偵測到一主裝置(Host Device)進行檔案結束運作、或接收到來自該主裝置之一睡眠(Sleep)命令或關機命令時，立即將該虛擬快閃區塊之資料複製或移動至該快閃記憶體，以於該快閃記憶體中寫入至少一新頁。
  6. 如申請專利範圍第1項所述之方法，其中該快閃記憶體係藉由利用小於60奈米(Nanometer,nm)之製程所製造。
  7. 如申請專利範圍第1項所述之方法，其中該快閃記憶體係設置於一可攜式記憶裝置中；以及提供該隨機存取記憶體之步驟另包含有：於該可攜式記憶裝置中提供該隨機存取記憶體。
  8. 如申請專利範圍第1項所述之方法，其中利用該隨機存取記憶體暫時地儲存至少一虛擬快閃區塊(Virtual Flash Block)之步驟係包含：依據一主裝置寫入資料需求(Host Write Data Request)將一主裝置寫入資料(Host Write Data)儲存至該虛擬快閃區塊 中，其中該主裝置寫入資料需求係欲針對該快閃記憶體中一母區塊進行資料更新或寫入。
  9. 如申請專利範圍第8項所述之方法，其中更包含：依據該主裝置寫入資料需求將該主裝置寫入資料更新或寫入至該虛擬快閃區塊中與該母區塊中相同位址之記憶區中。
  10. 一種可攜式記憶裝置，其包含有：一快閃記憶體(Flash Memory)；一隨機存取記憶體(Random Access Memory,RAM)；以及一控制器，用來存取(Access)該快閃記憶體，其中該控制器利用該隨機存取記憶體暫時地儲存至少一虛擬快閃區塊(Virtual Flash Block)，其中該虛擬快閃區塊的大小等於該快閃記憶體之最小抹除單位的大小；其中該控制器選擇性地將該虛擬快閃區塊之資料移動至該快閃記憶體，以於該快閃記憶體中寫入至少一新頁。
  11. 如申請專利範圍第10項所述之可攜式記憶裝置，其中該控制器選擇性地將該虛擬快閃區塊之資料移動至該快閃記憶體，以於該快閃記憶體中寫入至少一新區塊。
  12. 如申請專利範圍第10項所述之可攜式記憶裝置，其中該控制器選擇性地將該虛擬快閃區塊之資料複製至該快閃記憶體，以於該快閃記憶體中寫入至少一新頁。
  13. 如申請專利範圍第12項所述之可攜式記憶裝置，其中該控制器選擇性地將該虛擬快閃區塊之資料複製至該快閃記憶體，以於該快閃記憶體中寫入至少一新區塊。
  14. 如申請專利範圍第10項所述之可攜式記憶裝置，其中當該控制器偵測到一主裝置(Host Device)進行檔案結束運作、或接收到來自該主裝置之一睡眠(Sleep)命令或關機命令時，就立即將該虛擬快閃區塊之資料複製或移動至該快閃記憶體，以於該快閃記憶體中寫入至少一新頁。
  15. 如申請專利範圍第10項所述之可攜式記憶裝置，其中該快閃記憶體係藉由利用小於60奈米(Nanometer,nm)之製程所製造。
  16. 如申請專利範圍第10項所述之可攜式記憶裝置，其中該可攜式記憶裝置係為一記憶卡。
  17. 一種可攜式記憶裝置之控制器，該控制器係用來存取(Access)一快閃記憶體(Flash Memory)，該控制器包含有： 一唯讀記憶體(Read Only Memory,ROM)，用來儲存一程式碼；以及一微處理器，用來執行該程式碼以控制對該快閃記憶體之存取；其中透過該微處理器執行該程式碼之該控制器利用一隨機存取記憶體(Random Access Memory,RAM)暫時地儲存至少一虛擬快閃區塊(Virtual Flash Block)，其中該虛擬快閃區塊的大小等於該快閃記憶體之最小抹除單位的大小；以及透過該微處理器執行該程式碼之該控制器選擇性地將該虛擬快閃區塊之資料移動至該快閃記憶體，以於該快閃記憶體中寫入至少一新頁。
  18. 如申請專利範圍第17項所述之控制器，其中透過該微處理器執行該程式碼之該控制器選擇性地將該虛擬快閃區塊之資料移動至該快閃記憶體，以於該快閃記憶體中寫入至少一新區塊。
  19. 如申請專利範圍第17項所述之控制器，其中透過該微處理器執行該程式碼之該控制器選擇性地將該虛擬快閃區塊之資料複製至該快閃記憶體，以於該快閃記憶體中寫入至少一新頁。
  20. 如申請專利範圍第19項所述之控制器，其中透過該微處理器執行該程式碼之該控制器選擇性地將該虛擬快閃區塊之資料 複製至該快閃記憶體，以於該快閃記憶體中寫入至少一新區塊。
  21. 如申請專利範圍第17項所述之控制器，其中當透過該微處理器執行該程式碼之該控制器偵測到一主裝置(Host Device)進行檔案結束運作、或接收到來自該主裝置之一睡眠(Sleep)命令或關機命令時，就立即將該虛擬快閃區塊之資料複製或移動至該快閃記憶體，以於該快閃記憶體中寫入至少一新頁。
  22. 如申請專利範圍第17項所述之控制器，其中該可攜式記憶裝置係為一記憶卡。
TW098107873A 2009-03-11 2009-03-11 用來增進一快閃記憶體的效能之方法以及相關之可攜式記憶裝置及其控制器 TWI420528B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098107873A TWI420528B (zh) 2009-03-11 2009-03-11 用來增進一快閃記憶體的效能之方法以及相關之可攜式記憶裝置及其控制器
US12/534,828 US20100235563A1 (en) 2009-03-11 2009-08-03 Method for enhancing performance of a flash memory, and associated portable memory device and controller thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098107873A TWI420528B (zh) 2009-03-11 2009-03-11 用來增進一快閃記憶體的效能之方法以及相關之可攜式記憶裝置及其控制器

Publications (2)

Publication Number Publication Date
TW201034017A TW201034017A (en) 2010-09-16
TWI420528B true TWI420528B (zh) 2013-12-21

Family

ID=42731606

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098107873A TWI420528B (zh) 2009-03-11 2009-03-11 用來增進一快閃記憶體的效能之方法以及相關之可攜式記憶裝置及其控制器

Country Status (2)

Country Link
US (1) US20100235563A1 (zh)
TW (1) TWI420528B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865323B1 (en) * 2016-12-07 2018-01-09 Toshiba Memory Corporation Memory device including volatile memory, nonvolatile memory and controller
CN107391290A (zh) * 2017-07-21 2017-11-24 重庆大学 一种闪存制程差异的检测方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040083348A1 (en) * 2002-10-28 2004-04-29 Sandisk Corporation Method and apparatus for performing block caching in a non-volatile memory system
US20050138272A1 (en) * 2003-12-22 2005-06-23 Phison Electronics Corp. Method of controlling DRAM for managing flash memory
US20060087893A1 (en) * 2004-10-27 2006-04-27 Sony Corporation Storage device and information processing system
US20080059785A1 (en) * 2002-08-14 2008-03-06 Ti Technologies Limited Method and apparatus for shutting down a computer system
US20080086631A1 (en) * 2000-01-06 2008-04-10 Chow David Q Flash memory controller controlling various flash memory cells
US20080177934A1 (en) * 2007-01-24 2008-07-24 Samsung Electronics. Co., Ltd. Memory systems having a multilevel cell flash memory and programming methods thereof
US20080205168A1 (en) * 2007-02-22 2008-08-28 Mosaid Technologies Incorporated Apparatus and method for using a page buffer of a memory device as a temporary cache

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201007451A (en) * 2008-08-12 2010-02-16 Phison Electronics Corp Block management method for flash memory and storage system and controller using the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080086631A1 (en) * 2000-01-06 2008-04-10 Chow David Q Flash memory controller controlling various flash memory cells
US20080059785A1 (en) * 2002-08-14 2008-03-06 Ti Technologies Limited Method and apparatus for shutting down a computer system
US20040083348A1 (en) * 2002-10-28 2004-04-29 Sandisk Corporation Method and apparatus for performing block caching in a non-volatile memory system
US20050138272A1 (en) * 2003-12-22 2005-06-23 Phison Electronics Corp. Method of controlling DRAM for managing flash memory
US20060087893A1 (en) * 2004-10-27 2006-04-27 Sony Corporation Storage device and information processing system
US20080177934A1 (en) * 2007-01-24 2008-07-24 Samsung Electronics. Co., Ltd. Memory systems having a multilevel cell flash memory and programming methods thereof
US20080205168A1 (en) * 2007-02-22 2008-08-28 Mosaid Technologies Incorporated Apparatus and method for using a page buffer of a memory device as a temporary cache
US20080209110A1 (en) * 2007-02-22 2008-08-28 Mosaid Technologies Incorporated Apparatus and method of page program operation for memory devices with mirror back-up of data

Also Published As

Publication number Publication date
US20100235563A1 (en) 2010-09-16
TW201034017A (en) 2010-09-16

Similar Documents

Publication Publication Date Title
TWI437439B (zh) 用來以動態門檻進行區塊管理之方法及記憶裝置及控制器
TWI389125B (zh) 記憶體儲存裝置及其控制方法
US8055873B2 (en) Data writing method for flash memory, and controller and system using the same
TWI385669B (zh) 用於快閃記憶體的平均磨損方法、儲存系統與控制器
CN110908925B (zh) 高效能垃圾收集方法以及数据存储装置及其控制器
JP4729062B2 (ja) メモリシステム
US8103820B2 (en) Wear leveling method and controller using the same
TWI398770B (zh) 用於快閃記憶體的資料存取方法、儲存系統與控制器
US8250286B2 (en) Block management method, and storage system and controller using the same
JP4713867B2 (ja) メモリコントローラ，メモリ装置及びメモリコントローラの制御方法
US20090307413A1 (en) Data writing method for flash memory and storage system and controller using the same
US20150347291A1 (en) Flash memory based storage system and operating method
US20100042774A1 (en) Block management method for flash memory, and storage system and controller using the same
US10740013B2 (en) Non-volatile data-storage device with spare block pools using a block clearing method
US20100057979A1 (en) Data transmission method for flash memory and flash memory storage system and controller using the same
KR101403922B1 (ko) 접근 빈도에 따라 데이터를 할당하는 저장장치 및 저장방법
US8037236B2 (en) Flash memory writing method and storage system and controller using the same
TWI437569B (zh) 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器
TWI450271B (zh) 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器
TW201339958A (zh) 記憶體控制器、記憶體儲存裝置與資料寫入方法
CN112130749B (zh) 数据储存装置以及非挥发式存储器控制方法
TWI692688B (zh) 快閃記憶體控制器及相關電子裝置
US20170285953A1 (en) Data Storage Device and Data Maintenance Method thereof
TWI748542B (zh) 電子裝置、快閃記憶體控制器及快閃記憶體模組進行垃圾收集操作的方法
TWI748410B (zh) 用來針對非揮發性記憶體進行區塊管理的方法以及設備