TWI417785B - 低延遲時間之餘切硬體結構及其計算方法 - Google Patents

低延遲時間之餘切硬體結構及其計算方法 Download PDF

Info

Publication number
TWI417785B
TWI417785B TW099136530A TW99136530A TWI417785B TW I417785 B TWI417785 B TW I417785B TW 099136530 A TW099136530 A TW 099136530A TW 99136530 A TW99136530 A TW 99136530A TW I417785 B TWI417785 B TW I417785B
Authority
TW
Taiwan
Prior art keywords
value
comparison table
low
cotangent
angle
Prior art date
Application number
TW099136530A
Other languages
English (en)
Other versions
TW201218071A (en
Inventor
Terng Yin Hsu
Wei Chi Lai
Original Assignee
Univ Nat Chiao Tung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chiao Tung filed Critical Univ Nat Chiao Tung
Priority to TW099136530A priority Critical patent/TWI417785B/zh
Priority to US12/976,006 priority patent/US20120102081A1/en
Publication of TW201218071A publication Critical patent/TW201218071A/zh
Application granted granted Critical
Publication of TWI417785B publication Critical patent/TWI417785B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/548—Trigonometric functions; Co-ordinate transformations

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Description

低延遲時間之餘切硬體結構及其計算方法
本發明係有關一種計算餘切之方法，特別是指一種不需除法器、低延遲時間之餘切硬體結構及其計算方法。
按，餘切(arc-tangent)函數為，目前已知的餘切角度之計算技術在硬體結構上大多需要一個除法器，將除法完之結果套到一對照表中找出角度為何，但除法器之體積很大，造成硬體的複雜度與面積都會增加。
Volder於1959年IEEE上發表了一篇相關的論文「The CORDIC Trigonometric Computing Technique」，其中所揭露的CORDIC技術雖不需要除法器即可做餘切角度計算，但其技術特徵為先將座標系統分一半，比較該角度在哪一半，接著於那一半再分一半，以此類推，不斷的對半分直到得出結果，因此需重複好幾次對半分再判斷之週期，所需的等待時間太長，導致系統效能降低。
因此，本發明即提出一種低延遲時間之餘切硬體結構及其計算方法，以克服上述該等問題，具體架構及其實施方式將詳述於下。
本發明之主要目的在提供一種低延遲時間之餘切硬體結構及其計算方法，其係將座標系統分成複數等份，只要確定角度在某一等份之範圍內，之後計算皆可排除其他等份之運算，減少所需要的對照表數量。
本發明之另一目的在提供一種低延遲時間之餘切硬體結構及其計算方法，其利用取對數之方式將除法器之計算轉化成減法器，進一步減少運算 時間及實做的複雜度。
為達上述之目的，本發明提供一種低延遲時間之餘切硬體結構，其包括用以將X軸之I值與Y軸之Q值進行餘切角度之計算，該硬體結構包括：二對照表，包含一第一對照表及一第二對照表；二多工器，判斷I值與Q值何者先進入第一對照表中進行對數運算，並計算與二對照表比對之結果之正負；至少一比較器，判斷I值與Q值之正負及大小；一控制單元，判斷I值與Q值位於一座標系統中之哪一象限；一位移編碼器，依據比較器之輸出判斷應位移之角度；以及一加法器，將位移編碼器輸出之角度與多工器輸出之計算結果相加。
本發明另提供一種低延遲時間之餘切計算方法，包括下列步驟：利用至少一比較器判斷I值與Q值之正負及大小；利用二絕對值產生器分別將I值與Q值取絕對值；利用一第一對照表分別將I值與Q值取一對數，再利用一第二對照表將二對數之差值取指數及一餘切角度；利用一控制單元判斷I值與Q值位於座標系統中之哪一象限；依據控制單元之判斷結果，利用一多工器計算第二對照表之輸出應為正或負；一位移編碼器依據比較器之輸出判斷應位移之角度；以及將位移編碼器輸出之角度與多工器輸出之結果相加。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明提供一種低延遲時間之餘切硬體結構及其計算方法，其係基於餘切函數之特性，將座標系統分成複數等份，利用對數與指數之轉換使除 法完全被減法所取代，找出該角度位於哪一等份之象限中，減少運算時間。
在本發明一實施例中，若將座標系統X-Y均分成八等份，每一等份為45度，則可將餘切函數表示為下式(1)：
第1圖為本發明中用於運算餘切函數之硬體結構，用以將X軸之I值與Y軸之Q值進行餘切角度之計算，此硬體結構中包含二絕對值產生器10、10’、一第一多工器12、一第一對照表14、一暫存器16、一減法器18、一第二對照表20、一補數器22、一第二多工器24、一加法器26、一正負比較器28、一數值比較器30、一控制單元32及一位移編碼器34。
二絕對值產生器10、10’分別對I值及Q值取絕對值，再傳送至第一多工器12及第二比較器30；第一多工器12判斷I值與Q值何者先進入第一對照表14；第一對照表14為I值與Q值轉換成對數之依據，並將I值與Q值在第一對照表14中所轉換之對數儲存在暫存器16中；減法器18將第一對照表14中取對數之I值與Q值相減得到一差值；第二對照表20係將一指數對照表及一角度對照表整合，針對差值取指數，再將該指數進行餘切計算；補數器22用以給予一負號，因此第二對照表20之結果為正，而補數器22加上負號後，使第二多工器24同時得到正、負之輸入，再計算應 取正或負的結果；正負比較器28及數值比較器30分別判斷I值與Q值之正負及數值之大小，其中I值及Q值在未經過絕對值計算之前就先送至正負比較器28，而經過絕對值後送至數值比較器30，此二比較器28、30可為同一個比較器；控制單元32判斷I值與Q值位於一座標系統中之哪一象限，於本發明之一實施例中係將座標系統分為各45度之八個象限；位移編碼器34依據正負比較器28及數值比較器30之輸出判斷應位移之角度；加法器26將位移編碼器34輸出之角度與第二多工器24輸出之計算結果相加。
本發明之低延遲時間之餘切計算方法之流程如第2圖，當步驟S10中X軸之I值與Y軸之Q值進入後，步驟S12利用二絕對值產生器分別將I值與Q值取絕對值；步驟S14中將取絕對值後的I值與Q值在第一多工器中判斷何者先進入第一對照表，並在第一對照表中將I值與Q值轉化成對數logQ及logI，儲存於暫存器中，同時，對數logQ及logI亦利用減法器相減得到差值logQ-logI或logI-logQ，再於步驟S16中利用第二對照表將二對數之差值logQ-logI或logI-logQ取指數elogQ-logI或elogI-logQ，並找出其相對應之餘切角度資訊，送出之指數與角度資訊為正，而經過補數器後為負值，正、負值皆傳送到第二多工器中。
另一方面，步驟S10中X軸之I值與Y軸之Q值進入後，於步驟S18中利用至少一比較器判斷I值與Q值之正負及大小，於第1圖之實施例中係以正負比較器判斷I值與Q值之符號為正或負，再以數值比較器判斷取絕對值後的I值與Q值孰大孰小；由於本發明先將座標系統分割成複數等份，以每45°分割一份為例，共分成八個象限，步驟S20利用控制單元判斷I值與Q值位於座標系統中之哪一象限，亦即上式(1)中依據|Ii|與|Qi|之大小 及{sign(Ii),sign(Qi)}之正負，以供第二多工器決定餘切函數應為正或負，亦即tan-1是否要加上負號，同理，位移編碼器依據|Ii|與|Qi|之大小及{sign(Ii),sign(Qi)}之正負可得知應位移之角度；最後，步驟S20將位移編碼器輸出之角度與第二多工器輸出之結果相加，可得到(Ii,Qi)的餘切函數。
第3圖為將座標系統X-Y分成八等份之實施例示意圖，每一等份為45°之象限，由X軸為正、Y軸為正逆時針分別為第一象限、第二象限、第八象限、第七象限、第三象限、第四象限、第六象限及第五象限，欲求，由圖可知座標點(Ii,Qi)中Ii為正，Qi為負，因此{sign(Ii),sign(Qi)}={+,-}且|Ii|<|Qi|，此為第六象限，故位移角度為270°，餘切值為。
綜上所述，本發明提供之硬體結構及其計算方法係用以求餘切角度，除了以減法器取代除法器，可減少運算時間及硬體所佔面積之外，並將座標系統分成複數等份，僅需利用二對照表即可找出相對應的角度資訊，進一步減少運算之複雜度，提升系統效能。
唯以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施之範圍。故即凡依本發明申請範圍所述之特徵及精神所為之均等變化或修飾，均應包括於本發明之申請專利範圍內。
10、10’‧‧‧絕對值產生器
12‧‧‧第一多工器
14‧‧‧第一對照表
16‧‧‧暫存器
18‧‧‧減法器
20‧‧‧第二對照表
22‧‧‧補數器
24‧‧‧第二多工器
26‧‧‧加法器
28‧‧‧正負比較器
30‧‧‧數值比較器
32‧‧‧控制單元
34‧‧‧位移編碼器
第1圖為本發明低延遲時間之餘切硬體結構之方塊圖。
第2圖為本發明低延遲時間之餘切計算方法之流程圖。
第3圖將座標系統X-Y分成八等份求座標點(Ii,Qi)之餘切函數之實施例示意圖。
10、10’．．．絕對值產生器
12．．．第一多工器
14．．．第一對照表
16．．．暫存器
18．．．減法器
20．．．第二對照表
22．．．補數器
24．．．第二多工器
26．．．加法器
28．．．正負比較器
30．．．數值比較器
32．．．控制單元
34．．．位移編碼器

Claims (16)

  1. 一種低延遲時間之餘切硬體結構，用以將X軸之I值與Y軸之Q值進行餘切角度之計算，該硬體結構包括：二對照表，包含一第一對照表及一第二對照表；一第一多工器，判斷該I值與該Q值何者先進入該第一對照表進行對數運算；至少一比較器，判斷該I值與該Q值之正負及大小；一控制單元，判斷該I值與該Q值位於一座標系統中之哪一象限；一第二多工器，連接該控制單元，依據該控制單元之輸出判斷該第二對照表之結果應為正值或負值；一位移編碼器，依據該等比較器之輸出判斷應位移之角度；以及一加法器，將該位移編碼器輸出之角度與該第二多工器輸出之計算結果相加。
  2. 如申請專利範圍第1項所述之低延遲時間之餘切硬體結構，更包括二絕對值產生器，將該I值與該Q值取絕對值再傳送至該第一多工器及該比較器，由該第一多工器係判斷取絕對值後之該I值與該Q值何者先進入該第一對照表中。
  3. 如申請專利範圍第1項所述之低延遲時間之餘切硬體結構，其中該比較器包含一正負比較器及一數值比較器，分別判斷該I值與該Q值之正負及數值之大小。
  4. 如申請專利範圍第1項所述之低延遲時間之餘切硬體結構，其中該第一對照表係做為該I值與該Q值轉換成對數之依據。
  5. 如申請專利範圍第1項所述之低延遲時間之餘切硬體結構，其中該第二對照表係將一指數對照表及一角度對照表整合。
  6. 如申請專利範圍第4項所述之低延遲時間之餘切硬體結構，其中該第二對照表係針對該I值與該Q值取對數後之一差值取其指數，並將該指數取餘切。
  7. 如申請專利範圍第1項所述之低延遲時間之餘切硬體結構，更包括一暫存器，儲存該I值與該Q值在該第一對照表中所取得之結果。
  8. 如申請專利範圍第1項所述之低延遲時間之餘切硬體結構，更包括一減法器，將該第一對照表中取對數之該I值與該Q值相減得到一差值。
  9. 如申請專利範圍第1項所述之低延遲時間之餘切硬體結構，其中該控制單元係將該座標系統分為各45度之八個象限。
  10. 一種低延遲時間之餘切計算方法，用以將X軸之I值與Y軸之Q值進行餘切角度之計算，包括下列步驟：利用至少一比較器判斷該I值與該Q值之正負及大小；利用二絕對值產生器分別將該I值與該Q值取絕對值；利用一第一對照表分別將該I值與該Q值取一對數，再利用一第二對照表將該二對數之一差值取指數及一餘切角度；利用一控制單元判斷該I值與該Q值位於一座標系統中之哪一象限；依據該控制單元之判斷結果，利用一多工器計算該第二對照表之輸出應為正或負，並利用一位移編碼器依據該等比較器之輸出判斷應位移之角度；以及將該位移編碼器輸出之角度與該多工器輸出之結果相加。
  11. 如申請專利範圍第10項所述之低延遲時間之餘切計算方法，其中該比較器包含一正負比較器及一數值比較器，分別判斷該I值與該Q值之正負及數值之大小。
  12. 如申請專利範圍第10項所述之低延遲時間之餘切計算方法，其中該第二對照表係將一指數對照表及一角度對照表整合。
  13. 如申請專利範圍第10項所述之低延遲時間之餘切計算方法，更包括利用一暫存器儲存該I值與該Q值在該第一對照表中所取得之結果。
  14. 如申請專利範圍第10項所述之低延遲時間之餘切計算方法，其中該二對數之該差值係利用一減法器所得出，再將該差值傳送到該第二對照表。
  15. 如申請專利範圍第10項所述之低延遲時間之餘切計算方法，其中該I值與該Q值取絕對值後先經過一第一多工器判斷先後順序，再依序傳送到該第一對照表。
  16. 如申請專利範圍第10項所述之低延遲時間之餘切計算方法，其中該控制單元係將該座標系統分為各45度之八個象限。
TW099136530A 2010-10-26 2010-10-26 低延遲時間之餘切硬體結構及其計算方法 TWI417785B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099136530A TWI417785B (zh) 2010-10-26 2010-10-26 低延遲時間之餘切硬體結構及其計算方法
US12/976,006 US20120102081A1 (en) 2010-10-26 2010-12-22 Low-latency arc-tangent calculation structure and calculation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099136530A TWI417785B (zh) 2010-10-26 2010-10-26 低延遲時間之餘切硬體結構及其計算方法

Publications (2)

Publication Number Publication Date
TW201218071A TW201218071A (en) 2012-05-01
TWI417785B true TWI417785B (zh) 2013-12-01

Family

ID=45973871

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099136530A TWI417785B (zh) 2010-10-26 2010-10-26 低延遲時間之餘切硬體結構及其計算方法

Country Status (2)

Country Link
US (1) US20120102081A1 (zh)
TW (1) TWI417785B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115878071A (zh) 2021-09-29 2023-03-31 恩智浦美国有限公司 Iq到相位转换的方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837579A (en) * 1986-01-27 1989-06-06 Raytheon Company Pulse radar threshold generator
US6640237B1 (en) * 1999-07-27 2003-10-28 Raytheon Company Method and system for generating a trigonometric function

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4562460A (en) * 1983-04-21 1985-12-31 Rca Corporation Manual hue control as for a digital TV
US4555768A (en) * 1983-06-07 1985-11-26 Rca Corporation Digital signal processing system employing logarithms to multiply and divide
US4710892A (en) * 1984-10-29 1987-12-01 Rca Corporation Phase calculation circuitry in digital television receiver
TW200915096A (en) * 2007-09-27 2009-04-01 Alcor Micro Corp Angle computation method and related circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837579A (en) * 1986-01-27 1989-06-06 Raytheon Company Pulse radar threshold generator
US6640237B1 (en) * 1999-07-27 2003-10-28 Raytheon Company Method and system for generating a trigonometric function

Also Published As

Publication number Publication date
US20120102081A1 (en) 2012-04-26
TW201218071A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
US9639326B2 (en) Floating-point adder circuitry
CN110688088B (zh) 一种面向神经网络的通用非线性激活函数计算装置和方法
US3917935A (en) Reduction of look-up table capacity
CN106990937A (zh) 一种浮点数处理装置
CN109739470B (zh) 一种基于2型双曲cordic任意指数函数的计算系统
Xi et al. Hermite–Hadamard type inequalities for extended s-convex functions on the co-ordinates in a rectangle
CN111813371B (zh) 数字信号处理的浮点除法运算方法、系统及可读介质
TWI417785B (zh) 低延遲時間之餘切硬體結構及其計算方法
US9151842B2 (en) Method and apparatus for time of flight sensor 2-dimensional and 3-dimensional map generation
CN102566965B (zh) 一种误差平坦的浮点数对数运算装置
CN107423026B (zh) 一种正余弦函数计算的实现方法及装置
JP2010067251A (ja) 許容誤差内の整数除算回路
CN112200299B (zh) 神经网络计算装置、数据处理方法及装置
JP2011014025A (ja) 逆正接演算装置及び逆正接演算プログラム
KR102503498B1 (ko) 수학적 함수를 연산하는 시스템 및 방법
CN111984226A (zh) 一种基于双曲cordic的立方根求解装置及求解方法
CN111831257A (zh) 一种用于计算正弦或余弦函数的实现方法及装置
CN111666064A (zh) 基于cordic的三角函数循环迭代求解方法和装置
Low et al. Non-iterative high speed division computation based on Mitchell logarithmic method
CN107015783B (zh) 一种浮点角度压缩实现方法及装置
US9959092B2 (en) Accumulation of floating-point values
TWI444889B (zh) 複數除法器及其相關方法
Liu On BCL-Algebras
Zhen-zhen et al. A non-linear approximation of the sigmoid function based FPGA
Dong et al. Implementation of single-precision floating-point trigonometric functions with small area

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees