TWI411924B - 多處理器系統及切換cpu方法 - Google Patents
多處理器系統及切換cpu方法 Download PDFInfo
- Publication number
- TWI411924B TWI411924B TW96144983A TW96144983A TWI411924B TW I411924 B TWI411924 B TW I411924B TW 96144983 A TW96144983 A TW 96144983A TW 96144983 A TW96144983 A TW 96144983A TW I411924 B TWI411924 B TW I411924B
- Authority
- TW
- Taiwan
- Prior art keywords
- cpu
- super
- standard bus
- transfer standard
- south bridge
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
本發明是有關於一種多處理器系統的開機異常解決技術,且特別是有關於一種切換CPU以管理開機異常問題的技術。
兩個或多個微處理器一起工作來完成某個任務的系統稱為“多處理器系統(Multiprocessor System)”,它是為高端工作站或伺服器而設計的。多處理器系統具有至少兩個中央處理單元(CPU),藉由多個CPU聯合作業以提高系統整體處理效能。
一般而言,多處理器系統開機時,首先由指定單一的開機CPU(稱為CPU0)作為Boot Strap Processor(BSP,啟動捆綁處理器),其通過北橋耦接至南橋;接著,CPU0提供啟動資訊,如:初始化中斷控制器、記憶體控制器、PCI控制器與串口,負責處理開機時基本輸入輸出系統(BIOS)的指令,以進行系統初始化作業並載入作業系統(OS)。而開機時被定義為應用CPU(application processors)的其他CPU,被設定處於等待狀態(wait state)。而藉由通用輸入輸出埠(GPIO)耦接至多處理器系統的基板管理控制器(baseboard management controller,BMC)主要用於檢測多處理器系統是否啟動,其檢測過程為:首先系統上電,BMC開始計時,同時,讀取電平的變化情況,該電平變化由多處理器系統中的BIOS(Basic Input/Output System,基本輸入輸出系統)進行改變,當系統無法正常啟動時,該電平不會發生變化,當BMC計時到一個預訂的值時,電平仍然不發生變化,則可以判斷系統沒有啟動。
一般情況下,當多處理器系統用久或操作不當時,CPU0可能會損壞或線路部分出現問題,而這時,需要切換多處理器系統中的CPU。
專利號為TW00439025的臺灣專利,提出一種具有多數的CPU之多處理器型電腦,特別關於根據電腦的驅動電源而能夠動態地控制驅動之CPU的數量之電腦,以實現對需要電池動作之手提電腦最適合的多處理器構成。CPU(O#
)~CPU(3#
)之4個CPU,將分別根據並聯度切換部控制其動作,停止動作,根據電源供給源的種類、發熱量、動作中之CPU的負荷,或者依照使用者之系統軟體之動作環境設定,而設定同時動作的CPU之數,亦即CPU並聯度。
上述方法通過改變CPU的驅動電源,使之並聯來動態控制驅動之CPU的數量,而不能解決當CPU0不能正常工作採用換取另一顆CPU的技術問題。在CPU內集成有北橋功能的多處理器系統中認定只要通過超傳送標準匯流排(HT匯流排)與南橋相連的就是CPU0,如果CPU0的插座(SOCKET)或線路部分壞了,那麼整個多處理器系統都無法正常工作了,需要將整個主板進行報廢。以AMD多處理器為例,來說明在CPU內集成北橋功能的多處理系統存在的技術缺陷。AMD處理器與Intel處理器搭建的多處理器系統的一個很大不同:Intel處理器是通過前段匯流排共用一個北橋控制器,任意一顆CPU都能作為CPU0工作;AMD處理器內建了北橋控制器,所以在多處理器系統中各個CPU都有獨立的北橋。參照圖1,其為習知AMD多處理器系統的結構示意圖。DRAM(動態隨機存取記憶體)111分別耦接至CPU101、CPU103、CPU105以及CPU107,各CPU相互連接,由於硬體線路的限制,如圖,只有一顆CPU即CPU101能夠作為CPU0通過HT BUS(Hyper Transport BUS,超傳送標準匯流排)直接跟南橋(SB)109連接。因此上述方法並不能達到切換多處理器系統中的CPU的目的,當作為啟動多處理器系統的CPU0或者線路部分發生故障時,整個系統就無法工作,系統就報廢了,增加了整個系統的成本。
本發明的目的之一在提供一種多處理器系統,以解決現有技術只有一顆CPU能啟動系統,當這顆CPU或者線路部分發生故障時,整個系統就無法工作而導致系統報廢而增加了整個系統的成本的問題。
本發明的另一目的在提供一種切換CPU方法,以解決現有技術只有一顆CPU能啟動系統,當這顆CPU或者線路部分發生故障時,整個系統就無法工作而導致系統報廢而增加了整個系統的成本的問題。
本發明提出一種多處理器系統,包括:第一CPU、第二CPU、南橋以及超傳送標準匯流排中心。第一CPU包括北橋以及至少一超傳送標準匯流排。第二CPU包括北橋以及至少一超傳送標準匯流排。南橋包括超傳送標準匯流排。超傳送標準匯流排中心耦接至第一CPU、第二CPU及南橋的超傳送標準匯流排,用以將南橋的超傳送標準匯流排連接至第一CPU的超傳送標準匯流排,而使南橋與第一CPU及其中的北橋一起運作,來啟動多處理器系統,當第一CPU無法正常工作或線路部分損壞時,超傳送標準匯流排中心使第二CPU的超傳送標準匯流排連接至南橋的超傳送標準匯流排。
本發明另提出一種多處理器系統,其包括:多個CPU、南橋以及超傳送標準匯流排中心。此系統中的每一CPU包括北橋以及至少一超傳送標準匯流排,而南橋也包括有超傳送標準匯流排,當南橋的超傳送標準匯流排連接至任一個CPU的超傳送標準匯流排時,南橋與被連接的CPU及其中的北橋一起運作,來啟動多處理器系統。前述超傳送標準匯流排中心耦接至每一CPU的超傳送標準匯流排以及南橋的超傳送標準匯流排,用以選擇任一個CPU的超傳送標準匯流排,使其連接至南橋的超傳送標準匯流排,當被選擇的CPU無法正常工作或線路部分損壞時,超傳送標準匯流排中心選擇另一個CPU的超傳送標準匯流排,使其連接至南橋的超傳送標準匯流排。
依照本發明的實施例所述之多處理器系統,上述超傳送標準匯流排中心為多路開關。
依照本發明的實施例所述之多處理器系統,其中的CPU的數目共有四個,且多路開關為四路開關。
依照本發明的實施例所述之多處理器系統,上述多處理器系統更包括週邊電路,外設於多處理器系統的機箱面板之上且耦接至超傳送標準匯流排中心,用以通過手動來控制超傳送標準匯流排中心,切換選擇CPU之超傳送標準匯流排與南橋之超傳送標準匯流排連接。
依照本發明的實施例所述之多處理器系統,上述多處理器系統更包括基板管理控制器。基板管理控制器通過通用輸入輸出埠(GPIO)耦接至超傳送標準匯流排中心。此基板管理控制器包括:軟體自動控制單元以及檢測單元。軟體自動控制單元用以自動控制超傳送標準匯流排中心,切換選擇CPU之超傳送標準匯流排與南橋之超傳送標準匯流排連接。檢測單元用以檢測多處理器系統是否啟動以及重啟多處理器系統。
本發明提出切換CPU方法,其步驟之一為提供第一CPU、第二CPU及南橋,第一CPU及第二CPU皆包括北橋以及至少一超傳送標準匯流排,且南橋也包括超傳送標準匯流排。其另一步驟為使南橋的超傳送標準匯流排連接至第一CPU的超傳送標準匯流排,而使南橋與第一CPU及其中的北橋一起運作,來啟動多處理器系統。其還包括步驟:當第一CPU無法正常工作或線路部分損壞時,使第二CPU的超傳送標準匯流排連接至南橋的超傳送標準匯流排。
本發明因採用多處理器系統及切換CPU方法,因此可通過超傳送標準匯流排中心自由選擇切換CPU來作為啟動系統的CPU使用。或者如果作為啟動系統的CPU出現問題,不用打開機箱就可以按照手冊切換另一顆CPU來啟動系統繼續工作。啟動系統的CPU不能正常工作或者線路部分壞了,整塊主板也不用報廢,可以切換另一顆CPU繼續使用,減少了更換整塊主板的費用,降低了整個系統的成本。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
本發明的特徵之一在於設置超傳送標準匯流排中心,可以選擇任一顆CPU啟動,從而減少了更換整塊主板的費用,降低了整個系統的成本。
參照圖2,其繪示為本發明實施例的一種多處理器系統的結構示意圖。它包括:CPU101、CPU103、南橋109以及超傳送標準匯流排中心201。CPU101包括北橋以及至少一超傳送標準匯流排。CPU103包括北橋以及至少一超傳送標準匯流排。本實施例中,CPU101與CPU103其實可以具有3個超傳送標準匯流排,但只使用到其中的2個。南橋109也包括有超傳送標準匯流排。超傳送標準匯流排中心201耦接至CPU101、CPU103及南橋109的超傳送標準匯流排,用以將南橋109的超傳送標準匯流排連接至CPU101的超傳送標準匯流排,而使南橋109與CPU101及其中的北橋一起運作,來啟動多處理器系統200,當CPU101無法正常工作或線路部分損壞時,超傳送標準匯流排中心201使CPU103的超傳送標準匯流排連接至南橋109的超傳送標準匯流排。
參照圖3,其繪示為本發明實施例的一種多處理器系統的具體的結構示意圖。本實施例以4個CPU為例,它包括:CPU101、CPU103、CPU105、CPU107、南橋109以及超傳送標準匯流排中心201。各CPU之間相互連接,且每個CPU都包含有北橋以及3組HT匯流排。每個CPU都能作為啟動CPU來啟動多處理器系統200。如圖,CPU103通過HT2耦接至CPU101的HT0,CPU105通過HT2耦接至CPU103的HT1,CPU107通過HT0耦接至CPU103的HT1以及通過HT1耦接至CPU101的HT2。其中,HT0、HT1以及HT2僅為各CPU的HT匯流排控制器的代號,其主要作為連接之用,故本發明使用HT0、HT1以及HT2來代表CPU的連接端點。本實施例中,各CPU都具有3組HT匯流排,且透過這些HT匯流排來兩兩連接,但並非用以限定本發明,任何其他型式的CPU只要具有至少一組HT匯流排皆在本發明的保護範圍內。
南橋109也包括有超傳送標準匯流排。超傳送標準匯流排中心201耦接至各個CPU,同樣地,通過HT匯流排與各個CPU進行連接,用以將南橋109的超傳送標準匯流排連接至CPU101的超傳送標準匯流排,而使南橋109與CPU101及其中的北橋一起運作,來啟動多處理器系統200,當CPU101無法正常工作或線路部分損壞時,超傳送標準匯流排中心201使其餘CPU中的任一顆CPU的超傳送標準匯流排連接至南橋109的超傳送標準匯流排。在超傳送標準匯流排中心201上還連接有週邊電路303,外接於多處理器系統200之機箱面板之上且耦接至超傳送標準匯流排中心201,用以通過手動來控制超傳送標準匯流排中心201,切換選擇一CPU之一超傳送標準匯流排與南橋之超傳送標準匯流排連接。
參照圖4,其繪示為本發明實施例的超傳送標準匯流排中心的結構示意圖。它包括多個輸入端匯流排和一個輸出端匯流排,其中,每個輸入端匯流排401以及輸出端匯流排403都為80pin,且都是單向傳輸,因此,每個匯流排共包含的傳輸線為:CADIN_DP[15..0],CADIN_DN[15..0],CADOUT_DP[15..0],CADOUT_DN[15..0],CLKIN_DP[1..0],CLKIN_DN[1..0],CLKOUT_DP[1..0],CLKOUT_DN[1..0],CTLIN_DP[1..0],CTLIN_DN[1..0],CTLOUT_DP[1..0],CTLOUT_DN[1..0]。
因本發明採用單向傳輸,所以可保證資料傳輸時帶寬足夠大。如圖,本發明實施例選用4路開關,其4個輸入端匯流排401可分別連接最多4個CPU,另一個輸出端匯流排403連接南橋,可通過選擇一CPU之一超傳送標準匯流排與南橋之超傳送標準匯流排連接,使連接南橋的CPU啟動系統。圖中的多路開關為4路開關,但並非限定本發明,其可以是大於4路的多路開關,也可以是2路或者3路開關(用於兩顆CPU或者三顆CPU的多處理器系統)其主要是做為選擇CPU之用。
參照圖5,其繪示為本發明實施例的另一種多處理器系統的具體的結構示意圖。仍以4個CPU為例,它包括:CPU101、CPU103、CPU105、CPU107、南橋109以及超傳送標準匯流排中心201。各CPU之間相互連接,且每個CPU都包含北橋以及至少三個超傳送標準匯流排。每個CPU都能作為啟動CPU來啟動多處理器系統200。南橋109包括超傳送標準匯流排。超傳送標準匯流排中心201耦接至各個CPU,用以將南橋109的超傳送標準匯流排連接至CPU101的超傳送標準匯流排,而使南橋109與CPU101及其中的北橋一起運作,來啟動多處理器系統200,當CPU101無法正常工作或線路部分損壞時,超傳送標準匯流排中心201使其餘CPU中的一顆CPU的超傳送標準匯流排連接至南橋109的超傳送標準匯流排。各CPU以及超傳送標準匯流排中心201的連接關係及工作原理和圖3中各CPU以及超傳送標準匯流排中心201相同,此處不再贅述。本發明的多處理器系統200還包括基板管理控制器501,通過通用輸入輸出埠(GPIO)耦接至該超傳送標準匯流排中心201,它包括:軟體自動控制單元503以及檢測單元505。軟體自動控制單元503用以自動控制該超傳送標準匯流排中心201,切換選擇任一CPU之一超傳送標準匯流排與該南橋109之超傳送標準匯流排連接。上述軟體自動控制單元503通過軟體編程對超傳送標準匯流排中心201進行控制。檢測單元505用以檢測多處理器系統是否啟動以及重啟多處理器系統。
當上述多處理器系統200工作時,首先由默認的一顆CPU啟動多處理器系統200,同時,基板管理控制器501的檢測單元505開始計時並察看電平是否變化,當基板管理控制器達到一預訂的值,如2分鐘,如果電平未發生變化時,則可判斷多處理器系統200沒有啟動,這時,可根據操作手冊手動控制週邊電路303,使超傳送標準匯流排中心201切換到另一顆CPU,接著重啟多處理器系統200。或者,可由軟體自動控制器503根據預先軟體編程設定的參數,如設定“0”為不導通,“1”為導通,則可根據“01”數位來確定超傳送標準匯流排中心201中的一路導通,該些參數通過GPIO控制超傳送標準匯流排中心201,使超傳送標準匯流排中心201切換到另一顆CPU,接著重啟多處理器系統200。此處設定的參數僅為一實施例,也可通過如設定電磁閥開關的打開角度使其中一路導通等方式,並不局限于本實施例所表現的此種方式。
參照圖6,其繪示為本發明實施例的一種切換CPU方法的流程圖。由上述系統之敘述,可得一種切換CPU方法,包括:首先,提供第一CPU、第二CPU及南橋,第一CPU及第二CPU皆包括北橋以及至少一超傳送標準匯流排,且南橋也包括超傳送標準匯流排。
接著,使南橋的超傳送標準匯流排連接至第一CPU的超傳送標準匯流排,而使南橋與第一CPU及其中的北橋一起運作,來啟動多處理器系統。
最後,當第一CPU無法正常工作或線路部分損壞時,使第二CPU的超傳送標準匯流排連接至南橋的超傳送標準匯流排。
其具體為:S610:檢測第一CPU是否工作。當多處理器系統上電運行後,基板管理控制器開始計時並察看電平是否變化,當基板管理控制器達到一預訂的值,如5分鐘,如果電平未發生變化時,則可判斷多處理器系統沒有啟動。
S620:切換選擇多處理器系統的另一CPU之一超傳送標準匯流排與南橋之超傳送標準匯流排連接。
S630:重啟多處理器系統。
綜上所述,在本發明之多處理器系統及切換CPU方法,可通過超傳送標準匯流排中心自由選擇切換CPU來作為啟動系統的CPU使用。或者如果作為啟動系統的CPU出現問題,不用打開機箱就可以按照手冊切換另一顆CPU來啟動系統繼續工作。啟動系統的CPU不能正常工作或者線路部分壞了,整塊主板也不用報廢,可以切換另一顆CPU繼續使用,減少了更換整塊主板的費用,降低了成本。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
101...CPU
103...CPU
105...CPU
107...CPU
109...南橋
111...動態隨機存取記憶體
200...多處理器系統
201...超傳送標準匯流排中心
303...週邊電路
401...輸入端匯流排
403...輸出端匯流排
501...基板管理控制器
503...軟體自動控制單元
505...檢測單元
圖1繪示為習知AMD多處理器系統的結構示意圖。
圖2繪示為本發明實施例的一種多處理器系統的結構示意圖。
圖3繪示為本發明實施例的一種多處理器系統的具體的結構示意圖。
圖4繪示為本發明實施例的超傳送標準匯流排中心的結構示意圖。
圖5繪示為本發明實施例的另一種多處理器系統的具體的結構示意圖。
圖6繪示為本發明實施例的一種切換CPU方法的流程圖。
101...CPU
103...CPU
105...CPU
107...CPU
109...南橋
111...動態隨機存取記憶體
200...多處理器系統
201...超傳送標準匯流排中心
Claims (14)
- 一種多處理器系統,包括:一第一CPU,包括北橋以及至少一超傳送標準匯流排;一第二CPU,包括北橋以及至少一超傳送標準匯流排;一南橋,包括超傳送標準匯流排;以及一超傳送標準匯流排中心,耦接至該第一CPU、該第二CPU及該南橋的超傳送標準匯流排,用以將該南橋的超傳送標準匯流排連接至該第一CPU的超傳送標準匯流排,而使該南橋與該第一CPU及其中的北橋一起運作,來啟動該多處理器系統,當該第一CPU無法正常工作或線路部分損壞時,該超傳送標準匯流排中心使該第二CPU的超傳送標準匯流排連接至該南橋的超傳送標準匯流排,其中該超傳送標準匯流排中心為一多路開關。
- 如申請專利範圍第1項所述之多處理器系統,其中,該多處理器系統的CPU的數目共有四個,該多路開關為一四路開關。
- 如申請專利範圍第1項所述之多處理器系統,該多處理器系統更包括:一週邊電路,外設於該多處理器系統之機箱面板之上且耦接至該超傳送標準匯流排中心,用以通過手動來控制該超傳送標準匯流排中心,切換選擇該第一CPU或該第二CPU之超傳送標準匯流排與該南橋之超傳送標準匯流排連接。
- 如申請專利範圍第1項所述之多處理器系統,該多處理器系統更包括:一基板管理控制器,通過一通用輸入輸出埠(GPIO)耦接至該超傳送標準匯流排中心,包括:一軟體自動控制單元,用以自動控制該超傳送標準匯流排中心,切換選擇該第一CPU或該第二CPU之超傳送標準匯流排與該南橋之超傳送標準匯流排連接。
- 如申請專利範圍第4項所述之多處理器系統,該基板管理控制器更包括:一檢測單元,用以檢測該多處理器系統是否啟動以及重啟該多處理器系統。
- 一種多處理器系統,包括:多個CPU,每一CPU包括北橋以及至少一超傳送標準匯流排;一南橋,其包括有超傳送標準匯流排,當該南橋的超傳送標準匯流排連接至任一個該些CPU的超傳送標準匯流排時,該南橋與被連接的CPU及其中的北橋一起運作,來啟動該多處理器系統;以及一超傳送標準匯流排中心,耦接至每一CPU的超傳送標準匯流排以及該南橋的超傳送標準匯流排,用以選擇任一個該些CPU的超傳送標準匯流排,使其連接至該南橋的超傳送標準匯流排,當被選擇的CPU無法正常工作或線路部分損壞時,該超傳送標準匯流排中心選擇另一個CPU的超傳送標準匯流排,使其連接至該南橋的超傳送標準匯 流排,其中該超傳送標準匯流排中心為一多路開關。
- 如申請專利範圍第6項所述之多處理器系統,其中,該多處理器系統的CPU的數目共有四個,該多路開關為一四路開關。
- 如申請專利範圍第6項所述之多處理器系統,該多處理器系統更包括:一週邊電路,外設於該多處理器系統之機箱面板之上且耦接至該超傳送標準匯流排中心,用以通過手動來控制該超傳送標準匯流排中心,切換選擇任一CPU之超傳送標準匯流排與該南橋之超傳送標準匯流排連接。
- 如申請專利範圍第6項所述之多處理器系統,該多處理器系統更包括:一基板管理控制器,通過一通用輸入輸出埠(GPIO)耦接至該超傳送標準匯流排中心,包括:一軟體自動控制單元,用以自動控制該超傳送標準匯流排中心,切換選擇任一CPU之超傳送標準匯流排與該南橋之超傳送標準匯流排連接。
- 如申請專利範圍第9項所述之多處理器系統,該基板管理控制器更包括:一檢測單元,用以檢測該多處理器系統是否啟動以及重啟該多處理器系統。
- 一種切換CPU的方法,包括:提供一第一CPU、一第二CPU、一南橋以及一超傳送標準匯流排中心,該第一CPU及該第二CPU皆包括北橋 以及至少一超傳送標準匯流排,且該南橋也包括超傳送標準匯流排,其中該超傳送標準匯流排中心耦接至該第一CPU、該第二CPU及該南橋的超傳送標準匯流排且該超傳送標準匯流排中心為一多路開關;使該南橋的超傳送標準匯流排連接至該第一CPU的超傳送標準匯流排,而使該南橋與該第一CPU及其中的北橋一起運作,來啟動該多處理器系統;以及當該第一CPU無法正常工作或線路部分損壞時,使該第二CPU的超傳送標準匯流排連接至該南橋的超傳送標準匯流排。
- 如申請專利範圍第11項所述之切換CPU方法,該方法還包括:檢測該多處理器系統當前是否無法啟動,若是,該第一CPU不在工作。
- 如申請專利範圍第11項所述之切換CPU方法,該方法還包括:檢測該系統當前不運行的時間已達到預設值,若是,該第一CPU不在工作。
- 如申請專利範圍第11項所述之切換CPU方法,該方法還包括:通過一通用輸入輸出埠(GPIO)來切換選擇連接到南橋的CPU。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96144983A TWI411924B (zh) | 2007-11-27 | 2007-11-27 | 多處理器系統及切換cpu方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96144983A TWI411924B (zh) | 2007-11-27 | 2007-11-27 | 多處理器系統及切換cpu方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200923671A TW200923671A (en) | 2009-06-01 |
TWI411924B true TWI411924B (zh) | 2013-10-11 |
Family
ID=44728704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW96144983A TWI411924B (zh) | 2007-11-27 | 2007-11-27 | 多處理器系統及切換cpu方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI411924B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102479166A (zh) * | 2010-11-26 | 2012-05-30 | 鸿富锦精密工业(深圳)有限公司 | 共享串口的系统及方法 |
US9658861B2 (en) | 2011-12-29 | 2017-05-23 | Intel Corporation | Boot strap processor assignment for a multi-core processing unit |
TWI551983B (zh) * | 2013-06-28 | 2016-10-01 | 技嘉科技股份有限公司 | 多中央處理單元系統之偵錯切換方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5506987A (en) * | 1991-02-01 | 1996-04-09 | Digital Equipment Corporation | Affinity scheduling of processes on symmetric multiprocessing systems |
US20030223361A1 (en) * | 2002-06-04 | 2003-12-04 | Zahid Hussain | System and method for hierarchical metering in a virtual router based network switch |
US20040037313A1 (en) * | 2002-05-15 | 2004-02-26 | Manu Gulati | Packet data service over hyper transport link(s) |
US20070234082A1 (en) * | 2006-03-29 | 2007-10-04 | Via Technologies, Inc. | Computer system with non-support hyper-transport processor and controlling method of hyper-transport bus thereof |
-
2007
- 2007-11-27 TW TW96144983A patent/TWI411924B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5506987A (en) * | 1991-02-01 | 1996-04-09 | Digital Equipment Corporation | Affinity scheduling of processes on symmetric multiprocessing systems |
US20040037313A1 (en) * | 2002-05-15 | 2004-02-26 | Manu Gulati | Packet data service over hyper transport link(s) |
US20030223361A1 (en) * | 2002-06-04 | 2003-12-04 | Zahid Hussain | System and method for hierarchical metering in a virtual router based network switch |
US20070234082A1 (en) * | 2006-03-29 | 2007-10-04 | Via Technologies, Inc. | Computer system with non-support hyper-transport processor and controlling method of hyper-transport bus thereof |
Also Published As
Publication number | Publication date |
---|---|
TW200923671A (en) | 2009-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101452437B (zh) | 多处理器系统 | |
CN108073421B (zh) | 为外围子系统提供个体化电源控制的方法和装置 | |
US9465771B2 (en) | Server on a chip and node cards comprising one or more of same | |
TWI506559B (zh) | 可動態和選擇性停用核心以及重新設定之多核心微處理器及其方法 | |
CN101233475B (zh) | 增加于多核心处理器上的一个或多个核心的工作量效能 | |
TWI622874B (zh) | 省電處理器架構 | |
US8898517B2 (en) | Handling a failed processor of a multiprocessor information handling system | |
TWI574204B (zh) | 對每一核心提供電壓及頻率控制之技術 | |
TWI394048B (zh) | 系統裝置、處理器及存取記憶體單元之方法 | |
US7093116B2 (en) | Methods and apparatus to operate in multiple phases of a basic input/output system (BIOS) | |
WO2015042925A1 (zh) | 服务器的控制方法和服务器的控制设备 | |
TW201250459A (en) | Method of operating a heterogneous computer system | |
TWI739127B (zh) | 提供系統資料之方法、系統及伺服器 | |
US20210026649A1 (en) | Configurable reduced memory startup | |
US6732216B2 (en) | Peripheral switching device with multiple sets of registers for supporting an ACPI full-operation state | |
JP2023020861A (ja) | ファームウェアの更新 | |
US8260995B2 (en) | Processor interrupt command response system | |
TWI411924B (zh) | 多處理器系統及切換cpu方法 | |
US20080148037A1 (en) | Efficient platform initialization | |
US7117334B2 (en) | Dynamic node partitioning utilizing sleep state | |
US11934661B1 (en) | Partitioning responsive to processors having a disparate number of memory modules | |
TWI823253B (zh) | 計算系統、由電腦執行的方法以及電腦程式產品 | |
US11983053B1 (en) | Button press gestures on a single power button to power sequence a selected partitioned node | |
US11983540B1 (en) | Partitioning a multi-processor system having a single baseboard management controller | |
US12050920B2 (en) | Making a boot drive for a first partition inaccessible to other partitions in a partitionable system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |