TWI405208B - 快閃記憶體及其存取方法 - Google Patents
快閃記憶體及其存取方法 Download PDFInfo
- Publication number
- TWI405208B TWI405208B TW98126529A TW98126529A TWI405208B TW I405208 B TWI405208 B TW I405208B TW 98126529 A TW98126529 A TW 98126529A TW 98126529 A TW98126529 A TW 98126529A TW I405208 B TWI405208 B TW I405208B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- logical address
- count value
- flash memory
- data
- Prior art date
Links
Description
本發明是有關於一種記憶體,且特別是有關於一種快閃記憶體(FLASH memory)及其存取方法。
快閃記憶體具有隨機存取以及非揮發等特性,因此普遍應用於各式各樣的電子產品中。快閃記憶體的壽命是與資料寫入/清除次數相關的。在實際操作情況下,各個存取位址的存取頻率是不均勻的,可能某個位址常常會需要更新(改寫)資料。若存取位址與快閃記憶體內部實際位址的對應關係是靜態的,則快閃記憶體內部對應於某個實際位址的記憶區域會因為頻繁地更新(改寫)資料而加速縮短快閃記憶體的使用壽命。
為了讓寫入資料的動作能夠分散於快閃記憶體內部各個記憶區域,存取位址(邏輯位址)與快閃記憶體內實際區域位址的對應關係必須是動態的。表1說明快閃記憶體內的記憶空間配置關係。圖1是說明傳統快閃記憶體的存取流程。
請參照圖1與表1。當要將資料寫入快閃記憶體時,快閃記憶體的動作可分為三個步驟,即步驟S110~S130。當系統欲將資料D1寫入邏輯位址L1時,會先進行步驟S110。於步驟S110中,欲寫入資料之記憶區域會被預先清除。在此假設實際區域位址A0被選定為欲寫入資料D1之記憶區域,因此步驟S110會清除(erase)實際區域位址A0所對應的記憶區域。步驟S120是將資料D1與邏輯位址L1寫入位址A0的記憶區域,如表2所示。此時由於第一次對邏輯位址L1寫入資料而沒有記載著舊資料之記憶區域,因此完成步驟S120後直接進行步驟S140,以判斷資料是否全數寫入快閃記憶體。
假設尚有資料D2欲寫入邏輯位址L2,因此完成步驟S140後會接著再一次進行步驟S110~S130。於步驟S110中,欲寫入資料D2之記憶區域會被預先清除。在此假設實際區域位址A1被選定為欲寫入資料D2之記憶區域,因此步驟S110會清除實際區域位址A1所對應的記憶區域。步驟S120是將資料D2與邏輯位址L2寫入位址A1的記憶區域,如表3所示。接下來在步驟S130中沒有記載著舊資料之記憶區域,因此進行步驟S140後完成資料寫入操作。
當系統欲將邏輯位址L1的資料D1更新為資料D3時,需要進行步驟S110~S140。於步驟S110中,欲寫入資料D3之記憶區域會被預先清除。在此假設實際區域位址A2被選定為欲寫入資料D3之記憶區域,因此步驟S110會清除實際區域位址A2所對應的記憶區域。步驟S120是將資料D3與邏輯位址L1寫入位址A2的記憶區域,如表4所示。完成步驟S120後接著進行步驟S130,將記載舊資料D1之記憶區域A0清除,以避免發生邏輯位址重複之狀況。
上述傳統存取方法雖然可以讓寫入資料的動作不會集中於某個記憶區域,但是有兩個缺點:其一是寫入效能不佳,其二為步驟S130中清除資料的動作會加速縮短快閃記憶體的壽命。
本發明提供一種快閃記憶體及其存取方法,可以讓寫入資料的動作不會集中於某個記憶區域,且提升快閃記憶體寫入效能。
本發明提出一種快閃記憶體的存取方法。此方法包括於快閃記憶體中選擇閒置的記憶區域;清除該記憶區域;以及將資料寫入該記憶區域,並且將對應的邏輯位址與計數值記載於該記憶區域。其中,該計數值指出該邏輯位址的資料更新次數。
本發明提出一種快閃記憶體,包括多個記憶區域以及一控制器。控制器耦接該些記憶區域。其中,當要將資料寫入該些記憶區域其中之一時,該控制器於各記憶區域中選擇並清除閒置的其中一記憶區域,以及將資料、邏輯位址與計數值寫入前述已清除的記憶區域。前述計數值指出該邏輯位址的資料更新次數。
在本發明之一實施例中,上述計數值可以用累加方式(或遞減方式)記錄該邏輯位址的資料更新次數。
在本發明之一實施例中,所述快閃記憶體的存取方法更包括:判斷邏輯位址的計數值是否已達臨界值。若邏輯位址的計數值已達臨界值,則重置計數值至初始值。當重置邏輯位址的計數值時,清除快閃記憶體中記載有該邏輯位址的多個記憶區域。
基於上述,本發明以附加資訊的方式,將計數值(即相對應邏輯位址的資料更新次數)隨著欲寫入的資料紀錄於同一個記憶區域中。依據計數值可以知道所在的記憶區域之資料是不是最新的資料,因此在寫入新資料後不需要清除舊資料,藉此提升寫入效能,並延長快閃記憶體的壽命。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖2是依照本發明實施例說明一種快閃記憶體200的模塊示意圖。圖3是依照本發明實施例說明一種快閃記憶體的存取方法流程圖。請參照圖2與圖3。快閃記憶體200包括多個記憶區域220以及控制器210。控制器210耦接記憶區域220。當系統要將某一資料D1寫入邏輯位址L1時,控制器210會在記憶區域220中選擇一個閒置的記憶區域(步驟S310)。在此所謂閒置的記憶區域可以是尚未被寫入資料的一個記憶區域,或是其計數值不是「最新」的一個記憶區域(容後詳述)。控制器210在步驟S310中從眾多閒置的記憶區域選擇其一,其選擇法則可以是依實際區域位址的順序依序選擇,也可以是其他任何法則(例如隨機選取)。在此假設於記憶區域220中實際區域位址A0被選定為欲寫入資料D1之記憶區域。
於步驟S320中,控制器210清除(erase)步驟S310所選定的記憶區域(即實際區域位址A0的記憶區域)。完成清除動作後,控制器210便進行步驟S330,以將資料D1寫入實際區域位址A0的記憶區域,並且將對應的邏輯位址L1與「計數值」記載於實際區域位址A0的記憶區域,如表5所示。其中,「計數值」可以指出邏輯位址L1的資料更新次數(也就是資料更新的版本資訊)。表5中僅以「L1.0」表示實際區域位址A0的邏輯位址為L1,且其計數值為0。在此並不限制計數值寫入記憶區域之方式。例如,可以將計數值紀錄在「邏輯位址(logical address)」欄位中的剩餘位元(bit)或其它未使用的欄位。另外以下將假設快閃記憶體200內具有4個記憶區域220,所屬領域中具有通常知識者可以依據本實施例之教示而類推之。
圖4是依照本發明實施例說明,值列出快閃記憶體200之記憶區域220中「邏輯位址」與實際區域位址的對應關係。每個記憶區域220的區域資訊(SPARE)230可以是16個位元組(byte)所組成,其中包含4個位元組的「保留(reserved)」子欄位。區段410及區段420中各自含2個位元組的「邏輯位址」欄位與3個位元組的「錯誤檢查與糾正(Error Checking and Correction,ECC)」欄位等。區段410與區段420中「邏輯位址」欄位的內容是一致的,因此可以提昇「邏輯位址」欄位的容錯能力。前述邏輯位址L1便是記錄於「邏輯位址」欄位中。區域資訊230其餘部份尚有1個位元組的「區域狀態(block status)」欄位與1個位元組的「資料狀態(data status)」欄位。
本實施例可以利用這些欄位未用到的部份位元來記錄「計數值」。例如,假設紀錄邏輯位址L1只需要用到「邏輯位址」欄位中10個位元,則本實施例可以利用「邏輯位址」欄位中剩餘的6個位元來記錄「計數值」。在另一實施例中,「保留」欄位也可以被用來記錄「計數值」。或者,「計數值」也可以被記錄於區域資訊(SPARE)230中其他特定位元。
請繼續參照圖2與圖3。在完成步驟S330後,控制器210便進行步驟S340,以判斷邏輯位址L1的計數值是否已達某一臨界值。前述臨界值可以視設計需求而決定之。在此假設「計數值」是被記錄在「邏輯位址」欄位中多餘的6個位元中,因此前述臨界值可以是63或更小的整數。在表5所示的例子中,目前邏輯位址L1的「計數值」是0而未達臨界值,因此接著進行步驟S360以判斷資料是否全數寫入快閃記憶體200。
假設尚有資料D2欲寫入邏輯位址L2,因此完成步驟S360後會接著再一次進行步驟S310~S340。在此假設控制器210選擇實際區域位址A1的記憶區域(步驟S310),然後清除實際區域位址A1的記憶區域(步驟S320)。完成清除動作後,控制器210便將資料D2寫入實際區域位址A1的記憶區域,並且將對應的邏輯位址L2與「計數值」0記載於實際區域位址A1的區域資訊(SPARE)230(步驟S330),如表6所示。
在完成步驟S330後,控制器210判斷邏輯位址L2的計數值是否已達臨界值。在表6所示的例子中,目前邏輯位址L2的「計數值」是0而未達臨界值,因此接著進行步驟S360以判斷資料是否全數寫入快閃記憶體200。接下來因為沒有待寫入的資料而完成資料寫入操作。
當系統(未繪示)欲將邏輯位址L1的資料D1更新為資料D3時,控制器210需要進行步驟S310~S340。也就是說,控制器210會選擇實際區域位址A2的記憶區域(步驟S310),然後清除實際區域位址A2的記憶區域(步驟S320)。完成清除動作後,控制器210便將資料D3寫入實際區域位址A2的記憶區域,並且將對應的邏輯位址L1與「計數值」1記載於實際區域位址A2的區域資訊(SPARE)230(步驟S330),如表7所示。
當系統(未繪示)欲讀取邏輯位址L1的資料時,控制器210可以從各個記憶區域的「邏輯位址」欄位找出邏輯位址為L1者,然後從邏輯位址為L1的各個記憶區域中選擇「計數值」最大者。此時邏輯位址L1的「計數值」最大者為1,因此控制器210將實際區域位址A2的資料D3取出並傳給系統。
當系統欲將邏輯位址L1的資料D3更新為資料D4時,控制器210再次進行步驟S310~S340。完成步驟S310~S340後,控制器210已將資料D4寫入實際區域位址A3的記憶區域,並且將對應的邏輯位址L1與「計數值」2記載於實際區域位址A3的區域資訊(SPARE)230,如表8所示。
當系統再一次欲將邏輯位址L1的資料D4更新為資料D5時,控制器210再次進行步驟S310~S340。此時實際區域位址A0~A3均已被寫入資料,步驟S310會在記憶區域220中選擇計數值不是「最新」的一個記憶區域。此時邏輯位址L2的計數值最大者為0(即實際區域位址A1),而邏輯位址L1的計數值最大者為2+1(即尚未寫入的資料D5),因此實際區域位址A0、A2與A3的計數值不是「最新」,所以控制器210在步驟S310可以選擇其中計數值最小者(即選擇實際區域位址A0)。完成步驟S310~S340後,控制器210已將資料D5寫入實際區域位址A0的記憶區域,並且將對應的邏輯位址L1與對應的計數值3記載於實際區域位址A0的區域資訊(SPARE)230,如表9所示。
依據上述過程類推之,當步驟S340判斷邏輯位址L1的計數值已達臨界值(例如63),則控制器210進行步驟S350以重置(reset)邏輯位址L1的計數值至一初始值(例如0)。因此,下一次更新邏輯位址L1的資料時,控制器210便將計數值0寫入對應的區域資訊(SPARE)230。值得注意的是,本例中是假設快閃記憶體200只有4個記憶區域而臨界值為63,因此記憶區域A0~A3中邏輯位址L1的計數值不可能重複。
在其他實施例中,可能會因為重置邏輯位址L1的計數值而導致在各記憶區域中邏輯位址L1的計數值發生重複狀況,因此步驟S350除了重置邏輯位址L1的計數值外,更可以清除快閃記憶體200中記載有邏輯位址L1的多個記憶區域。以表9為例,當重置邏輯位址L1的計數值時,控制器210更在讀出邏輯位址L1「最新」計數值的記憶區域資料D5後清除快閃記憶體200中記載有邏輯位址L1的所有記憶區域(即實際區域位址A0、A2、A3者)。在完成清除動作後,控制器210將資料D5寫回實際區域位址A2的記憶區域,並且將對應的邏輯位址L1與重置後的計數值0記載於實際區域位址A2的區域資訊(SPARE)230,如表10所示。
前段說明控制器210清除快閃記憶體200中記載有邏輯位址L1的所有記憶區域的過程,是本發明的一個範例。在另一範例中,可能以下述過程來清除所有記載了邏輯位址L1的記憶區域。於此範例中,除了記載了最新資料D5的實際區域位址A0外,控制器210清除快閃記憶體200中記載有邏輯位址L1的所有記憶區域(即清除實際區域位址A2、A3者)。在完成清除動作後,控制器210再讀出邏輯位址L1「最新」計數值的記憶區域資料D5,且將資料D5寫回實際區域位址A2的記憶區域,並且將對應的邏輯位址L1與重置後的計數值0記載於實際區域位址A2的區域資訊(SPARE)230。在完成上述動作後,最後清除記載資料D5的記憶區域(即清除實際區域位址A0者),如表10所示。
上述範例可以隨設計需求而加以更動。例如,當重置邏輯位址L1的計數值時,控制器210不需讀出邏輯位址L1「最新」計數值的記憶區域資料D5,只需要清除快閃記憶體200中其他記載有邏輯位址L1的記憶區域(即實際區域位址A2、A3者)即可。因此,控制器210便不需將資料D5寫回記憶區域220中。
上述諸實施例中,計數值是以每次累加1的累加方式記錄邏輯位址L1的資料更新次數(邏輯位址L2的計數值亦同),然而其實現方式不以此為限。例如,計數值可以每次累加n的累加方式(n為任意實數)記錄邏輯位址L1的資料更新次數。在以累加方式實現計數值的前提下,對於快閃記憶體200的各個記憶區域中記載有相同邏輯位址者,除記載有最大計數值之記憶區域外,其餘記憶區域均可以視為閒置的記憶區域。
再另一實施例中,計數值可能是從某一初始值以遞減方式記錄邏輯位址L1的資料更新次數(邏輯位址L2的計數值亦同)。例如,在第一次將資料D1寫入邏輯位址L1時,控制器210將資料D1寫入實際區域位址A0的記憶區域,且將邏輯位址L1與計數值63寫入實際區域位址A0的區域資訊(SPARE)230;當欲將邏輯位址L1的資料D1更新為D2時,控制器210將資料D2寫入實際區域位址A1的記憶區域,且將邏輯位址L1與計數值63-n寫入實際區域位址A1的區域資訊(SPARE)230。前述n為任意實數。在以遞減方式實現計數值的前提下,對於快閃記憶體200的各個記憶區域中記載有相同邏輯位址者,除記載有最小計數值之記憶區域外,其餘記憶區域為閒置的記憶區域。
請繼續參照圖2與圖3。上述步驟S310之實現方式,可以是由控制器210直接檢查每一個記憶區域220的「邏輯位址」欄位,以便找出閒置的記憶區域。在另一實施例中,控制器210可以使用在其內部隨機或循序存取記憶體211(random access memory,RAM)中的「閒置表」。此「閒置表」用來記錄所有尚未被寫入資料的記憶區域之實訊,以及其計數值不是「最新」的記憶區域之資訊。被記錄在「閒置表」的資訊可以是對應記憶區域之實際區域位址、邏輯位址、或計數值,或是三者中一部分或全部之組成。一般而言,隨機存取記憶體211之存取速度快於快閃型態的記憶區域,因此步驟S310從隨機存取記憶體211中的「閒置表」可以更快速地找出閒置的記憶區域。
綜上所述,本實施例以附加資訊的方式將「計數值」(即相對應邏輯位址的資料更新次數)隨著欲寫入的資料紀錄於同一個記憶區域中。依據「計數值」可以知道所在的記憶區域之資料是不是最新的資料,因此在寫入新資料後不需要額外地清除舊資料,藉此提升寫入效能,並延長快閃記憶體的壽命。另外,上述實施例中僅利用「邏輯位址」欄位中多餘的位元紀錄附加資訊(即計數值),因此可以不更動記憶區域資料結構(欄位)的方式,來達到上述功效與優點。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200...快閃記憶體
210...控制器
211...隨機存取記憶體
220...記憶區域
230...區域資訊
410、420...區段
S110~S140...傳統快閃記憶體的存取流程各步驟
S310~S360...依照本發明實施例說明一種快閃記憶體的存取方法各步驟
圖1是說明傳統快閃記憶體的存取流程。
圖2是依照本發明實施例說明一種快閃記憶體的模塊示意圖。
圖3是依照本發明實施例說明一種快閃記憶體的存取方法流程圖。
圖4是依照本發明實施例說明快閃記憶體之記憶區域中「邏輯位址」欄位的資料結構。
S310~S360...依照本發明實施例說明一種快閃記憶體的存取方法各步驟
Claims (15)
- 一種快閃記憶體的存取方法,包括:於一快閃記憶體中選擇閒置的一記憶區域;清除該記憶區域;以及將一資料寫入該記憶區域,並且將對應的一邏輯位址與一計數值記載於該記憶區域,其中該計數值指出該邏輯位址的資料更新次數。
- 如申請專利範圍第1項所述快閃記憶體的存取方法,其中該計數值是以累加方式記錄該邏輯位址的資料更新次數。
- 如申請專利範圍第2項所述快閃記憶體的存取方法,其中對於該快閃記憶體的多個記憶區域中記載有相同邏輯位址者,除記載有最大計數值之記憶區域外,其餘記憶區域為閒置的記憶區域。
- 如申請專利範圍第1項所述快閃記憶體的存取方法,其中該計數值是從一初始值以遞減方式記錄該邏輯位址的資料更新次數。
- 如申請專利範圍第4項所述快閃記憶體的存取方法,其中對於該快閃記憶體的多個記憶區域中記載有相同邏輯位址者,除記載有最小計數值之記憶區域外,其餘記憶區域為閒置的記憶區域。
- 如申請專利範圍第1項所述快閃記憶體的存取方法,更包括:判斷該邏輯位址的該計數值是否已達一臨界值;以及若該邏輯位址的該計數值已達該臨界值,則重置該計數值至一初始值。
- 如申請專利範圍第6項所述快閃記憶體的存取方法,其中當重置該邏輯位址的該計數值時,清除該快閃記憶體中記載有該邏輯位址的多個記憶區域。
- 如申請專利範圍第1項所述快閃記憶體的存取方法,更包括:判斷是否尚有資料未寫入該快閃記憶體。
- 一種快閃記憶體,包括:多個記憶區域;以及一控制器,耦接該些記憶區域,其中當要將一資料寫入該些記憶區域其中之一時,該控制器於該些記憶區域中選擇並清除閒置的一記憶區域,以及將該資料、一邏輯位址與一計數值寫入已清除的該記憶區域,其中該計數值指出該邏輯位址的資料更新次數。
- 如申請專利範圍第9項所述快閃記憶體,其中該計數值是以累加方式記錄該邏輯位址的資料更新次數。
- 如申請專利範圍第10項所述快閃記憶體,其中對於該些記憶區域中記載有相同邏輯位址者,除記載有最大計數值之記憶區域外,其餘記憶區域為閒置的記憶區域。
- 如申請專利範圍第9項所述快閃記憶體,其中該計數值是從一初始值以遞減方式記錄該邏輯位址的資料更新次數。
- 如申請專利範圍第12項所述快閃記憶體,其中對於該些記憶區域中記載有相同邏輯位址者,除記載有最小計數值之記憶區域外,其餘記憶區域為閒置的記憶區域。
- 如申請專利範圍第9項所述快閃記憶體,其中該控制器判斷該邏輯位址的該計數值是否已達一臨界值,若該計數值已達該臨界值,則重置該計數值至一初始值。
- 如申請專利範圍第14項所述快閃記憶體,其中當重置該邏輯位址的該計數值時,該控制器清除該些記憶區域中記載有該邏輯位址者。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98126529A TWI405208B (zh) | 2009-08-06 | 2009-08-06 | 快閃記憶體及其存取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98126529A TWI405208B (zh) | 2009-08-06 | 2009-08-06 | 快閃記憶體及其存取方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201106363A TW201106363A (en) | 2011-02-16 |
TWI405208B true TWI405208B (zh) | 2013-08-11 |
Family
ID=44814319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98126529A TWI405208B (zh) | 2009-08-06 | 2009-08-06 | 快閃記憶體及其存取方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI405208B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160042224A (ko) * | 2014-10-07 | 2016-04-19 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6965526B2 (en) * | 2003-02-10 | 2005-11-15 | Stmicroelectronics Sa. | Sectored flash memory comprising means for controlling and for refreshing memory cells |
TWI264013B (en) * | 2003-11-19 | 2006-10-11 | Sandisk Corp | Compressed event counting technique and application to a flash memory system |
TW200828328A (en) * | 2006-12-28 | 2008-07-01 | Genesys Logic Inc | Method of improving accessing reliability of flash memory |
US20080313505A1 (en) * | 2007-06-14 | 2008-12-18 | Samsung Electronics Co., Ltd. | Flash memory wear-leveling |
TWI305652B (zh) * | 2006-09-05 | 2009-01-21 | Genesys Logic Inc | |
US20090089489A1 (en) * | 2007-09-27 | 2009-04-02 | Tdk Corporation | Memory controller, flash memory system with memory controller, and control method of flash memory |
US20090157947A1 (en) * | 2007-12-14 | 2009-06-18 | Silicon Motion, Inc. | Memory Apparatus and Method of Evenly Using the Blocks of a Flash Memory |
-
2009
- 2009-08-06 TW TW98126529A patent/TWI405208B/zh not_active IP Right Cessation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6965526B2 (en) * | 2003-02-10 | 2005-11-15 | Stmicroelectronics Sa. | Sectored flash memory comprising means for controlling and for refreshing memory cells |
TWI264013B (en) * | 2003-11-19 | 2006-10-11 | Sandisk Corp | Compressed event counting technique and application to a flash memory system |
TWI305652B (zh) * | 2006-09-05 | 2009-01-21 | Genesys Logic Inc | |
TW200828328A (en) * | 2006-12-28 | 2008-07-01 | Genesys Logic Inc | Method of improving accessing reliability of flash memory |
US20080313505A1 (en) * | 2007-06-14 | 2008-12-18 | Samsung Electronics Co., Ltd. | Flash memory wear-leveling |
TW200903500A (en) * | 2007-06-14 | 2009-01-16 | Samsung Electronics Co Ltd | A method of wearing-leveling memory device and memory system |
US20090089489A1 (en) * | 2007-09-27 | 2009-04-02 | Tdk Corporation | Memory controller, flash memory system with memory controller, and control method of flash memory |
US20090157947A1 (en) * | 2007-12-14 | 2009-06-18 | Silicon Motion, Inc. | Memory Apparatus and Method of Evenly Using the Blocks of a Flash Memory |
Also Published As
Publication number | Publication date |
---|---|
TW201106363A (en) | 2011-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8347180B2 (en) | Data storage system and method | |
TWI446345B (zh) | 用來進行區塊管理之方法以及記憶裝置及控制器 | |
JP5031849B2 (ja) | フラッシュメモリのブロック管理方法 | |
KR100849221B1 (ko) | 비휘발성 메모리의 관리 방법 및 비휘발성 메모리 기반의장치 | |
TWI425357B (zh) | 用來進行區塊管理之方法以及記憶裝置及控制器 | |
WO2018033036A1 (zh) | 固态硬盘和应用于固态硬盘的数据存取方法 | |
TWI585770B (zh) | 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置 | |
US20100125696A1 (en) | Memory Controller For Controlling The Wear In A Non-volatile Memory Device And A Method Of Operation Therefor | |
US20070245064A1 (en) | Method Of Flash Memory Management | |
US8332696B2 (en) | Defect management method for storage medium and system thereof | |
US9274943B2 (en) | Storage unit management method, memory controller and memory storage device using the same | |
WO2014074449A2 (en) | Wear leveling in flash memory devices with trim commands | |
TWI406128B (zh) | 非揮發性記憶裝置以及存取一非揮發性記憶裝置之方法 | |
WO2011072538A1 (zh) | Nandflash擦除均衡的方法及装置 | |
US20210294695A1 (en) | Method and system for optimizing persistent memory on data retention, endurance, and performance for host memory | |
US20110296082A1 (en) | Method for Improving Service Life of Flash | |
CN110750466A (zh) | 提高闪存擦写寿命的方法和装置 | |
JP2010079486A (ja) | 半導体記録装置 | |
JP2019192316A (ja) | 不揮発性記憶装置、メモリ制御装置、及びメモリ制御方法 | |
TWI556103B (zh) | 記憶體裝置及其資料存取方法 | |
JP2009230414A (ja) | 複数の不揮発性メモリデバイスを有する記憶装置 | |
TWI490869B (zh) | 應用於快閃記憶體的方法與相關的控制器 | |
JP5180957B2 (ja) | メモリコントローラ、半導体記録装置及び書き換え回数通知方法 | |
JP2014229216A (ja) | 情報処理装置、制御回路、制御プログラム、および制御方法 | |
TW201712552A (zh) | 固態硬碟的資料管理方法、寫入管理系統及其方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |