JP2014229216A - 情報処理装置、制御回路、制御プログラム、および制御方法 - Google Patents
情報処理装置、制御回路、制御プログラム、および制御方法 Download PDFInfo
- Publication number
- JP2014229216A JP2014229216A JP2013110400A JP2013110400A JP2014229216A JP 2014229216 A JP2014229216 A JP 2014229216A JP 2013110400 A JP2013110400 A JP 2013110400A JP 2013110400 A JP2013110400 A JP 2013110400A JP 2014229216 A JP2014229216 A JP 2014229216A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- physical
- read
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
- G06F2212/1036—Life time enhancement
Abstract
【解決手段】NANDコントローラ6aは、NANDデバイス7a〜10aの各物理ページから読出したデータからエラーの検出を行う。また、NANDコントローラ6aは、読出したデータからエラーを検出した場合は、エラーが検出されたデータが書込まれた物理ページを含む領域であって、エラーの発生が推定される領域に含まれる各物理ページから、データを個別に検査読出する。そして、NANDコントローラ6aは、検査読出を行ったデータからエラーが検出された場合は、読出したデータを他の物理ページに移動させる。
【選択図】図4
Description
上述したように、情報処理装置1は、NANDデバイス7a〜10aから読み出されたデータからエラーの検出を行う。また、情報処理装置1は、読み出されたデータからエラーが検出された場合は、エラーが検出されたデータが書き込まれた物理ページを含み、エラーの発生が推定される所定の領域に含まれる各物理ページから、個別にデータの検査読出を実行する。そして、情報処理装置1は、個別に検査読出を行った結果、読出されたデータからエラーが検出された場合は、エラーが検出されたデータを、他の物理ページに移動させる。
上述したように、NANDコントローラ6cは、エラーログ記憶部17に格納された各物理ブロックアドレスに対して、順次検査読出制御を実行する。ここで、NANDコントローラ6cは、検査読出制御を開始してから、所定の時間が経過した場合は、検査読出制御を終了する。そして、NANDコントローラ6cは、検査読出制御の再開時は、最後に検査読出制御の対象とした物理ブロックアドレスの次に、エラーログ記憶部17が記憶する物理ブロックアドレスから、順次検査読出制御を実行する。
上述したように、NANDコントローラ6dは、検査読出されたデータからエラーが検出された頻度を物理ブロックごとに算出する。そして、NANDコントローラ6dは、算出した頻度が、所定の閾値を下回った場合は、実行中の検査読出制御を打ち切り、新たな物理ブロックに対する検査読出制御を開始する。このため、NANDコントローラ6dは、データ読出し時に、偶発的に発生したエラーにより検査読出制御の対象となった物理ブロックに対する検査読出制御を打ち切ることができる。この結果、NANDコントローラ6dは、検査読出制御を効率良く実行することができる。
上述したNANDコントローラ6a〜6dは、NANDデバイス7a〜10aが有する物理ページごとに、データを移動させるか否かを判定した。しかしながら、実施例はこれに限定されるものではない。すなわち、NANDコントローラ6a〜6dは、任意の単位でデータの移動を行うか否かを判定することができる。例えば、NANDコントローラ6a〜6dは、複数の物理ページに格納されたデータをひとまとめにして、検査読出制御や移動制御を行ってもよい。
上述したNANDコントローラ6a〜6dは、読出し対象のデータからエラーが検出されると、エラーが検出されたデータが格納された物理ページを含む物理ブロックを検査読出制御の対象とした。しかしながら、実施例は、これに限定されるものではない。すなわち、NANDコントローラ6a〜6dは、読出し対象のデータからエラーが検出されると、データの消去単位や物理的に近接する範囲等、同様にエラーが検出されると推定される任意の範囲に含まれる物理ページを検査読出の対象とすればよい。
上述したNANDコントローラ6a〜6dの機能構成は、あくまで一例であり、NANDコントローラ6a〜6dとして同様の処理を実行できるのであれば、任意の構成を採用することができる。例えば、NANDコントローラ6aは、検査読出制御部18とデータ移動制御部19との機能をまとめた制御回路を有してもよい。
上述したエラーログ記憶部17は、図7に例示するように、ライトポインタ17bとリードポインタ17cと複数のエントリを有するエラーログキュー記憶部17dとを有していた。しかしながら、実施例は、これに限定されるものではない。例えば、エラーログ記憶部17は、エラーが検出されたデータが格納された物理ブロックと、エラーが検出された旨を示すエラーフラグとを対応付けて記憶しても良い。
例えば、NANDコントローラ6a〜6dは、エラーログ記憶部17が記憶するエラーログを管理情報テーブル21に含めてもよい。例えば、図15は、エラーログを含む管理情報テーブルの一例を説明する図である。図15に示す例では、管理情報テーブル21は、物理ブロックアドレス、ページバリッド、タイムスタンプ、および、エラーフラグを対応付けて記憶する。ここで、エラーフラグは、対応付けられた物理ブロックアドレスが示す物理ブロックのデータから、エラーが検出されたか否かを示す情報であり、図14に示すエラーフラグと同様の情報である。
上述したNANDコントローラ6a〜6dは、I/Oハブ4から受信した読出し要求や書込み要求を優先して実行した。しかし、実施例はこれに限定されるものではなく、NANDコントローラ6a〜6dは、NANDデバイス7a〜10aの各セルの寿命が平準化するように、各リクエストの調停を行ってもよい。
上述したNANDコントローラ6a〜6dは、データが格納されていない予備ブロックをデータの移動先とした。しかしながら、実施例はこれに限定されるものではない。例えば、NANDコントローラ6a〜6dは、データの移動先を、移動元と異なる物理ブロックに限定せずともよい。また、NANDコントローラ6a〜6dは、例えば、データが格納されていない物理ページのうち、最も余命が長いブロックを識別する。そして、NANDコントローラ6a〜6dは、識別した物理ページにデータを移動してもよい。かかる処理を実行した場合は、NANDコントローラ6a〜6dは、NANDデバイス7a〜10aが有する各ブロックのセルの劣化を平準化し、寿命を使いきることができる。
上記の実施例で説明したNANDコントローラ6a〜6dが発揮する機能は、予め用意された制御プログラムをNANDコントローラ内の演算処理装置が実行することで実現してもよい。そこで、以下では、図16を用いて、上記のNANDコントローラ6aと同様の機能を有する制御プログラムを実行するコンピュータの一例について説明する。
2a、2b メモリ
3a、3b、40 CPU
4 I/Oハブ
5a、5b SSD
6a〜6e NANDコントローラ
7a〜10a、7b〜10b NANDデバイス
11 テーブル記憶部
11a メモリデバイス
12 リクエスタインターフェース部
13、31 リクエスト調停部
14、32 テーブル制御部
15 デバイスアクセス制御部
16、16a、33 エラー検出部
17 エラーログ記憶部
18〜18b、34 検査読出制御部
19、35 データ移動制御部
20 アドレス変換テーブル
21 管理情報テーブル
22 リクエスト数計測部
23 エラーログ
30 制御プログラム
Claims (12)
- 複数の記憶領域を有する記憶装置と、
前記記憶装置が有する記憶領域から読出されたデータからエラーの検出を行う検出部と、
前記検出部がエラーを検出した場合は、エラーが検出されたデータが書込まれた記憶領域を含むエラーの発生が推定される領域を識別し、当該識別した領域内の各記憶領域から、個別にデータの読出しを行う読出部と、
前記読出部によって読み出されたデータからエラーが検出された場合は、当該データを他の記憶領域に移動させる移動部と
を有することを特徴とする情報処理装置。 - 前記記憶装置は、複数の記憶領域を含むブロックごとに、書込まれたデータを消去し、
前記読出部は、前記検出部がエラーを検出したデータが書き込まれた記憶領域を含むブロックの各記憶領域から、データの読出しを行うことを特徴とする請求項1に記載の情報処理装置。 - 前記移動部は、前記検出部が、前記読出部によって読み出されたデータからエラーを検出した場合は、当該データが格納された記憶領域を含むブロック以外のブロックへ、前記データを移動させることを特徴とする請求項1または2に記載の情報処理装置。
- 前記読出部によって読み出されたデータからエラーが検出された頻度を、前記読出部がデータの読出しを行うブロックごとに算出する頻度算出部を有し、
前記読出部は、エラーが検出されたデータが書き込まれた記憶領域を含むブロックの各記憶領域からデータの読出しを行う際に、前記頻度算出部が算出する頻度が所定の閾値よりも小さくなった場合は、当該ブロックに含まれる記憶領域からデータを読み出す処理を中断することを特徴とする請求項2または3に記載の情報処理装置。 - 前記読出部は、エラーが検出されたデータが書き込まれた記憶領域を含むブロックの各記憶領域のうち、所定の数の記憶領域からデータの読出しを行い、かつ、前記頻度算出部が算出する頻度が所定の閾値よりも小さくなった場合は、当該ブロックに含まれる記憶領域からデータを読出す処理を中断することを特徴とする請求項4に記載の情報処理装置。
- 前記読出部は、前記ブロックに含まれる各記憶領域から、ランダムな順番で、個別にデータの読出しを行うことを特徴とする請求項2〜5のいずれか1つに記載の情報処理装置。
- 前記検出部によってエラーが検出されたデータが書込まれた記憶領域を含み、エラーの発生が推定される領域に含まれる各記憶領域を示す情報を記憶する記憶部を有し、
前記読出部は、前記記憶部が記憶する情報が示す記憶領域から、データの読出しを行うことを特徴とする請求項1〜6のいずれか1つに記載の情報処理装置。 - 前記読出部は、前記記憶部が記憶する情報が示す記憶領域からデータの読出しを行う処理を開始してから所定の時間が経過した場合は、前記処理を停止し、前記処理の再開時は、最後に読出しを行った各記憶領域を示す情報の次に前記記憶部が記憶する情報を識別し、識別した情報が示す各記憶領域から、データの読出しを個別に行う処理を開始することを特徴とする請求項7に記載の情報処理装置。
- 前記読出部は、所定の数の情報について、前記記憶部が記憶する情報が示す記憶領域からデータの読出しを行う処理を実行した場合は、前記処理を停止し、前記処理の再開時は、最後に読出しを行った各記憶領域を示す情報の次に前記記憶部が記憶する情報を識別し、識別した情報が示す各記憶領域から、データの読出しを個別に行う処理を開始することを特徴とする請求項7に記載の情報処理装置。
- 複数の記憶領域を有する記憶装置から読出されたデータからエラーの検出を行う検出部と、
前記検出部がエラーを検出した場合は、エラーが検出されたデータが書込まれた記憶領域を含むエラーの発生が推定される領域を識別し、当該識別した領域内の各記憶領域から個別にデータの読出しを行う読出部と、
前記読出部によって読み出されたデータからエラーが検出された場合は、当該データを他の記憶領域に移動させる移動部と
を有することを特徴とする制御回路。 - コンピュータに、
複数の記憶領域を有する記憶装置から読出されたデータからエラーを検出し、
前記記憶装置から読出されたデータからエラーが検出された場合は、エラーが検出されたデータが書込まれた記憶領域を含むエラーの発生が推定される領域を識別し、当該識別した領域内の各記憶領域から、データを個別に読出し、
読出されたデータからエラーが検出された場合は、当該データを他の記憶領域に移動させる
処理を実行させることを特徴とする制御プログラム。 - 情報処理装置が、
複数の記憶領域を有する記憶装置から読出されたデータからエラーを検出し、
前記記憶装置から読出されたデータからエラーが検出された場合は、エラーが検出されたデータが書込まれた記憶領域を含むエラーの発生が推定される領域を識別し、当該識別した領域内の各記憶領域から、データを個別に読出し、
読出されたデータからエラーが検出された場合は、当該データを他の記憶領域に移動する
処理を実行することを特徴とする制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013110400A JP6102515B2 (ja) | 2013-05-24 | 2013-05-24 | 情報処理装置、制御回路、制御プログラム、および制御方法 |
EP14166167.8A EP2806362A1 (en) | 2013-05-24 | 2014-04-28 | Information processing device, control circuit, computer-readable recording medium for control program, and control method |
US14/266,957 US20140351628A1 (en) | 2013-05-24 | 2014-05-01 | Information processing device, control circuit, computer-readable recording medium for control program, and control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013110400A JP6102515B2 (ja) | 2013-05-24 | 2013-05-24 | 情報処理装置、制御回路、制御プログラム、および制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014229216A true JP2014229216A (ja) | 2014-12-08 |
JP6102515B2 JP6102515B2 (ja) | 2017-03-29 |
Family
ID=50624464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013110400A Active JP6102515B2 (ja) | 2013-05-24 | 2013-05-24 | 情報処理装置、制御回路、制御プログラム、および制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140351628A1 (ja) |
EP (1) | EP2806362A1 (ja) |
JP (1) | JP6102515B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019057049A (ja) * | 2017-09-20 | 2019-04-11 | 株式会社東芝 | ビデオサーバ、及び放送システム |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10338817B2 (en) * | 2014-12-30 | 2019-07-02 | Sandisk Technologies Llc | Systems and methods for storage recovery |
US10157093B2 (en) * | 2015-05-27 | 2018-12-18 | Nxp Usa, Inc. | Data integrity check within a data processing system |
US10521119B1 (en) * | 2017-09-22 | 2019-12-31 | EMC IP Holding Company LLC | Hybrid copying garbage collector |
US11061754B2 (en) * | 2019-08-06 | 2021-07-13 | Alteryx, Inc. | Error handling during asynchronous processing of sequential data blocks |
CN114415941A (zh) * | 2021-12-20 | 2022-04-29 | 深圳市联洲国际技术有限公司 | 存储信息的处理方法、存储系统及存储设备 |
US20230350574A1 (en) * | 2022-04-27 | 2023-11-02 | Micron Technology, Inc. | Error Logging for a Memory Device with On-Die Wear Leveling |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003058432A (ja) * | 2001-08-09 | 2003-02-28 | Hitachi Ltd | メモリカード及びメモリコントローラ |
US20040156251A1 (en) * | 2003-02-07 | 2004-08-12 | Renesas Technology Corp. | Nonvolatile memory system |
WO2007025816A2 (de) * | 2005-08-30 | 2007-03-08 | Robert Bosch Gmbh | Speicheranordnung und betriebsverfahren dafür |
JP2008090778A (ja) * | 2006-10-05 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 不揮発性メモリ用メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、不揮発性メモリのメモリ制御方法 |
JP2009205578A (ja) * | 2008-02-29 | 2009-09-10 | Toshiba Corp | 半導体記憶装置 |
US20100115325A1 (en) * | 2008-10-30 | 2010-05-06 | Jen-Wen Lin | Method for accessing a flash memory, and associated memory device and controller thereof |
US20100162081A1 (en) * | 2008-12-24 | 2010-06-24 | Seok Jin Joo | Nonvolatile memory device and method of operating the same |
US20100332895A1 (en) * | 2009-06-30 | 2010-12-30 | Gurkirat Billing | Non-volatile memory to store memory remap information |
US20110119431A1 (en) * | 2009-11-13 | 2011-05-19 | Chowdhury Rafat | Memory system with read-disturb suppressed and control method for the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5473753A (en) | 1992-10-30 | 1995-12-05 | Intel Corporation | Method of managing defects in flash disk memories |
JP2007316779A (ja) | 2006-05-23 | 2007-12-06 | Sharp Corp | 不揮発性メモリシステム |
US8560922B2 (en) * | 2011-03-04 | 2013-10-15 | International Business Machines Corporation | Bad block management for flash memory |
US8589724B2 (en) * | 2011-06-30 | 2013-11-19 | Seagate Technology Llc | Rapid rebuild of a data set |
US8745323B2 (en) * | 2011-09-01 | 2014-06-03 | Dell Products L.P. | System and method for controller independent faulty memory replacement |
-
2013
- 2013-05-24 JP JP2013110400A patent/JP6102515B2/ja active Active
-
2014
- 2014-04-28 EP EP14166167.8A patent/EP2806362A1/en not_active Withdrawn
- 2014-05-01 US US14/266,957 patent/US20140351628A1/en not_active Abandoned
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003058432A (ja) * | 2001-08-09 | 2003-02-28 | Hitachi Ltd | メモリカード及びメモリコントローラ |
US20040156251A1 (en) * | 2003-02-07 | 2004-08-12 | Renesas Technology Corp. | Nonvolatile memory system |
JP2004240793A (ja) * | 2003-02-07 | 2004-08-26 | Renesas Technology Corp | メモリシステム |
WO2007025816A2 (de) * | 2005-08-30 | 2007-03-08 | Robert Bosch Gmbh | Speicheranordnung und betriebsverfahren dafür |
JP2009506445A (ja) * | 2005-08-30 | 2009-02-12 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 記憶装置構成およびその駆動方法 |
JP2008090778A (ja) * | 2006-10-05 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 不揮発性メモリ用メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、不揮発性メモリのメモリ制御方法 |
JP2009205578A (ja) * | 2008-02-29 | 2009-09-10 | Toshiba Corp | 半導体記憶装置 |
US20100115325A1 (en) * | 2008-10-30 | 2010-05-06 | Jen-Wen Lin | Method for accessing a flash memory, and associated memory device and controller thereof |
US20100162081A1 (en) * | 2008-12-24 | 2010-06-24 | Seok Jin Joo | Nonvolatile memory device and method of operating the same |
US20100332895A1 (en) * | 2009-06-30 | 2010-12-30 | Gurkirat Billing | Non-volatile memory to store memory remap information |
JP2011040051A (ja) * | 2009-06-30 | 2011-02-24 | Numonyx Bv | メモリリマップ情報を記憶する不揮発性メモリ |
US20110119431A1 (en) * | 2009-11-13 | 2011-05-19 | Chowdhury Rafat | Memory system with read-disturb suppressed and control method for the same |
JP2011107851A (ja) * | 2009-11-13 | 2011-06-02 | Toshiba Corp | メモリシステム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019057049A (ja) * | 2017-09-20 | 2019-04-11 | 株式会社東芝 | ビデオサーバ、及び放送システム |
Also Published As
Publication number | Publication date |
---|---|
EP2806362A1 (en) | 2014-11-26 |
JP6102515B2 (ja) | 2017-03-29 |
US20140351628A1 (en) | 2014-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6102515B2 (ja) | 情報処理装置、制御回路、制御プログラム、および制御方法 | |
US9070463B2 (en) | Flash memory module for realizing high reliability | |
CN104572489B (zh) | 磨损均衡方法及装置 | |
US8276043B2 (en) | Memory system | |
JP4901987B1 (ja) | 記憶装置、電子機器及び誤りデータの訂正方法 | |
JP5658128B2 (ja) | Nandフラッシュ・メモリにおける確率論的多層エラー訂正のためのシステム、方法、およびコンピュータ・プログラム | |
US10599345B2 (en) | Memory device that writes data into a block based on time passage since erasure of data from the block | |
KR101870521B1 (ko) | 스토리지 저널링을 개선하는 방법 및 시스템 | |
JP5956675B2 (ja) | 記憶装置および記憶装置制御方法 | |
US9465537B2 (en) | Memory system and method of controlling memory system | |
JP2015001908A (ja) | 情報処理装置、制御回路、制御プログラム、および制御方法 | |
US9361201B2 (en) | Memory system and memory controller | |
JP6167646B2 (ja) | 情報処理装置、制御回路、制御プログラム、および制御方法 | |
US20130198438A1 (en) | Data storage apparatus and method for compaction processing | |
JP2015001909A (ja) | 情報処理装置、制御回路、制御プログラム、および制御方法 | |
US9798475B2 (en) | Memory system and method of controlling nonvolatile memory | |
WO2016101145A1 (zh) | 一种控制器、识别数据块稳定性的方法和存储系统 | |
JP7308025B2 (ja) | 集積回路装置及びストレージ装置 | |
JP2013069183A (ja) | コントローラおよびメモリシステム | |
JP5858081B2 (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 | |
US11733909B2 (en) | Secure-erase prediction for data storage devices | |
JP2012068765A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2024042531A (ja) | メモリシステム | |
JP2019160197A (ja) | ストレージ装置,制御プログラムおよび制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6102515 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |