TWI404075B - 感測放大器、記憶體裝置及感測方法 - Google Patents

Description

感測放大器、記憶體裝置及感測方法

本發明係有關於一種感測放大器，特別是有關於一種唯讀記憶體(Read Only Memory，ROM)之感測放大器。

唯讀記憶體是一種常見的半導體儲存裝置，其為一種只能讀取資料的記憶體。因此，一旦資料被儲存在唯讀記憶體內就無法輕易將資料改變或刪除。一般而言，唯讀記憶體常被使用於電子裝置或電腦系統中，以避免電源關閉而造成儲存資料的消失。

第1圖係顯示一種唯讀記憶體之示意圖。在第1圖中，記憶單元M0及記憶單元M1係位於同一位元線BL上，其中記憶單元M0係由字元線WL0所控制，而記憶單元M1係由字元線WL1所控制。一般而言，在讀取唯讀記憶體之資料時，必須檢測所讀取之記憶單元的狀態為開路狀態(如記憶單元M1所顯示)或是短路狀態(如記憶單元M0所顯示)。此外，隨著唯讀記憶體容量的增加，連接於位元線BL之記憶單元的數量也會跟著增加。

傳統上，對唯讀記憶體進行讀取時，可使用感測放大器從唯讀記憶體中所讀取之位元線BL得到電壓V_BL 。第2圖係顯示一種傳統感測放大器200。感測放大器200包括比較器210以及鎖相器(latch)220。比較器210可對電壓V_BL 以及參考電壓V_ref 進行比較，並得到其比較結果D_cmp 。接著，鎖相器220會根據信號S_Latch 鎖住比較結果D_cmp ，並提供對應於比較結果D_cmp 的輸出資料D_out 至輸出緩衝器。然而，當位元線BL上記憶單元的數量增加時，位元線BL上的寄生電容也會跟著增加。因此，對位元線BL而言，其容易受到電源端或接地端之雜訊的干擾，例如電源/接地彈跳(power/ground bounce)問題。對具有低操作電壓功能之唯讀記憶體而言，雜訊干擾的問題會明顯更嚴重。參考第3圖，當讀取唯讀記憶體時，由於雜訊對電源端或接地端的干擾，感測放大器200可能會從唯讀記憶體的位元線BL上得到具有彈跳現象的電壓V_BL 。接著，比較器210會將該電壓V_BL 與參考電壓V_ref 進行比較。然後，鎖相器220會根據信號S_Latch 將錯誤的比較結果D_cmp 鎖住，並提供錯誤的輸出資料D_out 至輸出緩衝器。因此，一旦錯誤的資料被鎖定時，感測放大器200無法將錯誤之資料回復成正確的資料，並提供至輸出緩衝器。

本發明提供一種感測放大器，適用於一唯讀記憶體。上述感測放大器包括：一比較器，用以比較一位元線電壓以及一參考電壓，以得到一輸出資料；以及，一選擇單元，用以根據上述輸出資料而選擇一第一電壓以及一第二電壓之一者以作為上述參考電壓。

再者，本發明提供一種記憶體裝置，包括：一唯讀記憶體，具有複數記憶單元配置於一位元線上；以及，一感測放大器。上述感測放大器包括：一轉換單元，用以將上述位元線之一電流轉換成一位元線電壓；一比較器，用以比較上述位元線電壓以及一參考電壓，以得到一輸出資料；以及一選擇單元，用以根據上述輸出資料而選擇一第一電壓以及一第二電壓之一者以作為上述參考電壓，其中上述第一電壓係大於上述第二電壓。

再者，本發明提供一種感測方法，用以從一唯讀記憶體之一位元線感測出一輸出資料。上述感測方法包括：將上述位元線之一電流轉換成一位元線電壓；根據上述輸出資料，選擇一第一電壓以及一第二電壓之一者以作為一參考電壓；以及，將上述位元線電壓以及上述參考電壓進行比較，以得到上述輸出資料。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

實施例：

第4圖係顯示根據本發明一實施例所述之感測放大器400。感測放大器400包括轉換單元410、比較器420以及選擇單元430。當對唯讀記憶體進行讀取時，轉換單元410可將唯讀記憶體中位元線上的電流I_BL 轉換成位元線電壓V_BL 。比較器420可對位元線電壓V_BL 以及參考電壓V_ref 進行比較，以產生輸出資料D_out 。在此實施例中，當位元線電壓V_BL 大於參考電壓V_ref 時，輸出資料D_out 為高電壓位準。反之，當參考電壓V_ref 大於位元線電壓V_BL 時，輸出資料D_out 為低電壓位準。選擇單元430可根據輸出資料D_out 將比較器420的負輸入端耦接於電壓V_L 或是電壓V_H ，其中電壓V_H 大於電壓V_L 。因此，根據輸出資料D_out ，選擇單元430可選擇將電壓V_H 當作為參考電壓V_ref ，或是將電壓V_L 當作為參考電壓V_ref 。在此實施例中，當輸出資料D_out 為高電壓位準時，選擇單元430會將比較器420的負輸入端耦接於電壓V_L ，以便將電壓V_L 當作為參考電壓V_ref 。當輸出資料D_out 為低電壓位準時，選擇單元430會將比較器420的負輸入端耦接於電壓V_H ，以便將電壓V_H 當作為參考電壓V_ref 。

參考第5圖，第5圖係顯示第4圖中感測放大器內部信號的波形圖。在週期T1以及週期T2內，位元線BL受到電源端或是接地端上雜訊(例如輸出緩衝器動作時所產生之雜訊)的干擾，因此造成電流I_BL 有彈跳(bounce)或震盪的現象出現。經由轉換單元410，電流I_BL 被轉換成位元線電壓V_BL 。同時，電流I_BL 上的彈跳現象亦被放大，使得位元線電壓V_BL 上的彈跳現象更加明顯。在週期T1的期間內，由於輸出資料D_out 為低電壓位準，所以選擇單元430會將電壓V_H 當作為參考電壓V_ref 。因此，比較器420會將位元線電壓V_BL 與電壓V_H 進行比較，而非電壓V_L 。由於位元線電壓V_BL 上的彈跳電壓並不會高於電壓V_H ，所以感測放大器所提供之輸出資料D_out 並不會被位元線BL上的雜訊所干擾，即輸出資料D_out 不會在週期T1的期間內變為高電壓位準。相同地，在週期T2的期間內，由於輸出資料D_out 為高電壓位準，所以選擇單元430會將電壓V_L 當作為參考電壓V_ref 。因此，比較器420會將位元線電壓V_BL 與電壓V_L 進行比較，而非電壓V_H 。由於位元線電壓V_BL 上的彈跳電壓並不會低於電壓V_L ，所以感測放大器所提供之輸出資料D_out 並不會被位元線BL上的所干擾，即輸出資料D_out 不會在週期T2的期間內變為低電壓位準。

在一實施例中，本發明之感測放大器可設置於積體電路內。對積體電路而言，隨著晶片尺寸以及應用複雜度的增加，其電源端以及接地端上的雜訊干擾亦會跟著增加。因此，在積體電路中，一種包含本發明之感測放大器以及唯讀記憶體(例如光罩式唯讀記憶體(MaskROM))的記憶體裝置可降低雜訊干擾對唯讀記憶體之輸出資料的影響。此外，如果輸出資料的初始值有錯誤時，記憶體裝置亦可將錯誤之輸出資料修正為正確的輸出資料。

第6圖係顯示根據本發明一實施例所述之感測方法，用以從唯讀記憶體之位元線BL感測出輸出資料D_out 。首先，在步驟S602，將位元線BL上的電流I_BL 轉換成位元線電壓V_BL 。接著，在步驟S604，可根據輸出資料D_out 選擇電壓V_H 以及電壓V_L 之一者，以作為參考電壓V_ref 。舉例來說，當輸出資料D_out 為高電壓位準時，可將電壓V_L 當作為參考電壓V_ref 。反之，當輸出資料D_out 為低電壓位準時，可將電壓V_H 當作為參考電壓V_ref 。接著，在步驟S606，將位元線電壓V_BL 與參考電壓V_ref 進行比較，以得到正確的輸出資料D_out 。例如，當位元線電壓V_BL 大於參考電壓V_ref 時，可得到輸出資料D_out 為高電壓位準，以及當參考電壓V_ref 大於位元線電壓V_BL 時，可得到輸出資料D_out 為低電壓位準。

200、400．．．感測放大器

210、420．．．比較器

220．．．鎖相器

410．．．轉換單元

430．．．選擇單元

BL．．．位元線

D_out ．．．輸出資料

M1、M2．．．記憶單元

I_BL ．．．電流

D_cmp ．．．比較結果

S602-S606．．．步驟

S_Latch ．．．信號

V_BL ．．．位元線電壓

V_H 、V_L ．．．電壓

V_ref ．．．參考電壓

WL0、WL1．．．字元線。

第1圖係顯示一種唯讀記憶體之示意圖；

第2圖係顯示一種傳統感測放大器；

第3圖係顯示顯示第2圖中感測放大器內部信號的波形圖；

第4圖係顯示根據本發明一實施例所述之感測放大器；

第5圖係顯示第4圖中感測放大器內部信號的波形圖；以及

第6圖係顯示根據本發明一實施例所述之感測方法。

400．．．感測放大器

410．．．轉換單元

420．．．比較器

430．．．選擇單元

D_out ．．．輸出資料

I_BL ．．．電流

V_BL ．．．位元線電壓

V_H 、V_L ．．．電壓

V_ref ．．．參考電壓

Claims (12)

1. 一種感測放大器，適用於一唯讀記憶體，包括：一比較器，用以比較一位元線電壓以及一參考電壓，以得到一輸出資料；以及一選擇單元，用以根據上述輸出資料而選擇一第一電壓或一第二電壓之一者以作為上述參考電壓；其中上述第一電壓係大於上述第二電壓；其中當上述輸出資料為高電壓位準時，上述選擇單元選擇上述第二電壓以作為上述參考電壓，以及當上述輸出資料為低電壓位準時，上述選擇單元選擇上述第一電壓以作為上述參考電壓。
2. 如申請專利範圍第1項所述之感測放大器，更包括：一轉換單元，用以將上述唯讀記憶體之一位元線上之一電流轉換成上述位元線電壓。
3. 如申請專利範圍第1項所述之感測放大器，其中上述比較器具有一正輸入端用以接收上述位元線電壓，以及一負輸入端用以接收上述參考電壓。
4. 如申請專利範圍第1項所述之感測放大器，其中上述唯讀記憶體係設置於一積體電路內。
5. 如申請專利範圍第1項所述之感測放大器，其中上述唯讀記憶體係一光罩式唯讀記憶體。
6. 一種記憶體裝置，包括：一唯讀記憶體，具有複數記憶單元配置於一位元線上；以及一感測放大器，包括： 一轉換單元，用以將上述位元線之一電流轉換成一位元線電壓；一比較器，用以比較上述位元線電壓以及一參考電壓，以得到一輸出資料；以及一選擇單元，用以根據上述輸出資料而選擇一第一電壓或一第二電壓之一者以作為上述參考電壓，其中上述第一電壓係大於上述第二電壓；其中當上述輸出資料為高電壓位準時，上述選擇單元選擇上述第二電壓以作為上述參考電壓，以及當上述輸出資料為低電壓位準時，上述選擇單元選擇上述第一電壓以作為上述參考電壓。
7. 如申請專利範圍第6項所述之記憶體裝置，其中上述比較器具有一正輸入端用以接收上述位元線電壓，以及一負輸入端用以接收上述參考電壓。
8. 如申請專利範圍第6項所述之記憶體裝置，其中上述唯讀記憶體係一光罩式唯讀記憶體。
9. 一種感測方法，用以從一唯讀記憶體之一位元線感測出一輸出資料，包括：將上述位元線之一電流轉換成一位元線電壓；根據上述輸出資料，選擇一第一電壓或一第二電壓之一者以作為一參考電壓；以及將上述位元線電壓以及上述參考電壓進行比較，以得到上述輸出資料；其中上述第一電壓係大於上述第二電壓；其中上述選擇步驟包括： 當上述輸出資料為高電壓位準時，選擇上述第二電壓以作為上述參考電壓；以及當上述輸出資料為低電壓位準時，選擇上述第一電壓以作為上述參考電壓。
10. 如申請專利範圍第9項所述之感測方法，其中當上述位元線電壓大於上述參考電壓時，上述輸出資料為高電壓位準，以及當上述參考電壓大於上述位元線電壓時，上述輸出資料為低電壓位準。
11. 如申請專利範圍第9項所述之感測方法，其中上述唯讀記憶體係設置於一積體電路內。
12. 如申請專利範圍第9項所述之感測方法，其中上述唯讀記憶體係一光罩式唯讀記憶體。